JPS60112180A - オフセツト量補正回路 - Google Patents
オフセツト量補正回路Info
- Publication number
- JPS60112180A JPS60112180A JP58218738A JP21873883A JPS60112180A JP S60112180 A JPS60112180 A JP S60112180A JP 58218738 A JP58218738 A JP 58218738A JP 21873883 A JP21873883 A JP 21873883A JP S60112180 A JPS60112180 A JP S60112180A
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- output
- switch
- offset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 45
- 230000015654 memory Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000013480 data collection Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 244000088401 Pyrus pyrifolia Species 0.000 description 1
- 235000001630 Pyrus pyrifolia var culta Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
- A61B6/02—Arrangements for diagnosis sequentially in different planes; Stereoscopic radiation diagnosis
- A61B6/03—Computed tomography [CT]
- A61B6/032—Transmission computed tomography [CT]
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Medical Informatics (AREA)
- Radiology & Medical Imaging (AREA)
- Molecular Biology (AREA)
- Biophysics (AREA)
- High Energy & Nuclear Physics (AREA)
- Theoretical Computer Science (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Optics & Photonics (AREA)
- Pathology (AREA)
- Pulmonology (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Physics & Mathematics (AREA)
- Surgery (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Measurement Of Radiation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Medical Treatment And Welfare Office Work (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はX線CT装置において、特にX線検出器からの
出力電流を検出する回路部分におけるオフセット量を補
正して真の出力を得るためのオフ20セット量補正回路
に関するものである。
出力電流を検出する回路部分におけるオフセット量を補
正して真の出力を得るためのオフ20セット量補正回路
に関するものである。
X線CT装置において、上記オフセット量が大きいとデ
ータ誤差が大きくなり、得られる画像に従来のオフセッ
ト量の補正には、(1)アナログ的補正法および(2)
ディジタル的補正法がある。第1図は前者(1)のアナ
ログ的補正法が適用された回路例を示す。第1図中、1
はX線検出回路、1aは初期値設定スイッチ、2は増幅
器、3はAD変換器、SWt〜sw5はスイッチ、R1
−R5は抵抗、C1はコンデンサである。この回路例は
、補正機能についてのみ等測的に示せば第2図のように
なる。すなわち、上記(1)の方法では、補正機能の等
価回路をみれば第2図に示すような単純なものであるに
も拘らず、第1図に示すように多くのスイッチ、抵抗、
コンデンサおよび増幅器を必要とし、実装面積の増大、
信頼性の低下、さらに多チャンネル化を行った場合には
消費電力の増大、発熱等、種々の問題が生じた。また、
補正をする回路の周波数特性によって補正効果が著しく
悪化するという問題もあった。
ータ誤差が大きくなり、得られる画像に従来のオフセッ
ト量の補正には、(1)アナログ的補正法および(2)
ディジタル的補正法がある。第1図は前者(1)のアナ
ログ的補正法が適用された回路例を示す。第1図中、1
はX線検出回路、1aは初期値設定スイッチ、2は増幅
器、3はAD変換器、SWt〜sw5はスイッチ、R1
−R5は抵抗、C1はコンデンサである。この回路例は
、補正機能についてのみ等測的に示せば第2図のように
なる。すなわち、上記(1)の方法では、補正機能の等
価回路をみれば第2図に示すような単純なものであるに
も拘らず、第1図に示すように多くのスイッチ、抵抗、
コンデンサおよび増幅器を必要とし、実装面積の増大、
信頼性の低下、さらに多チャンネル化を行った場合には
消費電力の増大、発熱等、種々の問題が生じた。また、
補正をする回路の周波数特性によって補正効果が著しく
悪化するという問題もあった。
第3図は上記(2)のディジタル的補正法が適用された
回路例を示す。第3図中、4は減算器、5はメモリ、S
Wqは切換スイッチ、その他は第1図と同様である。こ
の方法は、信号の入力前後の値を収集し、減算処理して
補正を行う方法である。すなわち、第4図のタイムチャ
ートを併用して説明すると、to−tlの間、スイッチ
1&がONシてX線検出回路1を初期値とし、tzで入
力のない状態でX線検出器(図示せず)の出力e1を得
、t5〜tqで入力を与える。次にtzで出力e2を得
、両者の差(e2−ex)によってオフセット量を補正
するものである。この+21の方法では、オフセット電
圧e1が1.)〜to′において一定であれば補正され
た真の出力eが得られるが、第4図に示すようにオフセ
ット電圧e1が経時的に変化する場合には、e2− e
lによっては真の出力eが得られない。そのため、この
(2)の方法では12およびtzでのオフセット酸を等
しくすることが真の出力eを得るだめの必須条件となり
、使用する回路部品の制約が生じて、高価な本発明は上
記のような実情に鑑みてなされたもので、高い精度でオ
フセット量を補正することができ、しかも安価に構成で
きるオフセット量補正回路を提供することを、目的とす
る。
回路例を示す。第3図中、4は減算器、5はメモリ、S
Wqは切換スイッチ、その他は第1図と同様である。こ
の方法は、信号の入力前後の値を収集し、減算処理して
補正を行う方法である。すなわち、第4図のタイムチャ
ートを併用して説明すると、to−tlの間、スイッチ
1&がONシてX線検出回路1を初期値とし、tzで入
力のない状態でX線検出器(図示せず)の出力e1を得
、t5〜tqで入力を与える。次にtzで出力e2を得
、両者の差(e2−ex)によってオフセット量を補正
するものである。この+21の方法では、オフセット電
圧e1が1.)〜to′において一定であれば補正され
た真の出力eが得られるが、第4図に示すようにオフセ
ット電圧e1が経時的に変化する場合には、e2− e
lによっては真の出力eが得られない。そのため、この
(2)の方法では12およびtzでのオフセット酸を等
しくすることが真の出力eを得るだめの必須条件となり
、使用する回路部品の制約が生じて、高価な本発明は上
記のような実情に鑑みてなされたもので、高い精度でオ
フセット量を補正することができ、しかも安価に構成で
きるオフセット量補正回路を提供することを、目的とす
る。
ここで、具体的な実施例を説明するに先立って本発明の
概略について述べておくと、本発明は、ディジタル的補
正法を用い、前述従来のディジタル的補正法(第3図参
照)におけるオフセット量の経時的に変化する量の時間
に対する割合をオフセット特性係数としてあらかじめ計
算し、記憶しておき、入力を与えた後の出力を記憶して
おいた上記オフセット特性係数によって補正し、真の出
力を得るというものである。
概略について述べておくと、本発明は、ディジタル的補
正法を用い、前述従来のディジタル的補正法(第3図参
照)におけるオフセット量の経時的に変化する量の時間
に対する割合をオフセット特性係数としてあらかじめ計
算し、記憶しておき、入力を与えた後の出力を記憶して
おいた上記オフセット特性係数によって補正し、真の出
力を得るというものである。
すなわち第5図において、X縁検出回路に入力を与える
前において、X線検出回路の初期値設定スイッチ(第3
図中のスイッチ1a参照)の初期値設定(ON)動作後
、一定時間を秒経てから1回以上、出力を測定してオフ
セット特性係数α(v/を秒)を計算する。次に、上記
スイッチを再度動作させた後、上記検出回路に入力を与
え、τ(秒)後に前記検出回路の出力Aを測定す・る。
前において、X線検出回路の初期値設定スイッチ(第3
図中のスイッチ1a参照)の初期値設定(ON)動作後
、一定時間を秒経てから1回以上、出力を測定してオフ
セット特性係数α(v/を秒)を計算する。次に、上記
スイッチを再度動作させた後、上記検出回路に入力を与
え、τ(秒)後に前記検出回路の出力Aを測定す・る。
そしてこれらα、A、τよシ真の出力Bは、
B=A −α・τ ・・・ ・・・・・・・・ til
で表わされるもので、この(1)式の計算を計算器で行
うことによシオフセット量を補正し真の出力Bを得るよ
うにしたものである。
で表わされるもので、この(1)式の計算を計算器で行
うことによシオフセット量を補正し真の出力Bを得るよ
うにしたものである。
以下第6図ないし第1図を参照して本発明の詳細な説明
する。第6図は本発明によるオフセット量補正回路の第
1実施例を示すブロック図で、この第6図において、1
.laおよび3は各々第3図と同様である。6はAD変
換器3の出力が加えられるディジタル計功、器、7は入
力が与えられる前に計算器6で計算されたオフセット特
性係数αを記憶しておくメモリ(以下、特性メモリとい
う)である。なお、計算器6は上記αの計算の他に、入
力が与えられた後に前記(1)式の計算をも行い、その
結果(B)を出力する。
する。第6図は本発明によるオフセット量補正回路の第
1実施例を示すブロック図で、この第6図において、1
.laおよび3は各々第3図と同様である。6はAD変
換器3の出力が加えられるディジタル計功、器、7は入
力が与えられる前に計算器6で計算されたオフセット特
性係数αを記憶しておくメモリ(以下、特性メモリとい
う)である。なお、計算器6は上記αの計算の他に、入
力が与えられた後に前記(1)式の計算をも行い、その
結果(B)を出力する。
次に、上述本発明回路の第1実施例の動作を第7図のタ
イムチャートを併用して説明する。まず、検出回路1の
スイッチ1aはL O−j 1 r tIl−tzの間
、動作(ON) L、検出回路1を初期値とする。AD
変換器6は、tzで入力が加わらないときの検出回路1
の出力D1を出力し、計二弾器6に与える。計算器6は
、 1)1/(tz−tl) =D2 ・・・・・・・・・
(2)を計算し、そのD2を特性メモリ7に出力し、
特性メモリ7はこのD2を記憶する。次にtil−tz
で検出回路Jが初期値となった後、t6〜t7の間に検
出回路1に入力を与え、tgでAI)変換器3が検出回
路1の出力をディジタル変換してその出力D3を計算器
6に与える。計算器6は、前記D2とDうによシ、Dう
−D2 ・ (tg−tz )=D++ ・・・ ・・
・ ・・・ (3)を計算し、補正された真の出力D1
1として出力する。
イムチャートを併用して説明する。まず、検出回路1の
スイッチ1aはL O−j 1 r tIl−tzの間
、動作(ON) L、検出回路1を初期値とする。AD
変換器6は、tzで入力が加わらないときの検出回路1
の出力D1を出力し、計二弾器6に与える。計算器6は
、 1)1/(tz−tl) =D2 ・・・・・・・・・
(2)を計算し、そのD2を特性メモリ7に出力し、
特性メモリ7はこのD2を記憶する。次にtil−tz
で検出回路Jが初期値となった後、t6〜t7の間に検
出回路1に入力を与え、tgでAI)変換器3が検出回
路1の出力をディジタル変換してその出力D3を計算器
6に与える。計算器6は、前記D2とDうによシ、Dう
−D2 ・ (tg−tz )=D++ ・・・ ・・
・ ・・・ (3)を計算し、補正された真の出力D1
1として出力する。
ここで、前記(2)式を(3)式に代入すると、DI+
は、となり、オフセット特性項は(t8− tz)/(
−tz −tl) に関係する。(4)式において、(
ts−tz)=(tz−tl)とず“ると、(4)式は
、 D4=D3 Di ・・・・・・・・・・・・ (5)
となシ、極めて簡単にオフセット特性補正が達成される
ものである。
は、となり、オフセット特性項は(t8− tz)/(
−tz −tl) に関係する。(4)式において、(
ts−tz)=(tz−tl)とず“ると、(4)式は
、 D4=D3 Di ・・・・・・・・・・・・ (5)
となシ、極めて簡単にオフセット特性補正が達成される
ものである。
上述第1実施例は、検出回路1が比較的低速で動作する
構成である場合に適し、検出回路1の、出力がtlのと
きとt5のときとで等しいことが必須の条件となる。
構成である場合に適し、検出回路1の、出力がtlのと
きとt5のときとで等しいことが必須の条件となる。
このように、スイッチ1aが動作した後の検出回路1の
出力が等しくはならない場合に対処した本発明回路の第
2実施例のブロック図を第8図に示す。この第8図にお
いて、1.laおよび3は各々第6図と同様である。8
〜1oは第1〜第3切換スイツチで、各々相反する動作
を行う2つのスイッチ8a、8b:9’a、9b:lo
t、]Obを備えてなる。11はオフセットメモリ、1
2はディジタル計算器、13は特性メモリ、14は計算
器12の出方を保持する結果メモリ、15はAD変換器
3およびメモリ11 、13 、14を制御する制御器
である。
出力が等しくはならない場合に対処した本発明回路の第
2実施例のブロック図を第8図に示す。この第8図にお
いて、1.laおよび3は各々第6図と同様である。8
〜1oは第1〜第3切換スイツチで、各々相反する動作
を行う2つのスイッチ8a、8b:9’a、9b:lo
t、]Obを備えてなる。11はオフセットメモリ、1
2はディジタル計算器、13は特性メモリ、14は計算
器12の出方を保持する結果メモリ、15はAD変換器
3およびメモリ11 、13 、14を制御する制御器
である。
ここで、第9図において、スイッチ1aはtQ。
tl、to′で動作し、検出回路1の出力の初期値を設
定する。AD変換器3はjl+”II+tg+t12+
t1′+tI+’で各々動作して検出回路1の出力に現
われる信号の強さに応じてディジタルコード化されたデ
ータD1+D21D31”l lD1’lD2’を出力
する。第1切換スイツチ8は、そのスイッチga、8b
の切換動作により、AD変換器3の出力をオフセットメ
モリ11 、計算器12側に切換送出する。すなわち、
スイッチ8aけtO−t5+t5−t9+t15−t5
’の間ONとなり、AD変換器3の出力データDI +
D5 +D1’ をオフセットメモリ11に与え、また
、スイッチ8bはt5〜t5+t9〜J3+tう〜t5
′の間ONとなシ、AD変換器3の出力データD2+D
’l+D2を第2切換スイツチ9のスイッチ9bを介し
て計算器12に与える。オフセットメモリ11は、検出
回路1へ入力信号が加えられる前のオフセット量を記憶
するだめのメモリで、1回の補正動作毎に更新される。
定する。AD変換器3はjl+”II+tg+t12+
t1′+tI+’で各々動作して検出回路1の出力に現
われる信号の強さに応じてディジタルコード化されたデ
ータD1+D21D31”l lD1’lD2’を出力
する。第1切換スイツチ8は、そのスイッチga、8b
の切換動作により、AD変換器3の出力をオフセットメ
モリ11 、計算器12側に切換送出する。すなわち、
スイッチ8aけtO−t5+t5−t9+t15−t5
’の間ONとなり、AD変換器3の出力データDI +
D5 +D1’ をオフセットメモリ11に与え、また
、スイッチ8bはt5〜t5+t9〜J3+tう〜t5
′の間ONとなシ、AD変換器3の出力データD2+D
’l+D2を第2切換スイツチ9のスイッチ9bを介し
て計算器12に与える。オフセットメモリ11は、検出
回路1へ入力信号が加えられる前のオフセット量を記憶
するだめのメモリで、1回の補正動作毎に更新される。
第2切換スイツチ9は、そのスイッチ9a、9bの切換
動作により、計算器12の一方の入力側への入力信号を
切り換えるもので、スイッチ9aはtl−t2 + t
l−t2’の間ONとなり、結果メモリ14の出力デー
タD6+D6に計算器12に与え、スイッチ9bはt2
〜t1′の間ONとなシ、AD変換器3の出力をスイッ
チ8aを介して計算器12の一方の入力側に与える。第
3切換スイツチ10は、そのスイッチlO,a 、 1
0 bの切換動作により、計算器J2の他方の入力側へ
の入力信号を切シ換えるもので、スイッチ10 aはt
2〜tl′の間ONとなり、オフセットメモリ11の出
力を計算器[2の他方の入力側に与え、スイッチ10
hはt l 〜t2 、 t、 、’〜t2’の間ON
となり、特性メモリ13の出力データD5.D5を計算
器12の他方の入力端に与える。特性メモリ13は、検
出回路1の入力に信号が与えられないt、)−tlの間
に得られた2つのデータDl、D2よシ計算器12で計
算して得られたオフセット特性係数をt7以後、所定期
間記憶する。結果メモリ14は、tO−t2+tO〜t
2′の間にはテ15−タD11′とD5′、DIlとD
3の差D6′、D6を記憶しており、t2+’2’以降
(t2〜to′、t2′〜)には補正された出力D7′
。
動作により、計算器12の一方の入力側への入力信号を
切り換えるもので、スイッチ9aはtl−t2 + t
l−t2’の間ONとなり、結果メモリ14の出力デー
タD6+D6に計算器12に与え、スイッチ9bはt2
〜t1′の間ONとなシ、AD変換器3の出力をスイッ
チ8aを介して計算器12の一方の入力側に与える。第
3切換スイツチ10は、そのスイッチlO,a 、 1
0 bの切換動作により、計算器J2の他方の入力側へ
の入力信号を切シ換えるもので、スイッチ10 aはt
2〜tl′の間ONとなり、オフセットメモリ11の出
力を計算器[2の他方の入力側に与え、スイッチ10
hはt l 〜t2 、 t、 、’〜t2’の間ON
となり、特性メモリ13の出力データD5.D5を計算
器12の他方の入力端に与える。特性メモリ13は、検
出回路1の入力に信号が与えられないt、)−tlの間
に得られた2つのデータDl、D2よシ計算器12で計
算して得られたオフセット特性係数をt7以後、所定期
間記憶する。結果メモリ14は、tO−t2+tO〜t
2′の間にはテ15−タD11′とD5′、DIlとD
3の差D6′、D6を記憶しており、t2+’2’以降
(t2〜to′、t2′〜)には補正された出力D7′
。
D7を記憶するものである。
次に、第9図のタイムチャートに従って上述本発明回路
の第2実施例の動作を説明する。筐ず、が動作(ON)
L、検出回路1は初期値となる。続いて、tlにおい
てAD変換器3は検出回路1の出力をディジタル変換し
てDlを出力し、tうにおいて第1切換スイツチ8が動
作されてスイッチ8aがOFF 、スイッチ8bがON
となシ、前記D1がスイッチ8bを介してオフセットメ
モリ11に記憶される。
の第2実施例の動作を説明する。筐ず、が動作(ON)
L、検出回路1は初期値となる。続いて、tlにおい
てAD変換器3は検出回路1の出力をディジタル変換し
てDlを出力し、tうにおいて第1切換スイツチ8が動
作されてスイッチ8aがOFF 、スイッチ8bがON
となシ、前記D1がスイッチ8bを介してオフセットメ
モリ11に記憶される。
tllにおいてAD変換器3が再び検出回路1の出力を
ディジタル変換してD2を出力し、t5において第1切
換スイツチ8が切換動作されてスイッチ8aがON、ス
イッチ8bがOFFとなシ、前記D2がスイッチ8aお
よび第2切換スイツチ9のスイッチ9bを介して計算器
J2に与えられる。同時に、オフセットメモIJ 11
に記憶されている前記D1が第3切換スイツチ10のス
イッチ10 aを介して計算器12に与えられるもので
、計算器12はオフセット特性係数D5を、 D5 = (D2 Di )/(tq−tl) ・・・
・・・ (6)によp計算する。このD5は、tlにお
いて特性メモリ13に記憶される。
ディジタル変換してD2を出力し、t5において第1切
換スイツチ8が切換動作されてスイッチ8aがON、ス
イッチ8bがOFFとなシ、前記D2がスイッチ8aお
よび第2切換スイツチ9のスイッチ9bを介して計算器
J2に与えられる。同時に、オフセットメモIJ 11
に記憶されている前記D1が第3切換スイツチ10のス
イッチ10 aを介して計算器12に与えられるもので
、計算器12はオフセット特性係数D5を、 D5 = (D2 Di )/(tq−tl) ・・・
・・・ (6)によp計算する。このD5は、tlにお
いて特性メモリ13に記憶される。
會フV−1−1八て治出n畝1糾スイッチ1n萌;rn
vl−て再び初期値となり、tgにおいてAD変換器3
は検出回路1の出力をディジタル変換してD3を出力し
、C9において第1切換スイツチ8が切換動作されてス
イッチ8aがOFF 、スイッチ8bがONとなり、前
記D5がスイッチ8bを介してオフセットメモリ11に
記憶される。tlo=tllで検出回路lに入力が与え
られ、検出回路1の出力は増加する。C12において、
AD変換器3は検出回路1の出力をディジタル変換して
Dllを出力し、C15において第1切換スイツチ8が
切換動作されてスイッチ8aがON、スイッチ8bがO
FFとなシ、前記DIl々Sスイッチ8aおよび第2切
換スイツチ9のスイッチ9bを介して計算器12に与え
られる。同時に、オフセット11に記憶されている前記
D5が第3切換スイツチ10のスイッチ10 aを介し
て計算器12に与えられるもので、計算器12は、 pq −Dう =D6 ・・・ ・・・ ・・・ ・・
・ (7)を計算する。このD6は、to′において結
果メモ1月4に記憶される。
vl−て再び初期値となり、tgにおいてAD変換器3
は検出回路1の出力をディジタル変換してD3を出力し
、C9において第1切換スイツチ8が切換動作されてス
イッチ8aがOFF 、スイッチ8bがONとなり、前
記D5がスイッチ8bを介してオフセットメモリ11に
記憶される。tlo=tllで検出回路lに入力が与え
られ、検出回路1の出力は増加する。C12において、
AD変換器3は検出回路1の出力をディジタル変換して
Dllを出力し、C15において第1切換スイツチ8が
切換動作されてスイッチ8aがON、スイッチ8bがO
FFとなシ、前記DIl々Sスイッチ8aおよび第2切
換スイツチ9のスイッチ9bを介して計算器12に与え
られる。同時に、オフセット11に記憶されている前記
D5が第3切換スイツチ10のスイッチ10 aを介し
て計算器12に与えられるもので、計算器12は、 pq −Dう =D6 ・・・ ・・・ ・・・ ・・
・ (7)を計算する。このD6は、to′において結
果メモ1月4に記憶される。
t1′〜t2′において、第2.第3切換スイツチ9゜
10が各々切換動作してスイッチ9b、]OaがOFF
。
10が各々切換動作してスイッチ9b、]OaがOFF
。
スイッチ9f1.!lObがONとなり、結果メモリ1
4に記憶されているD6はスイッチ9aを介して、また
特性メモリ13に記憶されているD5はスイッチ10
bを介して各々計算器I2に与えられる。計算器12は
、D6−D5 X (C12−tg)=D7 ・・・・
・・ C8)を計算し、このDIは、t2′において結
果メモリ141C記憶され、同時に真の出力として出力
されるものである。
4に記憶されているD6はスイッチ9aを介して、また
特性メモリ13に記憶されているD5はスイッチ10
bを介して各々計算器I2に与えられる。計算器12は
、D6−D5 X (C12−tg)=D7 ・・・・
・・ C8)を計算し、このDIは、t2′において結
果メモリ141C記憶され、同時に真の出力として出力
されるものである。
ここで、前記+61 、 +71式を(8)式に代入す
ると、DIは、 となシ、オフセット特性項は前記(4)式と同様に(C
12−tg)/(tq−tl)に関係する。(9)式に
おいて(C12−ta)=(tq=tt)とすると、(
9)式は、D?=(Dll 05)−(D2−Dl)
・・・・・・・・・ 鵠、!:ll、極めて簡槃にオフ
セット特性補正が達成、−ニ されるものである。
ると、DIは、 となシ、オフセット特性項は前記(4)式と同様に(C
12−tg)/(tq−tl)に関係する。(9)式に
おいて(C12−ta)=(tq=tt)とすると、(
9)式は、D?=(Dll 05)−(D2−Dl)
・・・・・・・・・ 鵠、!:ll、極めて簡槃にオフ
セット特性補正が達成、−ニ されるものである。
上述第2実施例において、DI=E+α、D2=E+β
、D3=E’+γ、 Dq = E’+δ+Do(ただ
し、E。
、D3=E’+γ、 Dq = E’+δ+Do(ただ
し、E。
E′は時間とは無関係で変化しないオフセット量、α、
β、γ、δは時間と共に変化する特性オフセット量)と
し、またtQ−C11O間に入力が与えられることによ
る検出回路1の出力増加分をDQとし、さらにtじ41
=τ1+t12 tB=τ2 とすると1オフセツト特
性係数D5、検出回路1に入力を与えた後の出力D6お
よび真の出力D7は次のように表わされる。
β、γ、δは時間と共に変化する特性オフセット量)と
し、またtQ−C11O間に入力が与えられることによ
る検出回路1の出力増加分をDQとし、さらにtじ41
=τ1+t12 tB=τ2 とすると1オフセツト特
性係数D5、検出回路1に入力を与えた後の出力D6お
よび真の出力D7は次のように表わされる。
まずp5は、前記(6)式よシ、
となる。この圓式によれば、 は時間と共に変化する特
性オフセット量(α、β)を示し、時間とは無関係なオ
フセット量(E)が補正されていることが分かる。
性オフセット量(α、β)を示し、時間とは無関係なオ
フセット量(E)が補正されていることが分かる。
次にD6は、前記(7)式よシ
D6−DIl−D5=(F!+δ+Do)−(E′+γ
)=DO+(δ−γ) ・・・・・・ 03となシ、出
力増加分Doと特性オフセットの項(δ−γ)のみで夷
+−I複り1曲間シは儒閲屡寿オフセット量E′が補正
されていることが分かる。
)=DO+(δ−γ) ・・・・・・ 03となシ、出
力増加分Doと特性オフセットの項(δ−γ)のみで夷
+−I複り1曲間シは儒閲屡寿オフセット量E′が補正
されていることが分かる。
さらにDIは、前記αυ、02式を(8)式に代入して
、と表わされる。ここで、 τ1=τ2 ・・・・・・・・・・・・・・・・・・
Q4とすると、検出回路1の電気的特性により、α=γ
、β=δ ・・・・・・・・・・・・・・・・・・ (
田となって上記Q3式は、 DI = Do ・・・・・・・・・・・・・・・・・
・ Q[9と゛なり、真の出力が得られる。
、と表わされる。ここで、 τ1=τ2 ・・・・・・・・・・・・・・・・・・
Q4とすると、検出回路1の電気的特性により、α=γ
、β=δ ・・・・・・・・・・・・・・・・・・ (
田となって上記Q3式は、 DI = Do ・・・・・・・・・・・・・・・・・
・ Q[9と゛なり、真の出力が得られる。
なお、上述第2実施例では、第1O図に示すようにオフ
セット特性係数計算(特性計測)と、検出回路1のオフ
セット量を得て補正を行い真の出力を計算すること(出
力計測)との2種の動作を順次繰り返す動作形態とした
場合について述べたが、より高速にデータ収集を行う場
合には、第11図に示す動作形態とすることが考えられ
る。すなわち、前記出力計測を行う前に1回以上の特性
計測を行った後、出力計測を1回以上行う動作形態であ
り、1これによっても前記(11式を用いて補正された
真の出力を得ることができる。
セット特性係数計算(特性計測)と、検出回路1のオフ
セット量を得て補正を行い真の出力を計算すること(出
力計測)との2種の動作を順次繰り返す動作形態とした
場合について述べたが、より高速にデータ収集を行う場
合には、第11図に示す動作形態とすることが考えられ
る。すなわち、前記出力計測を行う前に1回以上の特性
計測を行った後、出力計測を1回以上行う動作形態であ
り、1これによっても前記(11式を用いて補正された
真の出力を得ることができる。
以上述べたように本発明は、X線CT装置において、X
線検出回路に入力を与える前に、その検5出回路を初期
値設定した後、一定期間tを経て前記検出回路から出力
された信号をディジタル変換してデータD1を得、(D
I/l)を計算してオフセット特性係数D2をめると共
に、前記検出回路を再び初期値設定した後、その検出回
路から出力されたIO倍信号ディジタル変換してデータ
D5を得、(D3−D2・τ)を計算することにより補
正された真の出力を得るようにしたので、高い精度でオ
フセット量を補正することができ、しかも、使用する回
路部品に何ら制約はなく、計算器、メモリおよび制御1
5器を用いて安価に構成できる等の効果がある。
線検出回路に入力を与える前に、その検5出回路を初期
値設定した後、一定期間tを経て前記検出回路から出力
された信号をディジタル変換してデータD1を得、(D
I/l)を計算してオフセット特性係数D2をめると共
に、前記検出回路を再び初期値設定した後、その検出回
路から出力されたIO倍信号ディジタル変換してデータ
D5を得、(D3−D2・τ)を計算することにより補
正された真の出力を得るようにしたので、高い精度でオ
フセット量を補正することができ、しかも、使用する回
路部品に何ら制約はなく、計算器、メモリおよび制御1
5器を用いて安価に構成できる等の効果がある。
本発明の効果を従来回路の場合と比較して具体的に述べ
ると、従来のディジタル的補正法が適用された回路(第
3図参照)では、検出回路1のコンデンサ容計を2,0
00 PF 、データ収集間隔をJ、Omg 。
ると、従来のディジタル的補正法が適用された回路(第
3図参照)では、検出回路1のコンデンサ容計を2,0
00 PF 、データ収集間隔をJ、Omg 。
20特性オフセツトをもたらす入力換算電流を200
PAとすると、補正後の誤差は1 x to−5vとな
る。一方、本発明によれば、入力換算電流を6倍の1.
200PAとしても補正後の誤差はlX1O−9V以下
となり、百万分の1に減少する。また、従来のアナログ
的補正法が適用された回路(第1図参照)に対しては、
使用するスイッチの数は1/4.増幅器の数は1/2に
減少する。こdことは、多数の検出回路を用いるX線C
T装置において、回路の簡略化、使用部品の減少に著し
く貢献し、それらに要する費用は例えば従来回路の2/
3程塵となるもので、これによシ信頼性も2倍以上、向
上する等−1犬なる効果が発揮できる。
PAとすると、補正後の誤差は1 x to−5vとな
る。一方、本発明によれば、入力換算電流を6倍の1.
200PAとしても補正後の誤差はlX1O−9V以下
となり、百万分の1に減少する。また、従来のアナログ
的補正法が適用された回路(第1図参照)に対しては、
使用するスイッチの数は1/4.増幅器の数は1/2に
減少する。こdことは、多数の検出回路を用いるX線C
T装置において、回路の簡略化、使用部品の減少に著し
く貢献し、それらに要する費用は例えば従来回路の2/
3程塵となるもので、これによシ信頼性も2倍以上、向
上する等−1犬なる効果が発揮できる。
第1図および第3図は各々従来回路のブロック図、第2
図は第1図の機能等価回路図、第4図は第3図に示した
従来回路の動作説明のためのタイムチャート、第5図は
本発明の詳細な説明するためのタイムチャート、第6図
は本発明によるオフセット量補正回路の第1実施例を示
すブロック図、第7図は同回路の動作説明のためのタイ
ムチャート、1第8図は本発明回路の第2実施例を示す
ブロック図、第9図は同回路の動作説明のためのタイム
チャート、第1O図は同回路の動作形態の概略を示すタ
イムチャート、第11図は動作形態の他の例の概5略を
示すタイムチャートである。 1・・・X線検出回路、1a・・・初期値設定スイッチ
、3・・・AD変換器、6.[2・・・ディジタル計算
器、7゜13・・・特性メモリ、8〜10・・・第1〜
第3切換スイツチ、11・・・オフセットメモリ、14
・・・結果メモリ、1510・・・制御器。 特許出願人 株式会社日立メデイコ 代理人弁理士 秋 本 正 実 第1図 第2図
図は第1図の機能等価回路図、第4図は第3図に示した
従来回路の動作説明のためのタイムチャート、第5図は
本発明の詳細な説明するためのタイムチャート、第6図
は本発明によるオフセット量補正回路の第1実施例を示
すブロック図、第7図は同回路の動作説明のためのタイ
ムチャート、1第8図は本発明回路の第2実施例を示す
ブロック図、第9図は同回路の動作説明のためのタイム
チャート、第1O図は同回路の動作形態の概略を示すタ
イムチャート、第11図は動作形態の他の例の概5略を
示すタイムチャートである。 1・・・X線検出回路、1a・・・初期値設定スイッチ
、3・・・AD変換器、6.[2・・・ディジタル計算
器、7゜13・・・特性メモリ、8〜10・・・第1〜
第3切換スイツチ、11・・・オフセットメモリ、14
・・・結果メモリ、1510・・・制御器。 特許出願人 株式会社日立メデイコ 代理人弁理士 秋 本 正 実 第1図 第2図
Claims (1)
- X線CT装置において、X線検出回路に入力を5与える
前に、その検出回路を初期値設定した後、一定期間tを
経て前記検出回路から出力された信号をディジタル変換
してデータD1を得、(Dt/l)を計算してオフセッ
ト特性係数D2をめ、このD2を記憶する計算器および
メモリを備え、前記検出器J()路を再び初期値設定し
た後、その検出回路に入力を与え、所定時間τを経てそ
の検出回路から出゛力された信号をディジタル変換して
データD5を得、前記計算器で(1)5−D2・τ)を
計算することにより補正をされた真の出力を得ることを
特徴とするオフ15セット量補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58218738A JPS60112180A (ja) | 1983-11-22 | 1983-11-22 | オフセツト量補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58218738A JPS60112180A (ja) | 1983-11-22 | 1983-11-22 | オフセツト量補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60112180A true JPS60112180A (ja) | 1985-06-18 |
Family
ID=16724650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58218738A Pending JPS60112180A (ja) | 1983-11-22 | 1983-11-22 | オフセツト量補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60112180A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288139A (ja) * | 1987-05-20 | 1988-11-25 | Hitachi Medical Corp | X線ct装置 |
JP2001066368A (ja) * | 1999-08-26 | 2001-03-16 | Shimadzu Corp | 放射線撮像装置 |
WO2013098985A1 (ja) * | 2011-12-28 | 2013-07-04 | キヤノン株式会社 | 撮像装置、撮像システム、及び撮像装置の制御方法 |
JP2015158501A (ja) * | 2009-03-26 | 2015-09-03 | コーニンクレッカ フィリップス エヌ ヴェ | データ取得 |
WO2019244456A1 (ja) * | 2018-06-18 | 2019-12-26 | キヤノン株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像装置の制御方法、および、プログラム |
-
1983
- 1983-11-22 JP JP58218738A patent/JPS60112180A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288139A (ja) * | 1987-05-20 | 1988-11-25 | Hitachi Medical Corp | X線ct装置 |
JP2001066368A (ja) * | 1999-08-26 | 2001-03-16 | Shimadzu Corp | 放射線撮像装置 |
JP4691748B2 (ja) * | 1999-08-26 | 2011-06-01 | 株式会社島津製作所 | 放射線撮像装置 |
JP2015158501A (ja) * | 2009-03-26 | 2015-09-03 | コーニンクレッカ フィリップス エヌ ヴェ | データ取得 |
WO2013098985A1 (ja) * | 2011-12-28 | 2013-07-04 | キヤノン株式会社 | 撮像装置、撮像システム、及び撮像装置の制御方法 |
JPWO2013098985A1 (ja) * | 2011-12-28 | 2015-04-30 | キヤノン株式会社 | 撮像装置、撮像システム、及び撮像装置の制御方法 |
US9288409B2 (en) | 2011-12-28 | 2016-03-15 | Canon Kabushiki Kaisha | Image pickup apparatus, image pickup system, and method for controlling image pickup apparatus |
WO2019244456A1 (ja) * | 2018-06-18 | 2019-12-26 | キヤノン株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像装置の制御方法、および、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59148914A (ja) | 電流源装置 | |
US20030076253A1 (en) | Analogue to digital converter | |
JPS60112180A (ja) | オフセツト量補正回路 | |
JPH10145231A (ja) | A/d変換装置及びd/a変換装置におけるデータ補正方法 | |
JPH08298462A (ja) | 半導体装置 | |
JP2694792B2 (ja) | 誤り位置多項式演算回路 | |
JP2000244332A (ja) | データ誤り訂正装置 | |
JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
JPS6352497B2 (ja) | ||
JPH05315974A (ja) | リードソロモン符号の復号装置 | |
JPS615625A (ja) | Daコンバ−タの直線性の補正装置 | |
JPS5833306A (ja) | 入力信号補正装置 | |
JP2847913B2 (ja) | アナログ掛算器 | |
CN113839674B (zh) | 一种模数转换电路 | |
JPH0622331B2 (ja) | D―aコンバータ | |
JPH07198305A (ja) | 位置検出装置 | |
JP2001144614A (ja) | D/a変換器の診断方法およびアナログ出力装置 | |
JP2626100B2 (ja) | 多点測定装置 | |
JPH0223721A (ja) | A/d変換器のレンジ切換方法 | |
SU809242A1 (ru) | Дробно-рациональный аппроксиматор | |
JP2797570B2 (ja) | ユークリッドの互除回路 | |
KR940007928B1 (ko) | 변형된 유클리드 알고리즘 연산 시스템 | |
KR920003886B1 (ko) | 축차비교 적분형 아날로그 디지탈 변환기 | |
JPS60185429A (ja) | Da変換器における直線性誤差補正回路 | |
KR910009094B1 (ko) | 갈로이계 연산장치 |