JPS60112149A - データ処理装置及びデータワード書込み方法 - Google Patents
データ処理装置及びデータワード書込み方法Info
- Publication number
- JPS60112149A JPS60112149A JP59226947A JP22694784A JPS60112149A JP S60112149 A JPS60112149 A JP S60112149A JP 59226947 A JP59226947 A JP 59226947A JP 22694784 A JP22694784 A JP 22694784A JP S60112149 A JPS60112149 A JP S60112149A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word
- unreliable
- input terminal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータブロックに構成されているデータを受【
ノ取るための第１のデータ入力端子を具え、各データブ
ロックが少なくとも１個のデータワードと複数個の検査
ビットとを含み、上記第１のデータ入力端子を、検査ビ
ットの制御の下に、データブロックが信頼できるデータ
でてぎているか否かを検査し、データワードが信頼でき
ないデータを含まない時は不信頼性信号を発生する検査
器の入力端子に接続し、またこの第１の入ツノ端子をデ
ータワードを蓄えるためのメモリに接続したデータ処理
装置に関するものである。
ノ取るための第１のデータ入力端子を具え、各データブ
ロックが少なくとも１個のデータワードと複数個の検査
ビットとを含み、上記第１のデータ入力端子を、検査ビ
ットの制御の下に、データブロックが信頼できるデータ
でてぎているか否かを検査し、データワードが信頼でき
ないデータを含まない時は不信頼性信号を発生する検査
器の入力端子に接続し、またこの第１の入ツノ端子をデ
ータワードを蓄えるためのメモリに接続したデータ処理
装置に関するものである。
この種類のデータ処理装置は英国特許願第２゜０８４．
３６３号から既知であるが、ここではデータブロックに
関連する検査ビットの制御の下に、検査器がそのデータ
ブロックが信頼できるデータを含んでいるか、信頼でき
ないデータを含んでいるかを検査り゛る。そしでデータ
ブロックが信頼できないデータを含んでいる時は、検査
器が不信頼１イ［信号を発生し、この不信頼性信号の制
御の下に、信頼できないデータブロックがメモリに書込
まれるのを防ぐ。このにうにして、信頼できるデータだ
けがメモリに蓄えられる。またこの英国特許願に係るデ
ータ処理装置は別個に誤りフラグメモリを具えていて、
不信頼性信号が発生ずる度毎に、この誤りフラグメモリ
に当該データワードが信頼できないことを表示する誤り
フラグを蓄え′る。
３６３号から既知であるが、ここではデータブロックに
関連する検査ビットの制御の下に、検査器がそのデータ
ブロックが信頼できるデータを含んでいるか、信頼でき
ないデータを含んでいるかを検査り゛る。そしでデータ
ブロックが信頼できないデータを含んでいる時は、検査
器が不信頼１イ［信号を発生し、この不信頼性信号の制
御の下に、信頼できないデータブロックがメモリに書込
まれるのを防ぐ。このにうにして、信頼できるデータだ
けがメモリに蓄えられる。またこの英国特許願に係るデ
ータ処理装置は別個に誤りフラグメモリを具えていて、
不信頼性信号が発生ずる度毎に、この誤りフラグメモリ
に当該データワードが信頼できないことを表示する誤り
フラグを蓄え′る。
しかし、この既知のデータ処理装置には欠点があって、
それは各々が信頼できないデータワードがデータブロッ
ク内に生じ、この信頼できないデータワードがメモリに
蓄えられていることを表示する誤りフラグを蓄えるため
に別個の誤りフラグメモリを必要とすることである。こ
の種類の誤りフラグはしばしば１ビツトから成り、他方
データワードは８ビツトから成る。そのためメモリが、
例えば、２に×８ビットＲＡＭでｄうる助、誤りフラグ
メモリは２に×１ピッｌ−ＲＡ Ｍになるが、これは（
ｑ加的チップ表面積ないしプリン１〜回路板の面積を必
要とＪる。２に×８ピッｌ−ＲＡ Ｍは普通に市販され
ているが１．これは２に×１ビットＲＡＭを別個に制御
されることを必要とする別個のメモリを形成し、従って
電力と制御手段を余分に必要とすることを含意覆る。例
えば、特別に、設計された２に×９ピッＩ−ＲＡ Ｍを
用いることも考えられるが、これは設計と製造コストの
点で市販用には向かない。
それは各々が信頼できないデータワードがデータブロッ
ク内に生じ、この信頼できないデータワードがメモリに
蓄えられていることを表示する誤りフラグを蓄えるため
に別個の誤りフラグメモリを必要とすることである。こ
の種類の誤りフラグはしばしば１ビツトから成り、他方
データワードは８ビツトから成る。そのためメモリが、
例えば、２に×８ビットＲＡＭでｄうる助、誤りフラグ
メモリは２に×１ピッｌ−ＲＡ Ｍになるが、これは（
ｑ加的チップ表面積ないしプリン１〜回路板の面積を必
要とＪる。２に×８ピッｌ−ＲＡ Ｍは普通に市販され
ているが１．これは２に×１ビットＲＡＭを別個に制御
されることを必要とする別個のメモリを形成し、従って
電力と制御手段を余分に必要とすることを含意覆る。例
えば、特別に、設計された２に×９ピッＩ−ＲＡ Ｍを
用いることも考えられるが、これは設計と製造コストの
点で市販用には向かない。
本発明の目的は、信頼できないデータワードを表示する
ために別個のメモリを使わないでもすむデータ処理装置
を提供覆るにある。
ために別個のメモリを使わないでもすむデータ処理装置
を提供覆るにある。
この目的を達成するため、本発明に係るデータ処理装置
は、データ処理装置が選択ユニツ１−と不信頼性標識を
発生ずる発生器とを具え、この選択ユニットの第１の入
力端子を第１のデータ入力端子に接続し、第２の入力端
子を発生器の出力端子に接続し、第３の入力端子を検査
器に接続して不信頼性信号を受取るようにし、上記選択
ユニツ１−の出力端子をメモリに関連Ｊる第２のデータ
入力端子に接続し、この選択ユニットが受取られた不信
頼性信号の制御の下に前記′；８１の入力端子を閉塞し
、信頼できないデータを含むデータワードを第２の入力
端子に与えられた不信頼性標識で置換えるように構成し
たことを特徴とする。
は、データ処理装置が選択ユニツ１−と不信頼性標識を
発生ずる発生器とを具え、この選択ユニットの第１の入
力端子を第１のデータ入力端子に接続し、第２の入力端
子を発生器の出力端子に接続し、第３の入力端子を検査
器に接続して不信頼性信号を受取るようにし、上記選択
ユニツ１−の出力端子をメモリに関連Ｊる第２のデータ
入力端子に接続し、この選択ユニットが受取られた不信
頼性信号の制御の下に前記′；８１の入力端子を閉塞し
、信頼できないデータを含むデータワードを第２の入力
端子に与えられた不信頼性標識で置換えるように構成し
たことを特徴とする。
こう°す゛ると選択ユニツ１〜の第１の入力端子が不信
頼性信号の制御の下に閉塞されるため信頼できないデー
タワードがメモリに書込まれないと共に、選択ユニット
の第２の入力端子に与えられた不信頼性標識で置換えら
れる。また不信頼性標識がメモリの信頼できない゛ワー
ドの記憶位置に書込まれているため、別個にメモリを必
要としない。メモリが読まれる時は、読出されたデータ
ワードが信頼できるものであるか否かを一義的に表示で
きる。
頼性信号の制御の下に閉塞されるため信頼できないデー
タワードがメモリに書込まれないと共に、選択ユニット
の第２の入力端子に与えられた不信頼性標識で置換えら
れる。また不信頼性標識がメモリの信頼できない゛ワー
ドの記憶位置に書込まれているため、別個にメモリを必
要としない。メモリが読まれる時は、読出されたデータ
ワードが信頼できるものであるか否かを一義的に表示で
きる。
本発明に係るデータ処理装置の第１の好適な実施例は、
前記不信頼性標識のワード長をデータワードのワード長
と同じにしたことを特徴とする。
前記不信頼性標識のワード長をデータワードのワード長
と同じにしたことを特徴とする。
こうすると、関連するメモリアドレスの全てのビット位
置に直接ビットを与えることができ、この目的で別個の
発振器を設ける必要はない。
置に直接ビットを与えることができ、この目的で別個の
発振器を設ける必要はない。
本発明に係るデータ処理装置の第２の好適な実施例は不
信頼性標識を例外的なワードとしたことを特徴とする。
信頼性標識を例外的なワードとしたことを特徴とする。
不信頼性標識として例外的なワード（語）を用いること
により、信頼できるデータワードが不信頼性標識に対応
し、間迫って信頼できないとみなされる危険がほぼゼロ
に迄下がる。
により、信頼できるデータワードが不信頼性標識に対応
し、間迫って信頼できないとみなされる危険がほぼゼロ
に迄下がる。
本発明に係るデータ処理装置の別の好適な実施例は、１
個のデータワードを８ビツトで構成し、不信頼性標識を
データワード１ｏｏｏｏｏｏｏどしたことを特徴とする
。例えば、Ｐ ＣＭオーディオではデータワードｉ ｏ
ｏｏｏｏｏｏはＡ／Ｄ変換器のフルスケール入力レンジ
にス・１応づるが、このフルスケール入力レンジは滅多
に起こらない。蓋し、このレンジを起すとクリッピング
によるひどいひずみが生ずるからである。
個のデータワードを８ビツトで構成し、不信頼性標識を
データワード１ｏｏｏｏｏｏｏどしたことを特徴とする
。例えば、Ｐ ＣＭオーディオではデータワードｉ ｏ
ｏｏｏｏｏｏはＡ／Ｄ変換器のフルスケール入力レンジ
にス・１応づるが、このフルスケール入力レンジは滅多
に起こらない。蓋し、このレンジを起すとクリッピング
によるひどいひずみが生ずるからである。
本発明に係るデータ処理装置のもう一つの好適な実施例
はメモリを外装の小さいタイプにしたことを特徴とする
。外装の小さいタイプのメモリとは非常に小さいチップ
表面積しか占めないメモリのことである。また本発明に
係るデータ処理装置を用いて別個に７ラグビツｌ−メモ
リを必要としないようにＪるとチップの表面積は更に節
約される。
はメモリを外装の小さいタイプにしたことを特徴とする
。外装の小さいタイプのメモリとは非常に小さいチップ
表面積しか占めないメモリのことである。また本発明に
係るデータ処理装置を用いて別個に７ラグビツｌ−メモ
リを必要としないようにＪるとチップの表面積は更に節
約される。
また、このようにフラグピッ１〜メモリを省りば、別個
にメモリ接続導体を設ける必要もなく、チップ表面積は
更に省りる。更に、フラグごツトメモリに対Ｊる別個の
アドレッシングも不要となり、処理時間の点で有利とな
る。
にメモリ接続導体を設ける必要もなく、チップ表面積は
更に省りる。更に、フラグごツトメモリに対Ｊる別個の
アドレッシングも不要となり、処理時間の点で有利とな
る。
本発明はまたデータ処理装置の一部を形成するメモリに
データワードを書込む方法にも関づるもので、この方法
は以下のステップ、即゛ち：ａ）データワード及び検査
ピッ１〜を受取ることど；ｂ）検査ビットの制御の下に
、このデータワードが信頼できるデータを含むのか又は
信頼できないデータを含むのかを検査することと；Ｃ）
データワードが信頼できるデータを含むことが検証され
た後メモリのそのデータワードのために指定されたアド
レスにデータワードを書込むことと を含むデータワード書込み方法において、データワード
が信頼できないデータを含むことが検証された時、この
信頼できないデータワードを不信頼性標識で置換え、こ
の不信頼性標識をこのデータワードに割当てられている
アドレスに書込むことを特徴とする。
データワードを書込む方法にも関づるもので、この方法
は以下のステップ、即゛ち：ａ）データワード及び検査
ピッ１〜を受取ることど；ｂ）検査ビットの制御の下に
、このデータワードが信頼できるデータを含むのか又は
信頼できないデータを含むのかを検査することと；Ｃ）
データワードが信頼できるデータを含むことが検証され
た後メモリのそのデータワードのために指定されたアド
レスにデータワードを書込むことと を含むデータワード書込み方法において、データワード
が信頼できないデータを含むことが検証された時、この
信頼できないデータワードを不信頼性標識で置換え、こ
の不信頼性標識をこのデータワードに割当てられている
アドレスに書込むことを特徴とする。
データ処理装置と同じように、このような方法も英国特
許第２．０８４．３’６３号から既知である。この既知
の方法もデータワードが信頼できないことを表示するた
めに別個の誤りフラグメモリを必要とづ°るが、その欠
点については既にデータ処理装置について述べた。
許第２．０８４．３’６３号から既知である。この既知
の方法もデータワードが信頼できないことを表示するた
めに別個の誤りフラグメモリを必要とづ°るが、その欠
点については既にデータ処理装置について述べた。
本発明に係る方法は、データワードが信頼できないデー
タを含むことが検証された時、この信頼できないデータ
ワードを不信頼性標識で置換え、この不信頼性標識を当
該データワードに与えられたアドレスに書込むことを特
徴とする。
タを含むことが検証された時、この信頼できないデータ
ワードを不信頼性標識で置換え、この不信頼性標識を当
該データワードに与えられたアドレスに書込むことを特
徴とする。
本発明に係る方法の一実施例は不信頼性標識を書込Ｉυ
だ後に信頼できるデータワードを書込み、この時に各信
頼できるデータワードが指定されたアドレスに書込まれ
である不信頼性標識を消去することを特徴とする。この
ようにすれば、例えば、ドロップアウトや間違ったアド
レッシングの場合、データワードがなくなつＩこりくド
ロップアウトの場合）、間違った記憶位置に書込まれた
り（間違ったアドレッシングの場合）せずに、不信頼性
標識がメモリに書込まれ続ける。
だ後に信頼できるデータワードを書込み、この時に各信
頼できるデータワードが指定されたアドレスに書込まれ
である不信頼性標識を消去することを特徴とする。この
ようにすれば、例えば、ドロップアウトや間違ったアド
レッシングの場合、データワードがなくなつＩこりくド
ロップアウトの場合）、間違った記憶位置に書込まれた
り（間違ったアドレッシングの場合）せずに、不信頼性
標識がメモリに書込まれ続ける。
図面につき本発明の詳細な説明する。
本発明はデータワードが信頼できないデータを含むこと
を示す標識を用いる任意のデータ処理装置で用いるとが
できるが、以下にはゲータ処理装置が８１１ＩＩＩｌビ
デオフオーマツトによるＰＣＭオーディオ装置の一部を
形成する実施例につき本発明を詳細に述べる。８ＩＩ１
ｍビデオフォーマットによるＰＣＭ（パルス符号変調）
オーディＡではデータをデータブロックとして転送する
。
を示す標識を用いる任意のデータ処理装置で用いるとが
できるが、以下にはゲータ処理装置が８１１ＩＩＩｌビ
デオフオーマツトによるＰＣＭオーディオ装置の一部を
形成する実施例につき本発明を詳細に述べる。８ＩＩ１
ｍビデオフォーマットによるＰＣＭ（パルス符号変調）
オーディＡではデータをデータブロックとして転送する
。
第１図はこのようなデータブロックの一例を示す。最初
の３ビツト位置はデータ流内の種々のデータブロック間
と、−データブロック内の種々のデータワード間の同期
をとるための同期信号（Ｓ）を含む。次の８ビツトはメ
モリ内の記憶位置を示すアドレスワード（Ａｄｄ）であ
る。当該データブロックの一部を形成するデータワード
をメモリ、例えば、ＲＡＭに′書込む。メモリのアドレ
ッシングはデータブロックのアドレスワードにより決ま
る。８０個の次のビットは１０個の８ビツトワード（Ｗ
＋−Ｗｎ）を具えるが、これらの８ビツトワードはディ
ジタル化されたオーディオデータ及び誤り訂正データ又
はそのいずれか一方を含む。次の１６ビツト（ＧＷ）は
検査ビットを含むが、その内容はデータブロックが正し
く受取られたことに関する表示を与える。これらの検査
ビットは、例えば、巡回冗長検査（ＣＲＣ）又は他の誤
り検出符号により発生させられる。
の３ビツト位置はデータ流内の種々のデータブロック間
と、−データブロック内の種々のデータワード間の同期
をとるための同期信号（Ｓ）を含む。次の８ビツトはメ
モリ内の記憶位置を示すアドレスワード（Ａｄｄ）であ
る。当該データブロックの一部を形成するデータワード
をメモリ、例えば、ＲＡＭに′書込む。メモリのアドレ
ッシングはデータブロックのアドレスワードにより決ま
る。８０個の次のビットは１０個の８ビツトワード（Ｗ
＋−Ｗｎ）を具えるが、これらの８ビツトワードはディ
ジタル化されたオーディオデータ及び誤り訂正データ又
はそのいずれか一方を含む。次の１６ビツト（ＧＷ）は
検査ビットを含むが、その内容はデータブロックが正し
く受取られたことに関する表示を与える。これらの検査
ビットは、例えば、巡回冗長検査（ＣＲＣ）又は他の誤
り検出符号により発生させられる。
第２図はディジタルオーディオＨ＠の受取り側のメモリ
の一例を示す。第２図中の番＠１〜１５７０の各々はＡ
フタラド即ち８ビットの群（１バイト）を表わし、従っ
て１個のデータワードを蓄えるためのメモリ内の位置を
表わず。従ってこのメモリは１５７Ｘ １０ワードの記
憶容量を有１゛る。受取られたワードはメモリに蓄えら
れるが、スターティングアドレスはデータブロックのそ
れらのデータワードが属していた部分を形成するアドレ
スである。
の一例を示す。第２図中の番＠１〜１５７０の各々はＡ
フタラド即ち８ビットの群（１バイト）を表わし、従っ
て１個のデータワードを蓄えるためのメモリ内の位置を
表わず。従ってこのメモリは１５７Ｘ １０ワードの記
憶容量を有１゛る。受取られたワードはメモリに蓄えら
れるが、スターティングアドレスはデータブロックのそ
れらのデータワードが属していた部分を形成するアドレ
スである。
メモリはまた検査ピッ１〜を蓄えるためのスペース（Ｃ
）をも具える。
）をも具える。
少なくとも１個のデータ１０ツクを受取った後、当該デ
ータブロックの一部を形成１゛るワードの信頼性を検査
する。これはそのデータブロックの一部を形成する検査
ピッ１−により行なわれる。例えば−盟知の巡回冗長検
査（ＣＲＣ）により、そのデータブロックの各８ビツト
ワードにつき、それが信頼できるか否かを判定する。こ
のバイト毎の信頼性の表示は、ワード毎に誤り訂正がで
きる誤り８］正アルゴリズムを用いる詩必要となる。
ータブロックの一部を形成１゛るワードの信頼性を検査
する。これはそのデータブロックの一部を形成する検査
ピッ１−により行なわれる。例えば−盟知の巡回冗長検
査（ＣＲＣ）により、そのデータブロックの各８ビツト
ワードにつき、それが信頼できるか否かを判定する。こ
のバイト毎の信頼性の表示は、ワード毎に誤り訂正がで
きる誤り８］正アルゴリズムを用いる詩必要となる。
本発明に係る装置では、一度び検査されたワードが信頼
できないと判明すると、普通ならば当該ワードが書込ま
れたであろうメモリアドレスに別の良く規定された８ビ
ツトワードを書込む。この別の良く規定された８ビツト
ワードは不信頼性標識として働き、双肩そのように称す
る。そしてこの不信頼性標識が信頼できないワードの代
替物として働く。原理的には不信頼性ｉｊＸ識として２
８通りの８ビツトデータワードの任意の一つを選択づ−
ることかできるが、例外ワードを選択すると好適である
。この例外ワードとはデータ流の中で極めて稀な、ない
し存在しないワードである。この理由については後述す
る。８ＩＩＩＩ１１ビデＡフＡ−マットに従うＰＣＭオ
ーディオで用いる場合は、この不信頼性標識として８ビ
ツトワードｒ １ｏｏｏｏｏｏｏ、４を選ぶとよい。こ
の理由はこの値がＤ／Ａ変換器（ディジタルオーディＡ
信号をアナログオーディオ信号に変換ツーるディジタル
−アナログ変換器）のフルスケール入力レンジに対応す
るからである。
できないと判明すると、普通ならば当該ワードが書込ま
れたであろうメモリアドレスに別の良く規定された８ビ
ツトワードを書込む。この別の良く規定された８ビツト
ワードは不信頼性標識として働き、双肩そのように称す
る。そしてこの不信頼性標識が信頼できないワードの代
替物として働く。原理的には不信頼性ｉｊＸ識として２
８通りの８ビツトデータワードの任意の一つを選択づ−
ることかできるが、例外ワードを選択すると好適である
。この例外ワードとはデータ流の中で極めて稀な、ない
し存在しないワードである。この理由については後述す
る。８ＩＩＩＩ１１ビデＡフＡ−マットに従うＰＣＭオ
ーディオで用いる場合は、この不信頼性標識として８ビ
ツトワードｒ １ｏｏｏｏｏｏｏ、４を選ぶとよい。こ
の理由はこの値がＤ／Ａ変換器（ディジタルオーディＡ
信号をアナログオーディオ信号に変換ツーるディジタル
−アナログ変換器）のフルスケール入力レンジに対応す
るからである。
しかし、この値はオーディ副データに稀にしか入れられ
ない。蓋し、このレンジを一歩でも越すどフリーラビン
グによる非常に厳しいひずみが生ずるからである。
ない。蓋し、このレンジを一歩でも越すどフリーラビン
グによる非常に厳しいひずみが生ずるからである。
第３図は信頼できないワードに変えて不信頼性標識を入
れる本発明に係る装置の一実施例を示す。
れる本発明に係る装置の一実施例を示す。
この装置は入力レジスタ１を具える。入力レジスタ１の
出力端子を、バス９を介して、選択ユニット３の第１の
入力端子Ａと、検査器６の入力端子とに接続する。選択
ユニット３の第２の入力端子Ｂはバスを介して不信頼性
標識を発生ずる発生器２の出力端子に接続する。選択ユ
ニットの出力端子をディジタルオーディオ装置の受取り
側にあるメモリ４、例えば、Ｒ，Ａ、Ｍに接続する。こ
の装置はデータ処理装置、例えば、マイクロプロセッサ
５により制御される。このマイクロプロセッサ５と検査
器６とはライン７を介して制御データを交換する。選択
ユニット３は一方では検査器６により制御され（この目
的で検査器６をライン１０を介して選択ユニット３に接
続づ−る）、他方ではマイクロプロセッサ５により制御
される（マイクロプロセッサ５をライン１２を介して選
択ユニツ１−３に接続する）。制御データは入力レジス
タ１とマイクロプロセッサ５とを結ぶライン８にのぜて
転送する。メモリ４とマイクロプロセッサ５とはデータ
とアドレスとをのゼて転送するシステムバス１１を介し
て通信する。
出力端子を、バス９を介して、選択ユニット３の第１の
入力端子Ａと、検査器６の入力端子とに接続する。選択
ユニット３の第２の入力端子Ｂはバスを介して不信頼性
標識を発生ずる発生器２の出力端子に接続する。選択ユ
ニットの出力端子をディジタルオーディオ装置の受取り
側にあるメモリ４、例えば、Ｒ，Ａ、Ｍに接続する。こ
の装置はデータ処理装置、例えば、マイクロプロセッサ
５により制御される。このマイクロプロセッサ５と検査
器６とはライン７を介して制御データを交換する。選択
ユニット３は一方では検査器６により制御され（この目
的で検査器６をライン１０を介して選択ユニット３に接
続づ−る）、他方ではマイクロプロセッサ５により制御
される（マイクロプロセッサ５をライン１２を介して選
択ユニツ１−３に接続する）。制御データは入力レジス
タ１とマイクロプロセッサ５とを結ぶライン８にのぜて
転送する。メモリ４とマイクロプロセッサ５とはデータ
とアドレスとをのゼて転送するシステムバス１１を介し
て通信する。
データ源（図示せず）、例えば、８ｍＩＩＩビデオテー
プに由来づるデータブロックが装置に与えられると、そ
のデータブ［１ツクは一時入カレジスタ１に蓄えられる
。そしてライン８を介してマイクロプロセッサ５がデー
タブロックが入力レジスタに蓄えられ終ったことを知ら
される。覆るとマイクロプロセッサ５が第１の制御信号
を発生し、この信号がライン７を介して検査器６に与え
られ、検査器６が活性化される。ＣＲＣで普通行なわれ
るように、検査器６は当該データブロックからの冗長部
を判定し、これをデータブロックの一部を形成する検査
ピッ１−からのｆ］加的冗長部と比較する。
プに由来づるデータブロックが装置に与えられると、そ
のデータブ［１ツクは一時入カレジスタ１に蓄えられる
。そしてライン８を介してマイクロプロセッサ５がデー
タブロックが入力レジスタに蓄えられ終ったことを知ら
される。覆るとマイクロプロセッサ５が第１の制御信号
を発生し、この信号がライン７を介して検査器６に与え
られ、検査器６が活性化される。ＣＲＣで普通行なわれ
るように、検査器６は当該データブロックからの冗長部
を判定し、これをデータブロックの一部を形成する検査
ピッ１−からのｆ］加的冗長部と比較する。
両方の冗長部が対応づ−る詩は、検証されたワードを信
頼できるワードとして表示し、さもない時は信頼できな
いワードとして表示する。
頼できるワードとして表示し、さもない時は信頼できな
いワードとして表示する。
検査器６が受取られたワードの信頼性を検査している時
及び入力レジスタからメモリ４にワードが書込まれない
時は、マイクロプロセッサ５により発生さけられ、ライ
ン１２を介しＣ選択ユニツ１〜に加えられる第２の制御
信号の制御の下に入力端子Ｂが選択ユニットの出力端子
に接続される。この結果、発生器２の出力端子がメモリ
のデータ入力端子に接続され、不信頼性標識がメモリ４
に書込まれる。この不信頼性標識は直前にデータワード
が書込まれた記憶位置双肩の最初のデータが存在しない
記憶位置に書込まれる。マイクロプロセッサは不信頼性
標識が書込まれ始めた瞬時にアドレスポインタが占めて
いる位四を記憶する。不信頼性標識の書込みはマイクロ
プロセッサがライン７を介して検査器が受取られたデー
タブロックに対する仕事を完了したことを告げられた時
中断される。こうなるとマイクロプロセッサにより発生
させられた第３の制御信号を介して選択ユニツＩ・の入
力端子Ｂが出力端子からはずされる。マイクロプロセッ
サはメモリ内のどのアドレスに不信頼性標識が書込まれ
たかを記憶し、アドレスポインタを存在するデータブロ
ックが一部を形成するアドレスにより表示されたような
アドレスにセットする。
及び入力レジスタからメモリ４にワードが書込まれない
時は、マイクロプロセッサ５により発生さけられ、ライ
ン１２を介しＣ選択ユニツ１〜に加えられる第２の制御
信号の制御の下に入力端子Ｂが選択ユニットの出力端子
に接続される。この結果、発生器２の出力端子がメモリ
のデータ入力端子に接続され、不信頼性標識がメモリ４
に書込まれる。この不信頼性標識は直前にデータワード
が書込まれた記憶位置双肩の最初のデータが存在しない
記憶位置に書込まれる。マイクロプロセッサは不信頼性
標識が書込まれ始めた瞬時にアドレスポインタが占めて
いる位四を記憶する。不信頼性標識の書込みはマイクロ
プロセッサがライン７を介して検査器が受取られたデー
タブロックに対する仕事を完了したことを告げられた時
中断される。こうなるとマイクロプロセッサにより発生
させられた第３の制御信号を介して選択ユニツＩ・の入
力端子Ｂが出力端子からはずされる。マイクロプロセッ
サはメモリ内のどのアドレスに不信頼性標識が書込まれ
たかを記憶し、アドレスポインタを存在するデータブロ
ックが一部を形成するアドレスにより表示されたような
アドレスにセットする。
検査器６はこのように受取られたデータブロックの一部
を形成するワードに対してそれらが信頼できるワードで
あるか信頼できないワードであるかを判定する。受取ら
れたデータブロックからのワードを書込む時は選択ユニ
ット３は検査器６により発生させられ、ライン１０を介
して選択ユニットに加えられる選択信号により制御され
る。ワードが信頼できる時、入力端子Ａが選択ユニット
の出力端子に接続される。この結果、当該の信頼できる
ワードはメモリの関連アドレスにより支持された記憶位
置に書込まれる。この記憶位置に前から存在り゛る不信
頼性標識はこの信頼できるワードにＪζり消去される。
を形成するワードに対してそれらが信頼できるワードで
あるか信頼できないワードであるかを判定する。受取ら
れたデータブロックからのワードを書込む時は選択ユニ
ット３は検査器６により発生させられ、ライン１０を介
して選択ユニットに加えられる選択信号により制御され
る。ワードが信頼できる時、入力端子Ａが選択ユニット
の出力端子に接続される。この結果、当該の信頼できる
ワードはメモリの関連アドレスにより支持された記憶位
置に書込まれる。この記憶位置に前から存在り゛る不信
頼性標識はこの信頼できるワードにＪζり消去される。
しかし、ワードが（８頼できない１１．５は検査器から
の選択信号の制御の下に選択ユニッ１〜の位置Ｃが選ば
れる。この位置ではワードがメモリにｈえられることは
ない。この結果、既に存在する不信頼性標識が、さもな
りれば信頼できないワードが書込まれたであろう記憶位
置にとどまり続りる。
の選択信号の制御の下に選択ユニッ１〜の位置Ｃが選ば
れる。この位置ではワードがメモリにｈえられることは
ない。この結果、既に存在する不信頼性標識が、さもな
りれば信頼できないワードが書込まれたであろう記憶位
置にとどまり続りる。
明らかに、予めメモリを不信頼性標識で充たηことをや
め、検査器が信頼できないワードを検出した時、検査器
が選択信号を発生し、選択ユニツ１−を位置Ｂにスイッ
チするようにすることができる。しかし、ａｌｌの方法
を用いる／ｊがＩｆよしい。
め、検査器が信頼できないワードを検出した時、検査器
が選択信号を発生し、選択ユニツ１−を位置Ｂにスイッ
チするようにすることができる。しかし、ａｌｌの方法
を用いる／ｊがＩｆよしい。
これはこの第１の方法によれば、例えば、アドレッシン
グがドロツブアラ１−シたり不正確な場合でも、不信頼
性標識が正しい記憶位置に書込まれた状態を続りるから
Ｃある。
グがドロツブアラ１−シたり不正確な場合でも、不信頼
性標識が正しい記憶位置に書込まれた状態を続りるから
Ｃある。
入来したデータブロック内にドロップアウトがあると仮
定覆る。これはデータワードが存在せず、従ってデータ
ワードがメモリに書込まれないことを意味づ−る。しか
し、前者の方法を用いればこの時も当該記憶位置に不信
頼性標識が存在する。
定覆る。これはデータワードが存在せず、従ってデータ
ワードがメモリに書込まれないことを意味づ−る。しか
し、前者の方法を用いればこの時も当該記憶位置に不信
頼性標識が存在する。
アドレスが間違っているど、テ゛−タワードが間違った
記憶位置に書込まれる。しかし、これらの間違った記憶
位置に書込まれたデータワードはデータ流からの後続づ
るデータワードで消去されるであろう。だが、前者の方
法を用いないと、さもなりればデータワードが書込まれ
たであろう記憶位置が空のままになる。これに対し、前
者の方法を用いれば、これらの記憶位置は不信頼性標識
で充たされる。
記憶位置に書込まれる。しかし、これらの間違った記憶
位置に書込まれたデータワードはデータ流からの後続づ
るデータワードで消去されるであろう。だが、前者の方
法を用いないと、さもなりればデータワードが書込まれ
たであろう記憶位置が空のままになる。これに対し、前
者の方法を用いれば、これらの記憶位置は不信頼性標識
で充たされる。
信頼でさないワードの代りに不信頼性標識を書込むよう
にづると、勿論、メモリ４に蓄えられているワードの読
出しも変ってくる。
にづると、勿論、メモリ４に蓄えられているワードの読
出しも変ってくる。
第４図は信頼できないワードの代りに不信頼性標識が書
込まれているメモリからデータワードを読出し、訂正す
る装置の一実施例を示したものである。メモリ４、発生
器２、マイクロプロヒッサ５及びバス１１は第３図に示
したものと同じ要素である。比較ユニット２０の第１の
入力端子をバス１１に接続し、第２の入力端子を不信頼
性標識の発生器２の出力端子に接続する。このバス１１
には他に、ｎＪ ｊＥ 器２１、補間器２２及びＤ／Ａ
（ディジタル−アナログ）変換器２４も接続する。
込まれているメモリからデータワードを読出し、訂正す
る装置の一実施例を示したものである。メモリ４、発生
器２、マイクロプロヒッサ５及びバス１１は第３図に示
したものと同じ要素である。比較ユニット２０の第１の
入力端子をバス１１に接続し、第２の入力端子を不信頼
性標識の発生器２の出力端子に接続する。このバス１１
には他に、ｎＪ ｊＥ 器２１、補間器２２及びＤ／Ａ
（ディジタル−アナログ）変換器２４も接続する。
メ七り４から読出された各ワードを比較ユニツｈ２０に
加え、発生器２により発生させられた不信頼性標識とＩ
Ｌ較りる。イの結果は２通りの可能性がある。
加え、発生器２により発生させられた不信頼性標識とＩ
Ｌ較りる。イの結果は２通りの可能性がある。
１）読出されたワードが不信頼性標識と同じでない場合
２）読出されたワードが不信頼性標識と同じである場合
以下にこれらの２通りの可能１ｑを別々にｊホＩ＼る。
１）メモリ４から読出されたワードが不信頼性標識と異
なる＋１７１よ、そのワードは信頼できる。この場合訂
正器２１は活性化されない。この信頼できるワードは修
ｉ［されない形態でメモリにとどまり続【）る。
なる＋１７１よ、そのワードは信頼できる。この場合訂
正器２１は活性化されない。この信頼できるワードは修
ｉ［されない形態でメモリにとどまり続【）る。
２）メモリ４から読出されたワードが不信頼性４票識と
同じである時は、書込み動作時に信頼できないワードを
不信頼性標識で買換える。これは訂正又は多分補間が必
要なことを意味づる。比較器２０は、読出され！、ワー
ドと不信頼性標識の対応を検出した時は、制御信号を発
生する。ぞしてこの制御信号がライン２３を介してｈＪ
正蒸器２１加えられる。
同じである時は、書込み動作時に信頼できないワードを
不信頼性標識で買換える。これは訂正又は多分補間が必
要なことを意味づる。比較器２０は、読出され！、ワー
ドと不信頼性標識の対応を検出した時は、制御信号を発
生する。ぞしてこの制御信号がライン２３を介してｈＪ
正蒸器２１加えられる。
この制御信号の制御の下に、訂正器２１は既知の態様で
、例えば、アルゴリズムを用いて、関連り゛る不信頼性
標識に対する信頼できるワードを作り、このイ３頼でき
るワードを不信頼性標識に代えてメモリに書込もうと試
みる。しかし、訂正器２１がこの訂正動作を順次に実行
できない場合は、不信頼性標識がメモリにとどまり続り
る。
、例えば、アルゴリズムを用いて、関連り゛る不信頼性
標識に対する信頼できるワードを作り、このイ３頼でき
るワードを不信頼性標識に代えてメモリに書込もうと試
みる。しかし、訂正器２１がこの訂正動作を順次に実行
できない場合は、不信頼性標識がメモリにとどまり続り
る。
メモリの記憶内容を取出し、蓄えられているデータワー
ドをＡ−−ディＡ信号に代える時は、その信頼でさ゛る
データワードをＤ／Ａ変換器２４によりアナログオーデ
、ｒオ信号に変換し、それを出力端子２６から送り出り
−。
ドをＡ−−ディＡ信号に代える時は、その信頼でさ゛る
データワードをＤ／Ａ変換器２４によりアナログオーデ
、ｒオ信号に変換し、それを出力端子２６から送り出り
−。
バス１１上のデータ流内に腐るいかなる不信頼性標識も
比較ユニツ１−２０により検出される。不信頼性標識を
検出しＩζ時は、比較ユニット２０が制御パルスを発生
し、この制御パルスがライン２５を介して補間器２２に
与えられる。補間器２２は、この制御パルスの制御の下
に、ＩＷ ９，１１の態様で信頼できないワードに対重
る置換ワードを補間する。この置換ＨＦｊはバス１１上
のデータ流内の不信頼性標識にとって代る。Ｄ／Ａ変換
器２４−は次にこの置換語をアナログオーディオ信号に
変Ｊ！ｉ［！−ｕる。
比較ユニツ１−２０により検出される。不信頼性標識を
検出しＩζ時は、比較ユニット２０が制御パルスを発生
し、この制御パルスがライン２５を介して補間器２２に
与えられる。補間器２２は、この制御パルスの制御の下
に、ＩＷ ９，１１の態様で信頼できないワードに対重
る置換ワードを補間する。この置換ＨＦｊはバス１１上
のデータ流内の不信頼性標識にとって代る。Ｄ／Ａ変換
器２４−は次にこの置換語をアナログオーディオ信号に
変Ｊ！ｉ［！−ｕる。
データ流にのれるにうなワードの形態をした不信頼１１
１標識を利用り−ることが装置によるア゛−夕２Ａ３の
処理に及ぼ？Ｉ影響を以下に述へる。２通りの場合に分
１）ることかできる。
１標識を利用り−ることが装置によるア゛−夕２Ａ３の
処理に及ぼ？Ｉ影響を以下に述へる。２通りの場合に分
１）ることかできる。
ａ）不信頼性標識としＣ用いられるワードがメモリにＪ
１込Ｊ、れるへさワードの流れ内に生じない場合。この
場合は不信頼性（票識が円込まれている凡ゆる記憶位置
で、不信頼性（り（識が信頼できないワードの置換語と
なる。続出し動作時に、信頼できないワードはム」正さ
れ、必要とあらば補間される。
１込Ｊ、れるへさワードの流れ内に生じない場合。この
場合は不信頼性（票識が円込まれている凡ゆる記憶位置
で、不信頼性（り（識が信頼できないワードの置換語と
なる。続出し動作時に、信頼できないワードはム」正さ
れ、必要とあらば補間される。
ｂ）不信゛頼性標識として用いられるワードがメモリに
ｐ（込まれるべき１ノードの流れ内にも生ずる場合。こ
の場合は、このワードが間違って信頼できないワードと
みなされる。しかし、訂正系の容量を越えなりれば、こ
のワードは自分自身にｌ正される。この結果、このａＪ
正はＡ−ディＡ（語号に聞こえるような影νＲを及ばＪ
ことは一切ない。しかし、訂正系の容Ｑｔ （この容■
は、例えば゛、１データブロック当り１ワードに達づる
）を越えても、この１ノードに対し補間処理が施され、
従ってＡ−ディＡ（ａ号への影響はほとんど聞こえない
。
ｐ（込まれるべき１ノードの流れ内にも生ずる場合。こ
の場合は、このワードが間違って信頼できないワードと
みなされる。しかし、訂正系の容量を越えなりれば、こ
のワードは自分自身にｌ正される。この結果、このａＪ
正はＡ−ディＡ（語号に聞こえるような影νＲを及ばＪ
ことは一切ない。しかし、訂正系の容Ｑｔ （この容■
は、例えば゛、１データブロック当り１ワードに達づる
）を越えても、この１ノードに対し補間処理が施され、
従ってＡ−ディＡ（ａ号への影響はほとんど聞こえない
。
データ流内に稀にしか起こらないワードを用い、上記（
ｂ）の場合がほとんど生じないにうにづるど好適である
。
ｂ）の場合がほとんど生じないにうにづるど好適である
。
メモリは外形が小さいものく例えば、ｌ」立の１１ Ｍ
６１１６ Ｌ Ｆ ｌ〕）にすると右利である。外形
が小さくノればメモリは少しのチップ面積しか占めない
。
６１１６ Ｌ Ｆ ｌ〕）にすると右利である。外形
が小さくノればメモリは少しのチップ面積しか占めない
。
別個にフラグビットメモリを用いないでづむことに加え
て、このように外形の小さなメモリを用いればチップの
表面積を余分にくわないですむ。
て、このように外形の小さなメモリを用いればチップの
表面積を余分にくわないですむ。
第１図は８１１１１＋ビテオフＡ−マットに従うＰＣＭ
オーディＡ装（社）内のデータブ［１ツクの一系を示Ｊ
説明図、 第２図はデータワードを蓄えるためのメ′［１）の−例
の説明図、 第３図は信頼できないガータ詔な不信頼性４票識で置換
える装置の一実施例のプロ・ツク図、第４図は不信頼性
標識で信頼できないデータワードを「ｌ換えであるメモ
リの続出し装置の−実り色例のブ【」ツク図である。 １・・・人力レジスタ ２・・・（不仏頼ＩＩロ？；ｉ識）発生器３・・・選択
ユニツ］−４・・・メーＥす５・・・マイクロブロレツ
１ノ（データ処理装置）６・・・検査器 ７・・・ライ
ン ８・・・ライン ９・・・バス １０・・・ライン １１・・・システムバス１２・・・
ライン ２０・・・比較ユニツ１−２１・・・訂正器
２２・・・補間器 ２３・・・ライン ２４・・・（）／Ａ変操器２５・・
・ライン ２６・・・出力端子特許出願人 エヌ・べ−
・フィリップス・フルーイランペンファブリケン 第１頁の続き ［相］発明者 ヨハス・ヨゼフ拳つイ ルヘルムスｅカルフス オランダ国５６２１ ベーアー アインドーフェン フ
ルーネヴアウツウエツハ１
オーディＡ装（社）内のデータブ［１ツクの一系を示Ｊ
説明図、 第２図はデータワードを蓄えるためのメ′［１）の−例
の説明図、 第３図は信頼できないガータ詔な不信頼性４票識で置換
える装置の一実施例のプロ・ツク図、第４図は不信頼性
標識で信頼できないデータワードを「ｌ換えであるメモ
リの続出し装置の−実り色例のブ【」ツク図である。 １・・・人力レジスタ ２・・・（不仏頼ＩＩロ？；ｉ識）発生器３・・・選択
ユニツ］−４・・・メーＥす５・・・マイクロブロレツ
１ノ（データ処理装置）６・・・検査器 ７・・・ライ
ン ８・・・ライン ９・・・バス １０・・・ライン １１・・・システムバス１２・・・
ライン ２０・・・比較ユニツ１−２１・・・訂正器
２２・・・補間器 ２３・・・ライン ２４・・・（）／Ａ変操器２５・・
・ライン ２６・・・出力端子特許出願人 エヌ・べ−
・フィリップス・フルーイランペンファブリケン 第１頁の続き ［相］発明者 ヨハス・ヨゼフ拳つイ ルヘルムスｅカルフス オランダ国５６２１ ベーアー アインドーフェン フ
ルーネヴアウツウエツハ１
Claims (1)
- 【特許請求の範囲】 １、データブロックに構成されているデータを受け取る
ための第１のデータ入力端子を具え、各データブロック
が少なくとも１個のデータワードと複数個の検査ビット
とを含み、上記第１のデータ入力端子を、検査ピッ１〜
の制御の下に、データブロックが信頼できるデータでて
ぎ°（°いるか否かを検査し、データワードが信頼でき
ないデータを含まない時は不信頼性信号を発生する検査
器の入力端子に接続し、またこの第１の入力端子をデー
タワードを蓄えるためのメモリに接続したデータ処理装
置において、データ処理装置が選択ユニットと不信頼性
標識を発生りる発生器とを具え、この選択ユニットの第
１の入力端子を第１のデータ入力端子に接続し、第２の
入力端子を発生器の出力端子に接続し、第３の入力端子
を検査器に接続して不信頼性信号を受取るようにし、上
記選択ユニットの出力端子をメモリに関連づ−る第２の
デ−タ入力端子に接続し、この選択ユニットが受取られ
た不信頼性信号の制御の下に前記第１の入力端子を閉塞
し、信頼できないデータを含むデータワードを第２の入
力端子に与えられた不信頼性標識で置換えるように構成
したことを特徴とするデータ処理装置。 ２、前記不信頼性標識のワード長をデータワードのワー
ド長と同じにしたことを特徴とする特許請求の範囲第１
項記載のデータ処理装置。 ３、不信頼性標識を例外的なワードとしたことを特徴と
する特許請求め範囲第２項記載のデータ処理装置。 ４．１個のデータワードを８ビツトで構成し、不信頼性
標識をデータワード１０００００００としたことを特徴
とする特許請求の範囲前記各項のいずれかに記載のデー
タ処理装置。 ５、パルス符号変調オーディオ装置の一部であることを
特徴とする特許請求の範囲前記各項のいずれかに記載の
データ処理装置。 ６、メモリを外装の小ざいタイプにしたことを特徴とす
る特許請求の範囲前記各項のいずれかに記載のデータ処
理装置。 ７、データ処理装置の一部を形成覆るメモリにデータワ
ードを由込む方法であって、 以下のスデップ、即ち： ａ）データワード及び検査どツ］へを受取ることと； １） ）検査ピッ１−の制御の下に、このデータワード
が信頼できるデータを含むのが又は信頼できないデータ
を含むのかを検査することと： Ｃ）データワードが信頼できるデータを含むことが検証
された後メモリのそのデータワードのために指定された
アドレスにデータワードを書込むことと を含むデータワード書込み方法において、データワード
が信頼できないデータを含むことが検証された時、この
信頼できないデータワードを不信頼性標識で＠換え、こ
の不信頼性標識をこのデータワードに割当てられている
アドレスに書込むことを特徴とするデータワード書込み
方法。 ８、置換ねる不信頼性標識のワード長を当該の信頼でき
ないワードのワード長と同じにしたことを特徴とする特
許請求の範囲第７項記載のデータワード書込み方法。 ９、不信頼性標識を書込んだ後に信頼できるデータワー
ドを書込み、この簡に各信頼できるデータワードが指定
されたアドレスに書込まれである不信頼性４ｇ識を消去
覆ることを特徴とする特許請求の範囲第７項又は第８項
に記載のデータワード書込み方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8303765A NL8303765A (nl) | 1983-11-02 | 1983-11-02 | Dataverwerkend systeem waarbij in het geheugen onbetrouwbare woorden zijn vervangen door een onbetrouwbaarheidsindicator. |
| NL8303765 | 1983-11-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60112149A true JPS60112149A (ja) | 1985-06-18 |
Family
ID=19842647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59226947A Pending JPS60112149A (ja) | 1983-11-02 | 1984-10-30 | データ処理装置及びデータワード書込み方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4641310A (ja) |
| EP (1) | EP0140456B1 (ja) |
| JP (1) | JPS60112149A (ja) |
| KR (1) | KR930001587B1 (ja) |
| CA (1) | CA1218747A (ja) |
| DE (1) | DE3471383D1 (ja) |
| NL (1) | NL8303765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224480A (ja) * | 1985-07-24 | 1987-02-02 | Pioneer Electronic Corp | ディジタルデータの再生方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247505A (en) * | 1985-04-17 | 1993-09-21 | Canon Kabushiki Kaisha | Information recording method for reciprocally recording and verifying information |
| JPS6246347A (ja) * | 1985-08-24 | 1987-02-28 | Hitachi Ltd | 情報処理装置のエラ−処理方式 |
| US4719627A (en) * | 1986-03-03 | 1988-01-12 | Unisys Corporation | Memory system employing a low DC power gate array for error correction |
| US4698812A (en) * | 1986-03-03 | 1987-10-06 | Unisys Corporation | Memory system employing a zero DC power gate array for error correction |
| US4817095A (en) * | 1987-05-15 | 1989-03-28 | Digital Equipment Corporation | Byte write error code method and apparatus |
| US5020081A (en) * | 1988-09-30 | 1991-05-28 | Data General Corporation | Communication link interface with different clock rate tolerance |
| US4910754A (en) * | 1988-09-30 | 1990-03-20 | Data General Corporation | Initialization and synchronization method for a two-way communication link |
| US5070502A (en) * | 1989-06-23 | 1991-12-03 | Digital Equipment Corporation | Defect tolerant set associative cache |
| JPH081755B2 (ja) * | 1989-06-26 | 1996-01-10 | 日本電気株式会社 | 置換アドレス判定回路 |
| US5065389A (en) * | 1989-08-24 | 1991-11-12 | U.S. Philips Corporation | Information recording and read device, information recording device, and record carrier obtained by means of one of the device |
| KR920005291B1 (ko) * | 1990-08-09 | 1992-06-29 | 삼성전자주식회사 | Cd-rom의 삭제 비트 저장방법 및 회로 |
| MY109399A (en) * | 1992-01-07 | 1997-01-31 | Koninklijke Philips Electronics Nv | Device for processing digital data, and digital video system comprising the device |
| EP0786772A3 (en) * | 1992-02-05 | 1997-10-22 | Sony Corp | Disc player and disc recorder |
| US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
| US20060077750A1 (en) * | 2004-10-07 | 2006-04-13 | Dell Products L.P. | System and method for error detection in a redundant memory system |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585619A (en) * | 1969-01-14 | 1971-06-15 | Mohawk Data Sciences Corp | Magnetic tape readout system with means to generate artificial signals |
| US3688261A (en) * | 1970-10-05 | 1972-08-29 | Litton Business Systems Inc | Logic processing system |
| US3768071A (en) * | 1972-01-24 | 1973-10-23 | Ibm | Compensation for defective storage positions |
| US3780271A (en) * | 1972-09-29 | 1973-12-18 | Sigma Systems | Error checking code and apparatus for an optical reader |
| US3836957A (en) * | 1973-06-26 | 1974-09-17 | Ibm | Data storage system with deferred error detection |
| US4037091A (en) * | 1976-04-05 | 1977-07-19 | Bell Telephone Laboratories, Incorporated | Error correction circuit utilizing multiple parity bits |
| US4072853A (en) * | 1976-09-29 | 1978-02-07 | Honeywell Information Systems Inc. | Apparatus and method for storing parity encoded data from a plurality of input/output sources |
| JPS5647908A (en) * | 1979-09-21 | 1981-04-30 | Nec Corp | Magnetic tape processor |
| JPS573209A (en) * | 1980-06-05 | 1982-01-08 | Nec Corp | Control system for magnetic tape device |
| JPS5735444A (en) * | 1980-08-12 | 1982-02-26 | Sony Corp | Pcm signal transmission method |
| US4434487A (en) * | 1981-10-05 | 1984-02-28 | Digital Equipment Corporation | Disk format for secondary storage system |
| JPS58139317A (ja) * | 1982-02-15 | 1983-08-18 | Sony Corp | メモリ装置 |
| US4458349A (en) * | 1982-06-16 | 1984-07-03 | International Business Machines Corporation | Method for storing data words in fault tolerant memory to recover uncorrectable errors |
-
1983
- 1983-11-02 NL NL8303765A patent/NL8303765A/nl not_active Application Discontinuation
-
1984
- 1984-10-30 JP JP59226947A patent/JPS60112149A/ja active Pending
- 1984-10-31 CA CA000466728A patent/CA1218747A/en not_active Expired
- 1984-10-31 EP EP84201565A patent/EP0140456B1/en not_active Expired
- 1984-10-31 DE DE8484201565T patent/DE3471383D1/de not_active Expired
- 1984-10-31 KR KR1019840006795A patent/KR930001587B1/ko active IP Right Grant
- 1984-10-31 US US06/666,710 patent/US4641310A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224480A (ja) * | 1985-07-24 | 1987-02-02 | Pioneer Electronic Corp | ディジタルデータの再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0140456A1 (en) | 1985-05-08 |
| US4641310A (en) | 1987-02-03 |
| KR930001587B1 (ko) | 1993-03-05 |
| CA1218747A (en) | 1987-03-03 |
| NL8303765A (nl) | 1985-06-03 |
| KR850003602A (ko) | 1985-06-20 |
| EP0140456B1 (en) | 1988-05-18 |
| DE3471383D1 (en) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182752A (en) | Method and apparatus for transferring data between a data bus and a data storage device | |
| JPS60112149A (ja) | データ処理装置及びデータワード書込み方法 | |
| US5757824A (en) | Code error correction apparatus | |
| JPS60204126A (ja) | 復号装置 | |
| JPH03157872A (ja) | Ｄａｔテープのデータ・グループを組み立てるための方法 | |
| JPS6187277A (ja) | Ｐｃｍ信号再生方法及び装置 | |
| WO2007066879A1 (en) | Method and device for correcting code data error | |
| JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
| JP2989669B2 (ja) | メモリを制御する方法およびデバイス | |
| US5781564A (en) | Method and apparatus for detecting and concealing data errors in stored digital data | |
| US5896397A (en) | Method and device for error protection of programmable memories | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JP3114177B2 (ja) | エラー訂正回路 | |
| JPH0434786B2 (ja) | ||
| JP2002032270A (ja) | 主記憶制御装置 | |
| JPH02202655A (ja) | 記憶装置 | |
| JPS58182762A (ja) | 誤り訂正方式 | |
| JPS6142304B2 (ja) | ||
| JPH0262982B2 (ja) | ||
| JPS6056022B2 (ja) | デ−タ転送装置の動作チエツク方式 | |
| JPS63141153A (ja) | 半導体外部記憶装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH01140256A (ja) | メモリパリティチェック方法 | |
| JPS59117000A (ja) | 記憶装置 | |
| JPH086871A (ja) | 障害検出システム |