JPS60109295A - 実装基板およびそれを用いた実装体 - Google Patents
実装基板およびそれを用いた実装体Info
- Publication number
- JPS60109295A JPS60109295A JP21632383A JP21632383A JPS60109295A JP S60109295 A JPS60109295 A JP S60109295A JP 21632383 A JP21632383 A JP 21632383A JP 21632383 A JP21632383 A JP 21632383A JP S60109295 A JPS60109295 A JP S60109295A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- lead
- recess
- board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、電子装置の配線基板への実装技術、さらにリ
ードによる面付実装に適用して特に有効な技術に関する
もので、たとえばフラ・ノトパッケージ型半導体装置の
実装に利用して有効な技術に関するものである。
ードによる面付実装に適用して特に有効な技術に関する
もので、たとえばフラ・ノトパッケージ型半導体装置の
実装に利用して有効な技術に関するものである。
[背景技術]
フラットパッケージ型半導体装置(以下、FPと略記す
る。)の配線基板への実装は、通富該基板面にほぼ水平
に取すイ1けられているFPのリード端子を半田等の接
着材を介して行われる。
る。)の配線基板への実装は、通富該基板面にほぼ水平
に取すイ1けられているFPのリード端子を半田等の接
着材を介して行われる。
半田を用いて実装した場合、配線基板の所定の位置に印
刷等で設けられた半田の上に、前記FPのリード端子を
載置し、軽く押さえ付けながら加熱して該半田を溶融す
ることにより行うことが考えられる。
刷等で設けられた半田の上に、前記FPのリード端子を
載置し、軽く押さえ付けながら加熱して該半田を溶融す
ることにより行うことが考えられる。
この場合、リード端子に僅かのソリがあっても、基板面
からリードが浮き上がる等で半田付けが不完全になり易
く、それを防止するため半田を厚くすると、加熱融着時
に半田が流出することにより、隣りの電極とのショート
が生じ易くなるという問題が考えられる。また、リード
端子が曲がっていると、リード端子と半田電極との位置
合わせが困難になり、さらにリード端子間でもショート
を生じ易くなる等の問題も考えられる。
からリードが浮き上がる等で半田付けが不完全になり易
く、それを防止するため半田を厚くすると、加熱融着時
に半田が流出することにより、隣りの電極とのショート
が生じ易くなるという問題が考えられる。また、リード
端子が曲がっていると、リード端子と半田電極との位置
合わせが困難になり、さらにリード端子間でもショート
を生じ易くなる等の問題も考えられる。
そして、半導体装置の高集積化の要請に伴うリード端子
の増加(以下、多ピン化と記す)および高密度実装の要
請に伴うパンケージの小型化によって、リード端子中お
よびリード端子間隔は一段と狭くなり、リード端子の強
度低下、実装用半田電極の狭小化および該電極の高密度
化等を招来することになる。
の増加(以下、多ピン化と記す)および高密度実装の要
請に伴うパンケージの小型化によって、リード端子中お
よびリード端子間隔は一段と狭くなり、リード端子の強
度低下、実装用半田電極の狭小化および該電極の高密度
化等を招来することになる。
それ故、前記のFP実装上の問題は、更に重大な問題と
なると同時に、実装作業の能率向上や実装作業の自動化
を図ることが困難になることが本発明者によって見い出
された。
なると同時に、実装作業の能率向上や実装作業の自動化
を図ることが困難になることが本発明者によって見い出
された。
[発明の目的]
本発明の目的は、リードを備えた面付実装用電子装置を
実装基板に実装するのに適用して有効な技術を提供する
ことにある。
実装基板に実装するのに適用して有効な技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、実装基板の所定の位置にリード形状に適合す
る形状の凹部を設け、該凹部にリードを嵌め込んで保持
することにより多ピン化の電子装置であっても、容易に
かつ確実に面付実装を達成するものである。
る形状の凹部を設け、該凹部にリードを嵌め込んで保持
することにより多ピン化の電子装置であっても、容易に
かつ確実に面付実装を達成するものである。
また、電子装置のリードの形状を実装基板に設けられた
凹部に適合する形状にすることにより、さらに容易かつ
確実に面付実装を達成するものである。
凹部に適合する形状にすることにより、さらに容易かつ
確実に面付実装を達成するものである。
[実施例1]
第1図は、本発明による実施例1である配線基板の概略
を、その部分斜視図で示したものである。
を、その部分斜視図で示したものである。
本実施例1の配線基板1は、ガラス布エポキシ樹脂積層
板2の所定の位置に、実装するFPのリードの本数、形
状および間隔等に応じて形成された凹部3を有し、該凹
部底面には基板面にプリント形成された銅からなるメタ
ライズ配線4が、延在してメタライズN4aが形成され
てなるものである。したがって、凹部3は電極をも兼ね
たものである。
板2の所定の位置に、実装するFPのリードの本数、形
状および間隔等に応じて形成された凹部3を有し、該凹
部底面には基板面にプリント形成された銅からなるメタ
ライズ配線4が、延在してメタライズN4aが形成され
てなるものである。したがって、凹部3は電極をも兼ね
たものである。
本実施例1の配線基板は、通常のガラス布エポキシ樹脂
積層板2を、予め、たとえばダイヤモンドカッター等で
切削するか、またはドライエ・ノチング等で食刻して、
所定形状の凹部を形成し、その後メタライズ配線4をプ
リント形成する際、同時に該凹部底面のメタライズ層4
aをも形成することにより容易に製造することができる
。
積層板2を、予め、たとえばダイヤモンドカッター等で
切削するか、またはドライエ・ノチング等で食刻して、
所定形状の凹部を形成し、その後メタライズ配線4をプ
リント形成する際、同時に該凹部底面のメタライズ層4
aをも形成することにより容易に製造することができる
。
[実施例2]
第2図は、本発明による実施例2である実装体を、その
概略断面図で示したものである。
概略断面図で示したものである。
本実施例2の実装体は、リード先端が一平面内にあり、
一度の半田付けで面付は実装によって実装されるべきフ
ラソトパッケージ型半導体装置(FP)5を前記実施例
1に示した配線基板lに実装してなるものであり、第2
図はその実装体を第1図のn−n線に相当する位置で切
断した場合の断面図で示したものである。
一度の半田付けで面付は実装によって実装されるべきフ
ラソトパッケージ型半導体装置(FP)5を前記実施例
1に示した配線基板lに実装してなるものであり、第2
図はその実装体を第1図のn−n線に相当する位置で切
断した場合の断面図で示したものである。
前記実装体は、一般のFPのリード6を配線基板の凹部
3に嵌め込み、その状態で加熱することによ′す、予め
塗布してあったペースト状半田7を溶融して固着し、該
FPとメタライズ配線4との電気的導通を図り、実装を
完了してなるものである。
3に嵌め込み、その状態で加熱することによ′す、予め
塗布してあったペースト状半田7を溶融して固着し、該
FPとメタライズ配線4との電気的導通を図り、実装を
完了してなるものである。
本実施例2においては、配線基板1のメタライズ配線4
の先端部に、該配線4が延在して形成されたメタライズ
層4aを有する凹部3が、その巾、深さおよび長さが実
装されているFPのリードを確実に収容し、かつ目的に
副う寸法で形成されている。それ故、FPを実装する際
、四部3は電極と同時にガイドとしての機能を有するた
め、半導体装置の多ピン化に伴い、リード中およびリー
ド間隔が狭くなっても確実に対応するメタライズ配線と
電気的導通をとることができるものである。
の先端部に、該配線4が延在して形成されたメタライズ
層4aを有する凹部3が、その巾、深さおよび長さが実
装されているFPのリードを確実に収容し、かつ目的に
副う寸法で形成されている。それ故、FPを実装する際
、四部3は電極と同時にガイドとしての機能を有するた
め、半導体装置の多ピン化に伴い、リード中およびリー
ド間隔が狭くなっても確実に対応するメタライズ配線と
電気的導通をとることができるものである。
また、電極が凹部3であるため、半田の十分な量を使用
しても隣接する電極とショートを生じさせることなく加
熱融着が可能であるため、リードにソリが生じていても
確実に導通をとることができる。
しても隣接する電極とショートを生じさせることなく加
熱融着が可能であるため、リードにソリが生じていても
確実に導通をとることができる。
さらに、電極が基板面より低く形成されているため、第
2図に示ずような、パッケージ裏面と基板面とが密着し
た薄型の実装体を形成することも可能である。
2図に示ずような、パッケージ裏面と基板面とが密着し
た薄型の実装体を形成することも可能である。
[実施例3]
第3図は、本発明による実施例3である実装体の概略を
、その部分断面図で示したものである。
、その部分断面図で示したものである。
本実施例3の実装体は、配線基板1に比較的小さい凹部
3を形成し、該凹部3にはFPのリード先端部6aをほ
ぼ垂直下方に折り曲げた部分を嵌め込み半田7で固定し
て形成されてなるもので、その他の概要は次記事項を除
き実施例1の実装体とほぼ同様である。
3を形成し、該凹部3にはFPのリード先端部6aをほ
ぼ垂直下方に折り曲げた部分を嵌め込み半田7で固定し
て形成されてなるもので、その他の概要は次記事項を除
き実施例1の実装体とほぼ同様である。
前記実装体は、小さい凹部3にリードの一部である先端
部6aのみを嵌め込んで形成されてなるものであるため
、半田7め量が少なくても確実な電気的導通をとること
ができる利点がある。
部6aのみを嵌め込んで形成されてなるものであるため
、半田7め量が少なくても確実な電気的導通をとること
ができる利点がある。
また、四部3はドリル等を用いて穴部を設けるだけで容
易に形成できる。
易に形成できる。
[実施例4]
第4図は、本発明による実施例4である実装体の概略を
、その部分断面図で示したものである。
、その部分断面図で示したものである。
本実施例4の実装体は、前記実施例1の実装体とほぼ同
様な構造からなりFPは前記実施例3と同一形状からな
るものであるが、配線基板1の凹部3を2段構造にし、
3aのガイド部と3bの電極部のように機能を分離した
ところに特徴があるものである。
様な構造からなりFPは前記実施例3と同一形状からな
るものであるが、配線基板1の凹部3を2段構造にし、
3aのガイド部と3bの電極部のように機能を分離した
ところに特徴があるものである。
したがって、本実施例4の実装体は、前記実施例2およ
び実施例3の両者の利点を兼備してなるものである。す
なわち、凹部3には3aのガイド部があるため、隣接す
るリードが非常に接近して形成されても確実にショート
を防止でき、同時に実装が容易に行え、さらに薄型に実
装することができる。加えて、電極部が小さい四部3b
で形成されているため、僅かの半田量でも、またリード
先端部6aが下方に折り曲げられているので、リードに
ソリが生じていても十分に電気的導通をとることができ
るものである。
び実施例3の両者の利点を兼備してなるものである。す
なわち、凹部3には3aのガイド部があるため、隣接す
るリードが非常に接近して形成されても確実にショート
を防止でき、同時に実装が容易に行え、さらに薄型に実
装することができる。加えて、電極部が小さい四部3b
で形成されているため、僅かの半田量でも、またリード
先端部6aが下方に折り曲げられているので、リードに
ソリが生じていても十分に電気的導通をとることができ
るものである。
[効果]
(1)0面付実装可能なリード付電子装置用実装基板の
所定位置に設けられている所定形状の凹部に該電子装置
のリードを嵌め込むことにより、該凹部をガイドとして
利用できるので、該リードにソリや曲がりがあっても確
実に位置合わせをすることができる。
所定位置に設けられている所定形状の凹部に該電子装置
のリードを嵌め込むことにより、該凹部をガイドとして
利用できるので、該リードにソリや曲がりがあっても確
実に位置合わせをすることができる。
(2)、実装基板上の配線端部に実装用電極として四部
を設りることにより、電子装置のリードの位置合わせが
容易にできる同時に該リードと半田とを十分に接触させ
ることができるので、該電子装置と配線との電気的導通
を確実にとることができる。
を設りることにより、電子装置のリードの位置合わせが
容易にできる同時に該リードと半田とを十分に接触させ
ることができるので、該電子装置と配線との電気的導通
を確実にとることができる。
(3)、多ビンの電子装置であっても、前記+11およ
び(2)により、正確にかつ確実に実装することができ
る。
び(2)により、正確にかつ確実に実装することができ
る。
(4)、基板]二に高密度で四部を設けても、前記(1
)および(2)により正確にかつ確実に電子装置を実装
できる基板を提供することができる。
)および(2)により正確にかつ確実に電子装置を実装
できる基板を提供することができる。
(5)、電子装置を基板に設LJた凹部にリードを嵌め
込んだ状態で実装することにより、電子装置を低く取り
付けることができるので、薄型の実装体を提供すること
ができる。
込んだ状態で実装することにより、電子装置を低く取り
付けることができるので、薄型の実装体を提供すること
ができる。
(6)、前記(3)〜(5)により、高集積度の半導体
装置を高密度に実装できる信頼性の高い薄型の実装体を
提供することができる。
装置を高密度に実装できる信頼性の高い薄型の実装体を
提供することができる。
(7)、凹部をガイド部とこれより1段低くかつ小さく
形成した電極部との2段に形成し、該凹部に先端部が下
方に折り曲げられたリードを有する電子装置を実装する
ことにより、ガイド部で位置決めを正確に行い、電極部
ではリード先端部を僅かの半田量で確実に固着し、電気
的導通を可能にするので信頼性の高い実装体を製造する
ことができる。
形成した電極部との2段に形成し、該凹部に先端部が下
方に折り曲げられたリードを有する電子装置を実装する
ことにより、ガイド部で位置決めを正確に行い、電極部
ではリード先端部を僅かの半田量で確実に固着し、電気
的導通を可能にするので信頼性の高い実装体を製造する
ことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、配線基板の材料はガラス布エポキシ樹脂積層
板に限るものでなく、またメタライズ配線も銅に限定す
るものでなく、同様の性質を備えた種々のものに置き換
えることができることば言うまでもない。リードの取り
付けは半田で行った例を示したが、これに限らず、他の
ろう祠でa−7でもよい。
板に限るものでなく、またメタライズ配線も銅に限定す
るものでなく、同様の性質を備えた種々のものに置き換
えることができることば言うまでもない。リードの取り
付けは半田で行った例を示したが、これに限らず、他の
ろう祠でa−7でもよい。
配線基板に設けた凹部の形状は実施例のものに限るもの
でなく、実装する電子装置のリード形状等の必要に応じ
て任意の形状にすることができることは言うまでもない
。
でなく、実装する電子装置のリード形状等の必要に応じ
て任意の形状にすることができることは言うまでもない
。
また、前記四部形成方法も実装例に記載したものに限る
ものでなく、前記積層板を製造する際にプレス成型にて
形成してもよく、その他如何なる方法をも用いることが
できることは言うまでもない。
ものでなく、前記積層板を製造する際にプレス成型にて
形成してもよく、その他如何なる方法をも用いることが
できることは言うまでもない。
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるフラットパ
ッケージ型半導体装置に適用した場合について説明した
が、それに限定されるものではなく、たとえば、リード
により面イ1実装を行うことができる電子装置であれば
、如何なるものにも適用できる技術である。
をその背景となった利用分野であるいわゆるフラットパ
ッケージ型半導体装置に適用した場合について説明した
が、それに限定されるものではなく、たとえば、リード
により面イ1実装を行うことができる電子装置であれば
、如何なるものにも適用できる技術である。
第1図は、本発明による実施例1である配線基板 概略
を示す部分斜視図、 第2図は、本発明による実施例2である実装体の概略を
示す部分断面図、 第3図は、本発明による実施例3である実装体の概略を
示す部分断面図、 第4図は、本発明による実施例4である実装体の概略を
示す部分断面図である。 l・・・配線基板、2・・・ガラス布エポキシ樹脂積層
板、3.3a、3b・・・凹部、4・・・メタライズ配
線、4a・・・メクライズ層、5・・・フラットパッケ
ージ型半導体装置、6・・・リード、6a・・・先端部
、7・・・半田。
を示す部分斜視図、 第2図は、本発明による実施例2である実装体の概略を
示す部分断面図、 第3図は、本発明による実施例3である実装体の概略を
示す部分断面図、 第4図は、本発明による実施例4である実装体の概略を
示す部分断面図である。 l・・・配線基板、2・・・ガラス布エポキシ樹脂積層
板、3.3a、3b・・・凹部、4・・・メタライズ配
線、4a・・・メクライズ層、5・・・フラットパッケ
ージ型半導体装置、6・・・リード、6a・・・先端部
、7・・・半田。
Claims (1)
- 【特許請求の範囲】 1、所定の位置に実装用の凹部を設けてなる実装基板。 2、凹部がメタライズ配線の先端部に形成された電極で
あることを特徴とする特許請求の範囲第1項記載の実装
基板。 3、面イ1実装可能なリード付電子装置が、該り−ドロ
111子を実装基板の所定の位置に設けられた実装用の
四部に嵌め込んだ状態で取り付けられて形成されCなる
実装体。 4、リード端子の先端部が実装基板面に対し、はぼ垂直
下方に折り曲げられていることを特徴とする特許請求の
範囲第3項記載の実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21632383A JPS60109295A (ja) | 1983-11-18 | 1983-11-18 | 実装基板およびそれを用いた実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21632383A JPS60109295A (ja) | 1983-11-18 | 1983-11-18 | 実装基板およびそれを用いた実装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60109295A true JPS60109295A (ja) | 1985-06-14 |
Family
ID=16686724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21632383A Pending JPS60109295A (ja) | 1983-11-18 | 1983-11-18 | 実装基板およびそれを用いた実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60109295A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61160992A (ja) * | 1985-01-09 | 1986-07-21 | 松下電器産業株式会社 | 印刷配線基板 |
JPS62112178U (ja) * | 1985-12-28 | 1987-07-17 | ||
JPH02113594A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | フラット型電子部品の実装方法 |
JP2008066411A (ja) * | 2006-09-05 | 2008-03-21 | Denso Corp | 電子部品の実装構造 |
KR20200024650A (ko) * | 2018-08-28 | 2020-03-09 | 주식회사 엘지화학 | 인쇄회로기판 어셈블리 및 그것을 제조하는 제조방법 |
-
1983
- 1983-11-18 JP JP21632383A patent/JPS60109295A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61160992A (ja) * | 1985-01-09 | 1986-07-21 | 松下電器産業株式会社 | 印刷配線基板 |
JPS62112178U (ja) * | 1985-12-28 | 1987-07-17 | ||
JPH02113594A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | フラット型電子部品の実装方法 |
JP2008066411A (ja) * | 2006-09-05 | 2008-03-21 | Denso Corp | 電子部品の実装構造 |
KR20200024650A (ko) * | 2018-08-28 | 2020-03-09 | 주식회사 엘지화학 | 인쇄회로기판 어셈블리 및 그것을 제조하는 제조방법 |
CN111247877A (zh) * | 2018-08-28 | 2020-06-05 | 株式会社Lg化学 | Pcb组件及其制造方法 |
JP2020535649A (ja) * | 2018-08-28 | 2020-12-03 | エルジー・ケム・リミテッド | 印刷回路基板アセンブリー及びその製造方法 |
US11503721B2 (en) | 2018-08-28 | 2022-11-15 | Lg Energy Solution, Ltd. | PCB assembly and manufacturing method thereof |
CN111247877B (zh) * | 2018-08-28 | 2023-04-14 | 株式会社Lg新能源 | Pcb组件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3972062A (en) | Mounting assemblies for a plurality of transistor integrated circuit chips | |
US5783865A (en) | Wiring substrate and semiconductor device | |
US4951124A (en) | Semiconductor device | |
JPS6231836B2 (ja) | ||
JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
KR0132714B1 (ko) | 반도체 장치 | |
JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
JPH0473297B2 (ja) | ||
WO1996036071A2 (en) | Method of manufacturing a semiconductor device suitable for surface mounting | |
JPS5947747A (ja) | 半導体装置 | |
JPS6143857B2 (ja) | ||
JPS61102089A (ja) | フラツトパツケ−ジicの実装構造 | |
JPS6175553A (ja) | 電子部品 | |
JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
JPH01232753A (ja) | 半導体装置 | |
JPH01120856A (ja) | リードフレーム | |
KR960002091B1 (ko) | 반도체 패키지 | |
KR900003885Y1 (ko) | 집적회로용 패키지 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JP2536568B2 (ja) | リ―ドフレ―ム | |
JPS60201692A (ja) | 配線回路装置 | |
JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
JPS6143458A (ja) | 電子部品 | |
JPH07307545A (ja) | 表面実装型の電子部品搭載用基板、及びクリップリードフレーム |