JPS60105972A

JPS60105972A - アナログ信号測定装置

Info

Publication number: JPS60105972A
Application number: JP58213289A
Authority: JP
Inventors: Kensuke Kobayashi; 謙介小林; Yasuo Tazo; 康夫田雑
Original assignee: Iwatsu Electric Co Ltd; Nippon Telegraph and Telephone Corp; Iwasaki Tsushinki KK
Current assignee: Iwatsu Electric Co Ltd; Nippon Telegraph and Telephone Corp; Iwasaki Tsushinki KK
Priority date: 1983-11-15
Filing date: 1983-11-15
Publication date: 1985-06-11
Also published as: JPH0452900B2; US4638185A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はアナログ信号測定装置に係υ、特にサンプリン
グゲートの遷移確率をコントセール信号で確定させるこ
とができるアナログ信号測定装置に関するものである。

〔従来技術〕

ジョセフソン素子は、従来の半導体素子に比べ高速スイ
ッチングと低雑音の優れた特性を持つ。

ぞして、この特性を活かし、高速信号、特にジョセフソ
ン素子自体のスイッチング特ａｔ−ジョセフソン素子で
構成したサンプラーでサンプリングすることが盛んに研
究されている。

このサンプリング技術の代表的な文献としては、■　Ｓ
、Ｍ　Ｆａｒｉｓ　；　Ａｐｐｌ　、Ｐｈｙｓ、Ｌｅｔ
ｔ、　３６（１２）　、　ＰＰ１００５〜１００７　、
１９８０■　Ｄ、Ｂ、Ｔｕｃｋｅｒｍａｎ　；　Ａｐｐ
ｌ、Ｐｈｙｓ、Ｌｅｔｔ。

３６（１２）　、　ＰＰ１００８〜１０１０　、１９８
０■　Ｃ，Ｈａｍｉｌｔｏｎ　：　Ｕ、Ｓ、Ｐａｔｅｎ
ｔ、　Ｎｏ。

４．２４５，１６９．　Ｊａｎ、１３．１９８１を挙げ
ることができる。

このジョセフソン素子で構成されたサンプリングゲート
を第１図に、この第１図のジョセフノンサンプリングゲ
ートを用いた従来のアナログイｄ−号測定装置の一例を
第２図にそれぞれ示し、サンプリング原理を説明する。

まず、第１図に示すサンプリングゲートは、′ナンプリ
ングパルスエｐと被測定信号１ｕおよびバイアス電流Ｉ
Ｍを入力する磁忽結合線を持ち、各々加算された電流値
が素子電流Ｉｂで定められるゲートのしきい値電流工。

を越えると出ノＪ　１’”（電圧状態；出力数ｍＶ）　
となシ、しきい値組流Ｉｃ以下のときは出力″０”（超
伝導状態；出力ＯｍＶ）　となる。なお、ｏＵＴｌはサ
ンプラー出カが得られる出力端子である。

つぎに、第２図に示すアナログ信号測定装置内の信号発
生回路ＳＧＣはサンプリングゲート回路５ＰＧＣの出力
状態に応じてバイアス（り１１還）電流Ｉ、の値を僅か
に変化させる。そして、バイアス電流ＩＭの変化方向を
、サンプリングゲート８Ｇの出力が°′１”のときは、
その出力が“０”となる方向に定め、また、サンプリン
グゲートＳＧの出力が０°′のときにはその出力が１″
と力る方向に定め、サンプリング動作を繰返すと、バイ
アス電流ＩＭは下記（１）式を満足する値に収束する。

Ｉｕ十Ｉｐ　＋ＩＭ　＋Ｉｃ　・・拳・・（１）そして
、サンプリングパルスＩｐおよびゲートのしきい値組流
■。を一定とすれば、被測定信号Ｉ、はバイアス電流Ｉ
Ｍの収束値、すなわち、信号発生回路１３ＧＣの出力値
を測定するととで得ることができる。なお、サンプリン
グパルスＩｐを入力させる時刻を、被測定信号波形Ｉｕ
（ｔ）に対し順次遅延させれば被測定信号波形Ｉｎ（ｔ
）の各々異なった時刻の瞬時値をサンプリングすること
ができる。とれは、通常のサンプリング手法と同様であ
る。

この第２図において、ＳＰＧはサンプリングパルスＩ、
を発生するサンプリングパルス発生器、Ｓ↑はこのサン
プリングパルス発生器ＳＰＧと信号発生回路ＳＧＣを駆
動するトリガ信号である。そして、前記サンプリングゲ
ート回路５ＰＧＣは被ｄ１１］定信号Ｉｕのアｆｒｙグ
信号を入力する端子とバイアス電流ＩＮを帰還信号とし
て入力する端子を含む複数の入力端子を持ちこれら各入
力端子に加えられた信号値の総和が予め定められた所定
のしきい値を越えると出力レベルが低レベルがＣ）　高
レベルあるいは高レベルから低レベルに反転する比較手
段を栂成し、また、信号発生回路ｓＧｃはこの一リンブ
リングゲート回路５ＰＧＣの出力端子に接続されトリガ
信号ｓＴの印加時にそのサンプリングゲート回路５ＰＧ
Ｃの出力レベルを反転させる方向に出力信号の値を予め
定められた所定量だけ変化させて上記サンプリングゲー
ト回路５ＰＧＣの入力端子に帰還信号としてバイアス（
帰還）電流ＩＭを出力する積分手段を構成している。Ｒ
ＯＣは読出しコマンド信号ＲＣ８に基いて信号発生回路
ＳＧＣの出力を読出す読出し回路で、この読出し回路Ｒ
ＯＣは上記積分手段の信号発生回路ＳＧＣの出力信号が
収束したときの値を被測定信号１ｕの値に対応した値と
して出力する読み出し手段を構成している。

しかしながら、このような従来のアナログ信号測定装置
においては、信号発生回路ＳＧＣの出力からサンプリン
グゲート回路５ＰＧＣに帰還信号として供給されるバイ
アス（帰還）電流ＩＭが収束したときのサンプリングゲ
ートが１′′およびｏ“を出力する確率（以下、これを
遷移確率と呼称するをほぼＩＡに設定するだけで、この
遷移確率を正確に、かつ任意に設定することは行なわれ
ていない。

例えば、前述したＣ　、Ｈａｍｉ　ｌ　ｔｏｎのサンプ
リング装置は、サンプリングゲートの出力が′Ｏ”から
ＩＩ　Ｉ　ＩＩに反転したところでバイアス電流ＩＭを
読み出しておシ、このバイアス電流ＩＭの収束時の遷移
確率は考慮されていない。

また、Ｄ、Ｂ　、Ｔｕｃｋｅｒｍａｎの発表したサンプ
リング装置は遷移確率を１／２に設定しているが、実際
にいに設定するには、バイアス電流ＩＭが収束したとき
のサンプリングゲート出力をモニターし、”１”状態の
出力回数がサンプリング回数の１Ａとなるようレファレ
ンス電圧を調整する必要がある。

また、このサンプリング装置はサンプリング周期。

素子電流Ｉｂのパルス幅、素子電流１１）に対するサン
プリングパルスＩｐの遅延時間、ゲート出力などの何れ
かの条件が変化すれば、遷移確率が変化するサンプリン
グ装置でおシ、遷移確率を正確に、かつ任意に設定する
ことは不可能である。

そして、このＴｕｃｋｅｒｍａｎ　のサンプリング装置
における遷移確率の不確定性をとシ除き、前述した条件
が変化しても遷移確率が固定できる汎用のジョセフノン
サンプリング装置の実現法が、田雑、他”ジョセフノン
サンプリング技術と応用″電子学会誌ＥＤ８３−６３．
Ｐ４９の文献に発表されている。

しかるに、この文献に述べられたジョセフノンサンプリ
ング装置は、Ｔｕｃｋｅｒｍａｎのサンプリング装置の
欠点を改良し前述した条件が変化しても、遷移確率（上
記文献上では５０係）が変化しないことを目的としたも
ので、遷移確率を正確にかつ任意に設定する目的のもの
ではない。

〔発明の目的および構成〕

本発明は以上の点に鑑み、このような問題を鋳決すると
ともにかかる欠点を除去すべくなされたもので、その目
的は簡単な回路構成によってサンプリングゲートの遷移
確率を任意にかつ正確に設定することができ、また、被
測定信号のジッタ分布を測定することができ、さらに、
複数信号量平均スキューと信号間の最少時間差および最
大時間差を簡単に測定することができるアナログ信号測
定装置を提供することにある。

このような目的を達成するため、本発明はバイアス電流
が収束したときのサンプリングゲートの遷移確率が、積
分器の出力変化の増加量および減少量で定められること
に着目し、積分手段の出力変化量の増加量と減少量の比
を制御信号（コントロール信号）により変化させるよう
にしたものである。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

まず、実施例を説明する前に、本発明の理解を容易にす
るため遷移確率がサンプリング装置に持つ意義から説明
する。

ジョセフノンサンプリング装置は前述したように、超高
速でスイッチするパルス波形の測定を目′　的としたも
のであるが、Ｑ？Ｋｓパルス波形のト２ンジフショ／時
間と複数のパルス波形間の時間差測定を重要な測定項目
としであげることができる。

ぞして、サンプリング回−１・の遷：ｕ確率が影響を与
えるのは、サンプリングパルスＩｐ　（第１図。

第２図参照）に対しジッタを持つパルス間の時間差測定
を行った場合である。

被測定信号波形とジッタの分布を第３図に示し説明する
と、（ａ）はジッタを含む被測定信号を示したものであ
シ、（ｂ）はジッタを含まないときの被測定信号、（Ｃ
）はジッタの確率密度分Ｘ６　ｐ　（ｔ）を示したもの
である。そして、論を簡単にするためジッタは、−１く
ｔく１の範囲で１＝０に関して対称にＩＬ−ｆｒ：ｌ　
シ＋ｈ　、１ｕｌｌζ’２　、（Ｆｘニジｌ−）　、Ｆ
　５−ソ　１ｒｔＳｕ　Ｄ　し４−ｈ）　電１５フ　１
憧で直線的に変化しているものとする。

以上の条件のもとにｔ＝ｔｏにおけるｙの分布Ｑ（ｙ）
を調べる。

そして、第３図（ａ）に示したｙｏおよびｔｏの関係よ
、！１ｌｌｔ＝ｔｏ　で’Ｉｏ　Ｏ値をとるのは被測定
信号ｙ＝Ｉｕ（ｔ）がｔ＝７ｏｔｏ（（イ）点参照）で
立上シを開始したときであるから、下記（２）式が成立
つ。

Ｑ　（ｙｏ　）　−Ｐ　（ｙｏ−ｔｏ）　−−−−−（
２）ただし、０＜ｙｏ＜１１　１＜ｙｏ　ｔｏ＜１であ
る。

そして、第３図（ｃ）の（ロ）に示す確率密度分布Ｐ（
ｔ）はｆζＰ（ｔ）ｄ　ｔ　”−”　ＩＰ（ｔ）”　Ｐ（、−ｔ　）で表わされる。

第４図は振幅値とジッタ分布の関係を示す説明図で、前
述の（２）式の関係を示すものである。

５前述したサンプリングゲートの素子電流■ｂを調整し
、Ｉ（＝Ｉｐ　とすれば、バイアス電流ＩＭの収束値は
（１）式よシＩＭ＝　Ｉｕ　となる。

しかし、ｔ”ｔｏ　における被測定（＝号Ｉｕの値は（
２）式に示される確率分布をもつので、いま、バイアス
電流ＩＭの収束値−Ｖｏ−ではサンプリングゲートが”
１”の状態をとる確率がα（第４図ハツチング部分α参
照）でちるとすれば下記（３）式が成立つ。

α−Ｊ”＋ｔ０Ｑ（ｙ）ｄｙ−Ｊ’　Ｐ（１）ｄｔ・・
・・・（３）ｙｏ　ｙｏ−ｔ。

ここで、Ｆ（ｔ）＝ｆ　Ｐ（ｔ）ｄｔ　とすれば、確率
分布Ｐ（ｔ）は前述したようにｖ−１くｔく１の範囲の
偶関数であるから、Ｆ（１）＝　Ｆ　（−ｔ）　＝　１／２　、Ｆ（。）＝
０が成立する。これより、下記（４）式が得られる。

Ｆ（ｙｏ　ｔｏ）＝’／′２”＝Ｆ（ｋ）　’　”””
（４）なお、第４図において、ハツチング部分のＦＱｃ
）は上記（４）式のＦ（ｋ）に対応する。そして、（ハ
）点はＶｏ　ｔｏを示す。

この（４）式よりｓる一定の遷移確率αが得られるまで
バイアス電流ＩＭを収束させたときの測定結果Ｖｏ　の
軌跡は）’ｏ＝ｔｏ＋ｋ　となシ、被測定信号波形（Ｉ
ｕ（ｔ））と測定結果（ｙｏ）の関係を示す第５図に示
すように、被測定信号波形Ｉｕ（ｔ）と同じ立上シをも
つ測定結果が得られることになる。

なお、この第５図において、に）はα＝０．（ホ）はｙ
＝ｔｏ十に’＋（へ）はα＝　１／２　、（））はα−
１をそれぞれ示す。

ここで、遷移確率αをα−１／２とすれば、上記（４）
式とＦ（０）−〇より７ｏ＝ｔｏとなり、被測定信号波
形Ｉ　ｕ　（ｔ）と測定結果ｙｏは一致する。また、遷
移確率αをα＝０とすれば、ＦＯ’ｏ−ｔｏ戸１／２＝
Ｆ（りよりｙｏ＝ｔｏ＋１＋　α＝１とすれば、Ｆ（ｙ
ｏ−ｔｏ）　＝　１／２　＝　Ｆ（→よりｙｏ＝ｔｏ　
１にそれぞれなり、ジッタを含んだ被測定信号Ｉｕの包
絡線となる。以上の関係を第５図に示す。

つぎに、ジッタと時間位置移動量にとの関係について説
明すると、第４図における１＝０を基準としたジッタの
累積分布関数Ｒ（ｔ）は下記（５）式で表わされる。

Ｒ（ｔ）　＝　Ｒ（−ｔ）　＝　２　、ｆ　ｐ（ｔ）ａ
ｔ　・・１１１１　＠　（５）すなわち、Ｒ（ｔ）は被
測定信号波形■ｕ（ｔ）の立上がシ部が持つジッタの零
・ピーク間の累積分布関数である。

一方、測定された測定結果ｙｏ　の立上がシ部の時間は
前記（４）式においてｙｏ＝Ｑ　とおくことにより、 −ｔ。

＝、Ｉ　Ｐ（ｔ）ｄｔ　＝　Ｆ（ト）で表わされ、これよシ下記（６）式が導き出される。

・・・・・（６）ただし、０くα＜１／２この（６）式から下記のことが結論づけられる。

すなわち遷移確率αで測定したときの波形立上り部は、
ジッタの中心１＝０からｋだけ前方に移動する。また、
被測定信号Ｉｕの持つジッタの零・ピーク間の累積分布
はｔ＝−ｋにおいて１−２αとなる。

以上のことより遷移確率αは、ジッタを持つ信号測定に
対し非常に重要なパラメータとなることがわかる。

さて、本発明によるアナログ信号測定装置は、サンプリ
ングゲートの遷移確率を任意に設定でき、かつ設定値を
確定させることによシ、前述したジッタの存在による測
定波形の時間位置移動量からジッタの累積分布情報が得
られるサンプリング装置である。

つぎに、遷移確率αの設定方法について説明する。

いま、サンプリングゲート°が゛０″レベルを出力した
ときに積分器の出力電流がステップアップする量をΔＩ
Ｏとし、サンプリングゲートが１１１１ルべルを出力し
たときに積分器の出カ電疏がステップダウンする量をΔ
１．とする。また、前記（１）式におけるサンプリング
パルスＩｐはＩｐ＝Ｉｃ（ゲ　）のしきい値電流）に調
整されているものとする。

そして、被測定信号ＩｕをＩｕ＞Ｏｒバイアス電流ＩＭ
をＩ　Ｍ＝０と仮定し、サンプリングが行なわれると：
、Ｉｃ　Ｉｐ　Ｉｕ　ＩＭ＜０がらサンプリングゲート
は”１°ルベルを出力し、工Ｍ−一Δ１．となる。この
サンプリング動作を連続させ、ｌ１１１１＜ＩＩＭＩ　
となると、Ｉ（１！　ＩＰ　ＩｕＩＭ＞Ｏとカシ、サン
プリングゲートは＋＋　０　＋ｔレベルを出力する。そ
の結果、積分器はその出力をΔＩｏだけステップアップ
させる。このゲート出力が反転してから適当な回数のサ
ンプリングを続杓すると、バイアス電流ＩＭの変化Ｖｒ
：　＃紮はΔ１ｏとΔ１１のステップ量の犬なる方の清
白におさまシ、バイアス電流ＩＮ（は収束状態となる。

この状態から更にサンプリング動作をＮ回行ない、サン
プリングゲートが“′１“′状態を出力した回数を８里
とし、サンプリングゲートが″ｏｌ＋状態を出力した回
数をＮＯとすると、そのときのＩＭＮＯ値はＮ＝Ｑのと
きのＩＭｏに対し、Ｌ’Ｎ−ΔＩｏＸＮ。

−ΔＩ　（Ｘ　Ｎ１＋ＩＭＯと彦る。

一方、ＩＭＮとＬ＋（１は既に収束しているバイアス電
流値であるから１ΔＩｏＸＮｏ−ΔｌｌＸＮ１　ｌ　＝　ｌ　ＩＭＮ−
ＩＭＯｌ−ΔＩが成立する。ただし、ΔＩはΔ工０とΔ
■！の大なるとなる。

しかるに、バイアス電流ＩＭが収束状態にある下記（７
）式が成立する。

この（７）式よりサンプリングの逐移確率は積分器の出
力増加および減衰量を定めることで確定することができ
る。

第６図は本発明に用いる積分器の実施例を示すブロック
図で、ジッタの県債分布を直読できる積分器の一例を示
すものである。

図においてＯＡ＋　、ＯＡ２・・・・・ＯＡ５は演狼−
増１１Ｑａ器、ｖＲは電源中Ｅと電源−Ｅとの間に接Ｕ
［、された可変抵抗器、Ｒ１＋　Ｒ２Φ・す・・Ｒ８は
抵抗で、この抵抗Ｒ１〜Ｒ６は圧密に合わされた１ｔη
じ値の抵抗であシ、また、抵抗Ｒ７＋　Ｒ６も圧密に合
わされた同じ値の抵抗である。ＦＥＴＩはＮ型の電界効
果トランジスタ、Ｆ　ＥＴ２１”！’、　Ｐ型の電界効
果トランジスタ、ＧＴＣはゲート回路で、このゲート回
路Ｇ１’Ｃはサンプリングゲート出力が印加される入カ
鼎シ了ＳＴからのサンプリングゲート出力が１″でかっ
トリガ信号が印加される入力端子ＴＴがらのトリガ信号
の入力期間中たり端子ａ　［＋１１にスイッチし、１だ
、入力端子ＳＴからのサンプリング動作　ト出カが０゛
′でかつ入力端子ＴＴからのトリ２フイａぢの入力期間
中だけ端子す側にス・１ツチするように４１′＆成され
ている。

Ｃはゲート回路ＧＴＣの端子Ｃに接続された積分にヤノ
く・ン４　ＶＴｌ’ｌｒト＞　ｔ７）ｉＦ）／＄−ｈＪ
ｒ　Ｊｓｙｌａｎ　４）−曾〆ＩＣｌ電圧を入力しこの
端子電圧を電流に変換する電圧−電流変換器、ｎＴはバ
イアス電流ＩＭの出力端子、ＭＴはモニタ出力端子でち
る。

そして、演３９．増幅器ＯＡＩの正相端子（→は可変抵
抗器ＶＲの摺動片に接続され、逆相端子（−）はモニタ
出力端子ＭＴに接続され、出力端子は逆相端子（−）に
接続されている。演算増幅器ＯＡ２の正相端子（＠−）
は接地され、逆相端子（−）は抵抗Ｒ１を介して、入力
電圧Ｅ−Ｖが印加される端子に接続され、出力端子は抵
抗Ｒ２を介して逆相端子（−）に接続されると共に、抵
抗Ｒ３を介して演算増幅器ＯＡ１の出力端子に接続され
ている。演算増幅器ＯＡ３の正相端子（＋）は演算増幅
器ＯＡｚの出力端子に接続され、演算増幅器ＯＡ、の逆
相端子（−）は抵抗Ｒ７を介して正電源端子−１−Ｖに
接続されている。演算増幅器ＯＡ４の正相端子（１）は
接地され、逆相端子（−）は抵抗Ｒ５を介して、入力電
圧Ｖ−Ｅが印加される端子に接続されると共に抵抗Ｒ４
を介して演算増幅器ＯＡ、の出力端に接続され、演算増
幅器ＯＡ４の出力肯工糾址片ｐ６＋介ｌ−イ諦州備半（
−）ｆ培拌六ｈ−イいる。演算増幅器ＯＡ、の正相端子
（＋）は演算増幅器ＯＡ　４の出力端子に接続され、演
算増幅器ＯＡ、の逆相端子（−）は抵抗Ｒ８を介して負
電源端子＝■に接続されている。

そして、Ｎ型の電界効果トランジスタＦＥＴ、のソース
は抵抗Ｒ７を介して正電源端子十Ｖに接続され、ドレイ
ンはゲート回路ＧＴＣの端子ａに接続され、ゲートは演
算増幅器０Ａ３０出カ端子に接続されている。ｔた、Ｐ
型の電界効果トランジスタＦＥＴ２のドレインはゲート
回路ＣＴＣの端子すに接続され、ソースは抵抗Ｒ８を介
して負電源端子−■に接続され、ゲートは演算増幅器ｏ
Ａ５の出力端子に接続されている。

そして、この第６図の実施例に示す積分器は、前段の比
較手段のバイアス電流ＩＭの収束時の”１”レベルと″
０″レベルを出力する比を制御信号（コントロール信号
）によυ変化させるように栴成されている。

つぎにこの第６図に示す実施例の動作を説明すまず、可
変抵抗椙ＶＲを調整することによシ、増幅度１の演算増
幅器ＯＡＩを通してモニタ出力端子ＭＴにＪＥの電圧を
得る。このＪＥの電圧は演算増幅器ＯＡ２の逆相端子（
−）にも入力し、もう一つの入力電圧Ｅ−Ｖと加算され
て演算増幅器ＯＡ２の出力端子に■−Ｎ！】−ＪＥの電
圧となって表われる。

そして、この箱、圧Ｖ−Ｅ−ΔＥは演算増幅器ＯＡ３お
よび電界効果トランジスタＦ　ＥＴ、を通して抵抗Ｒ７
と電界効果トランジスタＦＥＴ、のソースの交点に表わ
れるので、いま、抵抗Ｒ７の値を１Ωとすれば、電界効
果トランジスタＦＥＴＩはそのドレインよシ、Ｉ＋＝Ｖ−（Ｖ−Ｅ−ＪＥ）　＝Ｅ＋ΔＥの電流を出力
する。

また、演算増幅器ＯＡ４　ｒ　Ｑｓ　および電界効果ト
ランジスタＦＥ’ｌ’２についても同様で、この電界効
果トランジスタＦＥＴ２はそのドレインよシ、Ｉ−＝（
−Ｖ十Ｅ−ｊＥ）−（、−Ｖ）＝Ｅ−ＡＦＪの電流を出
力する。

つぎに、このようにして得られた上記電流■十および電
流ｌ−はそれぞれゲート回路ＧＴＣにより、ゲート内の
スイッチが各々の出力状態を選択すると、その選択出力
Ｆｉ債外分キャパシタに流入し、電流Ｉ十は電圧を増加
させ、電流Ｉ−は電圧を減少させる。そして、この積分
キャパシタＣの端子電圧は電圧−電流変換器ＶＩＣにょ
シミ流に変換され、サンプリングゲート回路（第１図の
５ＰＧＣ参照）に帰還信号としてバイアス電流ＩＭが出
力される。

このように、トリガイ九号が加えられる度にサンプリン
グゲートの出力レベルを反転させる方向に出力信号の値
を定められた所定の量だけ弯化させて上記サンプリング
ゲート回路の入力端子にバイアス電流ＩＭを帰還信号と
して出力する。

以上の説明から明らかなように、電流ステップΔＩｏは
電流Ｉ十に比例し、−流ステップΔＩ＋ｌ＜よ電流Ｉ−
に比例するので、 Δ工◎二に＠（Ｅ＋ΔＥ）、ΔＩ、＝に・（Ｅ−ＪＥ）
となる。そして、これらの値を前記（７）式に代入し、
得られたαを前記（６）式に代入すると、を得る。

これよシ、ΔＥ＝Ｏに対する波形の時間位置移動量ｋを
サンプリング装置の表示装置（図示せず）から読むこと
によシジツタの時間位置移動＃にのＪＥ値に対する累積分布−を直ちにめることかできる。

第７図はジッタ測定を説明するための波形図で、（ａ）
　、　（ｂ）は従来のダイオードゲートによるサンプリ
ング装置を用いたジッタ測定の例を示したものであシ、
（Ｃ）は本発明による微弱信号のジッタ測定の例を示し
たものでちる。なお、（ｂ）は微弱信号の例を示す。

そして、従来のジッタ測定は、第７図（ａ）に示すよう
に、波形立−しり部の適尚なレベルにＩｌ、７ｉＷのラ
ンドウを設け、この範囲に入るサンプリング値の発生回
数を名サンプリング時刻毎に累計し、ジン夕方布をめて
いた。しかし、４６号が高速かつ微弱になると装置自体
のもつノイズＮのため、第７図に示すように、波形の立
上シ部にのみウィントラＷを設定することができなくな
シ、ジッタ測定が不可能であった。

これに対して、本発明は、縦方向および時間軸方向の平
均化が被測定信号の立上シ部をなまらずことなく行なう
ことができ、遷移確率αを変化させて第７図（ｃ）に示
すよう外波形を得ることができる。なお、この遷移確率
αを変化することにより生じた縦方向への波形の移動は
バイアス電流ＩＭにオフセット電流ＯＣを重畳させてキ
ャンセルすることができる。なおこの第７図（ｃ）にお
いて、０）はα−１，（ｉ力はα−１／２．（ヌ）はα
−０を示す。

また、以上の説明では詳述しなかったが、本発明による
アナログ信号測定装置のシステムノイズよシ大きなノイ
ズが振幅方向に重畳された被測定信号を測定する際には
、ジッタの測定と同様の原理によシその振幅方向の波形
移動量とサンプリングゲートの遷移確率からノイズの累
Ｕｊ分布をめることかできる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば従来の
装置に比して次のような多くの有効な特長をもつもので
ある。

すなわち、甘ず第１にジッタによる波形位置変化をおこ
さず、波形間の正確な遅延時間差測定を実現するために
必要な、サンプリングゲートの遷移確率を丁に設定する
ことが簡単かつ正確に行なえる。第２に、被測定信号の
ジッタ分布を測定することができる。第３に、上記第１
および第２の効果をあわせることによシ、従来のジョセ
７ノンサンプリング装置では不可能であった複数信号間
の平均スキューと信号間の最小時間差および最大時間差
を簡単に測定することができ、論理回路のタイミング設
定に関し重要な情報を得ることができる等、種々の特−
同を有する。

このように、本発明によれば、従来のこの種の装置に比
して多大の効果がアシ、サンプリングゲートの遷移確率
をコントロール信号で確定させる第３図（ａ）ｙ＝ｌｕ（＋１（イ）（ｂ）（Ｃ）第４図Ｐ（１）第５図ＩＬＩ（＋）０

Claims

【特許請求の範囲】

アナログ信号を入力する端子と帰還信号を入力する端子
を含む複数の入力端子を持ちとれら各入力端子に加えら
れた信号値の総和が予め定められた所定のしきい値を越
えると出力レベルが低レベルカラ高レベルあるいは高レ
ベルカラ低しヘルニ反転する比較手段と、この比較手段
の出力端子に接続されトリガ信号の印加時に前記比較手
段の出力レベルを反転させる方向に出力信号の値を予め
定められた所定量だけ変化させて前記比較手段の入力端
子に前記帰還信号として出力する積分手段と、この積分
手段の出力信号が収束したときの値を前記アナログ信号
の値に対応した値として出力する読み出し手段とを備え
てなるアナログ信号測定装置において、前記積分手段の
出力変化量の増加量と減少量の比を制御信号により変化
させるよう構成したことを特徴とするアナログ信号測定
装置。