JPS60105223A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60105223A JPS60105223A JP21351083A JP21351083A JPS60105223A JP S60105223 A JPS60105223 A JP S60105223A JP 21351083 A JP21351083 A JP 21351083A JP 21351083 A JP21351083 A JP 21351083A JP S60105223 A JPS60105223 A JP S60105223A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- type
- layer
- impurity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000605 extraction Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000003685 thermal hair damage Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に、半導体層
に比較的拡散深度の深い不純物領域を形成する場合に適
した不純物の拡散方法に係る。
に比較的拡散深度の深い不純物領域を形成する場合に適
した不純物の拡散方法に係る。
ＩＣ？ＬＳＩ等の半導体装置の製造には、所定の導電型
を有する半導体層中に該半導体層に対して逆導電型の不
純物領域を形成する工程が多数含まれている。この工程
は半導体層の所定領域にＮ型不純物あるいはＰ型不純物
を選択的に拡散して行われ、不純物拡散の具体的な方法
としては、例えば前田和夫著「最新ＬＳＩプロセス技術
」第１５７頁に図示されている様な種々の方法が知られ
ている。その中の幾つかを挙げれば、不純物ガスを半導
体層表面から直接熱拡散する方法（直接拡１ＩＩｌり、
拡散源として不純物ドープしたガラス層または多結晶シ
リコン層を半導体層表面にデイポジイッ１〜して熱拡散
Ｊる方法（２ステツプ拡散または固相−固相拡散）、不
純物をイオン注入した後に熱アニールする方法（イオン
注入法）等である。
を有する半導体層中に該半導体層に対して逆導電型の不
純物領域を形成する工程が多数含まれている。この工程
は半導体層の所定領域にＮ型不純物あるいはＰ型不純物
を選択的に拡散して行われ、不純物拡散の具体的な方法
としては、例えば前田和夫著「最新ＬＳＩプロセス技術
」第１５７頁に図示されている様な種々の方法が知られ
ている。その中の幾つかを挙げれば、不純物ガスを半導
体層表面から直接熱拡散する方法（直接拡１ＩＩｌり、
拡散源として不純物ドープしたガラス層または多結晶シ
リコン層を半導体層表面にデイポジイッ１〜して熱拡散
Ｊる方法（２ステツプ拡散または固相−固相拡散）、不
純物をイオン注入した後に熱アニールする方法（イオン
注入法）等である。
この内、イオン注入法による不純物拡散をバイポーラ型
半導体装置に於けるアイソレーション拡散領域およびコ
レクタ取出し領域の形成に適用した例につき、第１図（
Ａ）〜（Ｃ）を参照して説明する。
半導体装置に於けるアイソレーション拡散領域およびコ
レクタ取出し領域の形成に適用した例につき、第１図（
Ａ）〜（Ｃ）を参照して説明する。
（Ｉ）まず、Ｐ型シリコン基板１表面の所定領域に選択
的にＮ＋＋埋込層２を形成した後、全面に厚さ１０μの
Ｎ型エピタキシャル層３を成長させる。続いて、該エピ
タキシャル層３の表面を覆うシリコン酸化膜４を形成し
、このシリコン酸化膜４にアイソレーション拡散領域用
およびコレクタ取出し領域用のイオン注入口（口径１．
５μ）を形成する。次いで、コレクタ取出し領域用のイ
オン注入口から燐等のＮ型不純物をイオン注入すること
により深さ０．５μのＮ＋型領領域５形成した後、更に
アイソレーション拡散用のイオン注入口からボロン等の
Ｐ型不純物を選択的にイオン注入するく第１図（Ａ）図
示）。
的にＮ＋＋埋込層２を形成した後、全面に厚さ１０μの
Ｎ型エピタキシャル層３を成長させる。続いて、該エピ
タキシャル層３の表面を覆うシリコン酸化膜４を形成し
、このシリコン酸化膜４にアイソレーション拡散領域用
およびコレクタ取出し領域用のイオン注入口（口径１．
５μ）を形成する。次いで、コレクタ取出し領域用のイ
オン注入口から燐等のＮ型不純物をイオン注入すること
により深さ０．５μのＮ＋型領領域５形成した後、更に
アイソレーション拡散用のイオン注入口からボロン等の
Ｐ型不純物を選択的にイオン注入するく第１図（Ａ）図
示）。
次いで、イオン注入されたＰ型不純物に対して熱アニー
ルを施すことにより、Ｐ＋型層７が形成される（第１図
（Ｂ）図示）。
ルを施すことにより、Ｐ＋型層７が形成される（第１図
（Ｂ）図示）。
（Ｉ）その後、バイポーラプロセスの常法に従ってベー
ス拡散、エミッタ拡散等の諸工程を行なうことによりバ
イポーラ型半導体装置を製造する。
ス拡散、エミッタ拡散等の諸工程を行なうことによりバ
イポーラ型半導体装置を製造する。
こうして最終的に得られたバイポラ型半導体装置の中で
は、前記Ｎ＋型層５およびＰ＋型層６が各工程での熱処
理により再拡散される結果、第１図（Ｃ）に示す様にＮ
＋型型埋領領域２達するＮ＋型のコレクタ取出し領域５
′およびＰ型基板１に達するＰ＋型のアイソレーション
拡散層６′が形成されることになる。
は、前記Ｎ＋型層５およびＰ＋型層６が各工程での熱処
理により再拡散される結果、第１図（Ｃ）に示す様にＮ
＋型型埋領領域２達するＮ＋型のコレクタ取出し領域５
′およびＰ型基板１に達するＰ＋型のアイソレーション
拡散層６′が形成されることになる。
半導体層内に於ける不純物の拡散は一般的に等方性であ
る。そして、半導体装置の製造に用いられている上記従
来の不純物拡散法は何れも平坦な半導体層表面から不純
物を基板内部に拡散するものであるから、第１図（Ｃ）
に示した様に、形成される不純物領域は必然的に深さ方
向および横方向共に等しい拡散長で形成される。
る。そして、半導体装置の製造に用いられている上記従
来の不純物拡散法は何れも平坦な半導体層表面から不純
物を基板内部に拡散するものであるから、第１図（Ｃ）
に示した様に、形成される不純物領域は必然的に深さ方
向および横方向共に等しい拡散長で形成される。
これに対して、一般的に、半導体装置を製造する際の不
純物拡散に要求されるのは半導体層の深さ方向の拡散で
あり、横方向の拡散は出来るだけ小さい方が望ましい。
純物拡散に要求されるのは半導体層の深さ方向の拡散で
あり、横方向の拡散は出来るだけ小さい方が望ましい。
この要請は素子の微細化ないしチップサイズの縮小の為
に必要とされるもので、横方向の拡散長が大きくなると
当該不純物領域が占める半導体層表面の面積が増大し、
素子およびチップサイズの増大を招くからである。特に
、アイソレーション拡散層等の様に深い拡散深度で不純
物領域を形成する際には、上記の要請もそれだけ大きく
なる。
に必要とされるもので、横方向の拡散長が大きくなると
当該不純物領域が占める半導体層表面の面積が増大し、
素子およびチップサイズの増大を招くからである。特に
、アイソレーション拡散層等の様に深い拡散深度で不純
物領域を形成する際には、上記の要請もそれだけ大きく
なる。
然し乍ら、上述した様に従来の不純物拡散法では等方向
な不純物拡散しか出来ない為、深い拡散領域を必要とす
るものでは素子およびチップサイズの縮小を図る上で大
きな障害になるという問題があった。因みに、第１図（
Ａ）〜（Ｃ）の従来の製造方法の場合、同図（Ｃ）に示
す様に拡散深度１０μの不純物領域５−．６′の幅は平
均２２゜５μどなり、エミッタおよびベース領域として
２０μを確保し、コレクタ取出し領域５′とアイソレー
ション拡散層６′との間の距離を４μとり−ると、全体
の素子幅としては９１．５μを必要とすることになる。
な不純物拡散しか出来ない為、深い拡散領域を必要とす
るものでは素子およびチップサイズの縮小を図る上で大
きな障害になるという問題があった。因みに、第１図（
Ａ）〜（Ｃ）の従来の製造方法の場合、同図（Ｃ）に示
す様に拡散深度１０μの不純物領域５−．６′の幅は平
均２２゜５μどなり、エミッタおよびベース領域として
２０μを確保し、コレクタ取出し領域５′とアイソレー
ション拡散層６′との間の距離を４μとり−ると、全体
の素子幅としては９１．５μを必要とすることになる。
また、従来の製造方法では拡散深度の大きい不純物領域
を形成する為に長時間の熱処理を必要とし、半導体層に
加わる熱損傷もそれだけ大きくなるという問題があった
。
を形成する為に長時間の熱処理を必要とし、半導体層に
加わる熱損傷もそれだけ大きくなるという問題があった
。
本発明は上記事情に鑑みて為されたもので、不純物領域
の形成に際し、深さ方向の拡散長に対して横方向の拡散
長を抑制することを可能とづることにより素子およびチ
ップサイズの縮小を可能とし、且つ拡散に要する熱処理
時間を短縮して半導体層の熱損傷を軽減することが出来
る半導体装置の製造方法を提供するのものである。
の形成に際し、深さ方向の拡散長に対して横方向の拡散
長を抑制することを可能とづることにより素子およびチ
ップサイズの縮小を可能とし、且つ拡散に要する熱処理
時間を短縮して半導体層の熱損傷を軽減することが出来
る半導体装置の製造方法を提供するのものである。
本発明による半導体装置の製造方法は、第１導電型の半
導体層表面に異方性エツチングを施して断面Ｖ字状の溝
を形成し、該溝のテーパ面から前記半導体層内に第２導
電型不純物を浅くドープした後、更に該第２導電型不純
物を熱拡散することにより所定の拡散深さを有する第２
導電型不純物領域を形成する工程を具備した事を特徴と
するものである。
導体層表面に異方性エツチングを施して断面Ｖ字状の溝
を形成し、該溝のテーパ面から前記半導体層内に第２導
電型不純物を浅くドープした後、更に該第２導電型不純
物を熱拡散することにより所定の拡散深さを有する第２
導電型不純物領域を形成する工程を具備した事を特徴と
するものである。
第２図（Ａ）（Ｂ）を参照して本発明の詳細な説明する
と、先ず不純物領域を形成しようとする半導体層１０の
表面に選択的に異方性エツチングを施すことにより、所
定領域に断面Ｖ字状の溝１１を形成する（第２図（Ａ）
図示）。その際、半導体層１１がシリコン層の場合には
ＫＯＨ溶液をエツチング液として異方性エツチングを行
なうことが出来る。次いで、前記溝１１のテーパ面から
所定の不純物を浅く拡散することにより、該テーパ面に
沿った断面Ｖ字状の不純物層１２を形成した後、これを
熱拡散することにより所定の拡散深度を有する不純物領
域１３を形成する（第２図（Ｂ）図示）。
と、先ず不純物領域を形成しようとする半導体層１０の
表面に選択的に異方性エツチングを施すことにより、所
定領域に断面Ｖ字状の溝１１を形成する（第２図（Ａ）
図示）。その際、半導体層１１がシリコン層の場合には
ＫＯＨ溶液をエツチング液として異方性エツチングを行
なうことが出来る。次いで、前記溝１１のテーパ面から
所定の不純物を浅く拡散することにより、該テーパ面に
沿った断面Ｖ字状の不純物層１２を形成した後、これを
熱拡散することにより所定の拡散深度を有する不純物領
域１３を形成する（第２図（Ｂ）図示）。
上記の様にして形成された不純物領域１３は、熱拡散す
る前の拡散源１２が既に溝１１の深さだけ半導体層１０
の表面から内部に入り込んでいる為、その分だけ縦方向
に長く形成される。もしＶ字状の溝１１を形成せず、従
来と同じ拡散方法を用いて同じ拡散深度の不純物領域を
形成したとすると、図中破線で示す様に横方向に大きく
広がった不純物領域１４が形成されることになる。これ
は同じ拡散深度を得る場合に、本発明では従来よりも短
い熱処理時間で済むことをも意味している。
る前の拡散源１２が既に溝１１の深さだけ半導体層１０
の表面から内部に入り込んでいる為、その分だけ縦方向
に長く形成される。もしＶ字状の溝１１を形成せず、従
来と同じ拡散方法を用いて同じ拡散深度の不純物領域を
形成したとすると、図中破線で示す様に横方向に大きく
広がった不純物領域１４が形成されることになる。これ
は同じ拡散深度を得る場合に、本発明では従来よりも短
い熱処理時間で済むことをも意味している。
従って、半導体層１０が被る熱損傷を著しく軽減づ゛る
ことができる。
ことができる。
以下、第３図（Ａ）（Ｂ）を参照し、本発明を第１図（
Ａ）〜（Ｃ）に示したと同様のバイポーラ型半導体装置
の製造方法に適用した一実施例を説明する。
Ａ）〜（Ｃ）に示したと同様のバイポーラ型半導体装置
の製造方法に適用した一実施例を説明する。
（Ｉ）第１図（Ａ）で説明した従来の製造方法の場合と
同様に、先ずＰ型シリコン基板１１の所定領域に選択的
にＮ＋型型埋領領域１２形成しｌこ後、全面に厚さ１０
μのＮ型エピタキシャルシリコン層１３を成長させる（
表面の面方位は（１００））。続いて、該エピタキシャ
ル層″１３の表面を覆うシリコン酸化膜１４を形成し、
このシリコン酸化膜１４にアイソレーション拡散用およ
びコレクタ取出し領域用のイオン注入口（口径１．５μ
）を形成する。そして、このイオン注入口から露出され
ているエピタキシャルシリコン層１３の表面に対してＫ
Ｏ＋−（による異方性エツチングを行ない、壁面の面
方位（１１１）、壁面のテーパ角度７０°、深さ２μの
断面Ｖ字状を有する溝１５を形成する。次いで、コレク
タ取出し領域用のイオン注入口から前記Ｖ字状の溝に燐
等のＮ型不純物をイオン注入し、更に熱アニールを行な
って拡散深度０．５μの浅いＶ字状のＮ１型層１６を形
成する。また、アイソレーション拡散用のイオン注入口
からはボロン等のＰ型不純物を前記Ｖ字溝１５に深さ０
．５μでイオン注入する（第２図（Ａ＞図示）。
同様に、先ずＰ型シリコン基板１１の所定領域に選択的
にＮ＋型型埋領領域１２形成しｌこ後、全面に厚さ１０
μのＮ型エピタキシャルシリコン層１３を成長させる（
表面の面方位は（１００））。続いて、該エピタキシャ
ル層″１３の表面を覆うシリコン酸化膜１４を形成し、
このシリコン酸化膜１４にアイソレーション拡散用およ
びコレクタ取出し領域用のイオン注入口（口径１．５μ
）を形成する。そして、このイオン注入口から露出され
ているエピタキシャルシリコン層１３の表面に対してＫ
Ｏ＋−（による異方性エツチングを行ない、壁面の面
方位（１１１）、壁面のテーパ角度７０°、深さ２μの
断面Ｖ字状を有する溝１５を形成する。次いで、コレク
タ取出し領域用のイオン注入口から前記Ｖ字状の溝に燐
等のＮ型不純物をイオン注入し、更に熱アニールを行な
って拡散深度０．５μの浅いＶ字状のＮ１型層１６を形
成する。また、アイソレーション拡散用のイオン注入口
からはボロン等のＰ型不純物を前記Ｖ字溝１５に深さ０
．５μでイオン注入する（第２図（Ａ＞図示）。
（ＩＩ）その後は従来の製造方法と同様に、バイポーラ
プロセスの常法に従ってベース拡散、エミッタ拡散等の
諸工程を行なうことによりバイポーラ型半導体装置が得
られる。その場合、最終的に得られたバイポーラ型半導
体装置の中では、前記Ｖ字状溝１５にイオン注入された
Ｎ型不純物およびＰ型不純物が各工程での熱処理により
再拡散される結果、第３図（Ｂ）に示す様にＮ＋型型埋
領領域１２達するＮ＋型のコレクタ取出し領域１７およ
びＰ型基板１に達するＰ＋型のアイソレーション拡散層
１７が形成されることになる。
プロセスの常法に従ってベース拡散、エミッタ拡散等の
諸工程を行なうことによりバイポーラ型半導体装置が得
られる。その場合、最終的に得られたバイポーラ型半導
体装置の中では、前記Ｖ字状溝１５にイオン注入された
Ｎ型不純物およびＰ型不純物が各工程での熱処理により
再拡散される結果、第３図（Ｂ）に示す様にＮ＋型型埋
領領域１２達するＮ＋型のコレクタ取出し領域１７およ
びＰ型基板１に達するＰ＋型のアイソレーション拡散層
１７が形成されることになる。
上記実施例において、Ｎ＋＋コレクタ取出し領域１７お
よびＰ＋型アイソレーション拡散層１８を拡散深さが１
０μになる様に形成したとき、これら不純物領域１７．
１８の幅は図に示した様に１８．５μであった。この結
果、従来通りにエミッタおよびベース領域を２０μ、コ
レクタ取出し領域１７とアイソレーション拡散層１８と
の間の距離を４μとした場合にも、全体の素子幅は７９
゜５μと大幅に縮小することが出来た。
よびＰ＋型アイソレーション拡散層１８を拡散深さが１
０μになる様に形成したとき、これら不純物領域１７．
１８の幅は図に示した様に１８．５μであった。この結
果、従来通りにエミッタおよびベース領域を２０μ、コ
レクタ取出し領域１７とアイソレーション拡散層１８と
の間の距離を４μとした場合にも、全体の素子幅は７９
゜５μと大幅に縮小することが出来た。
なお、本発明はバイポーラ型半導体装置だけでなく総て
の半導体装置の製造に適用できるものである。
の半導体装置の製造に適用できるものである。
以上詳述した様に、本発明の半導体装置の製造方法によ
れば、不純物領域の形成に際し、深さ方向の拡散長に対
して横方向の拡散長を抑制することを可能とすることに
より素子およびチップサイスの縮小を可能とし、且つ拡
散に要する熱処理時間を短縮して半導体層の熱損傷を軽
減することが出来る等、顕著な効果が得られるものであ
る。
れば、不純物領域の形成に際し、深さ方向の拡散長に対
して横方向の拡散長を抑制することを可能とすることに
より素子およびチップサイスの縮小を可能とし、且つ拡
散に要する熱処理時間を短縮して半導体層の熱損傷を軽
減することが出来る等、顕著な効果が得られるものであ
る。
第１図（Ａ） −（Ｃ）は従来の半導体装置の製造方法
を説明する為の断面図、第２図（Ａ＞および（Ｂ）は本
発明に於ける要点を示す説明図、第３図（Ａ＞および（
Ｂ）は本発明による半導体装置の製造方法の一実施例を
説明する為の断面図である。 １１・・・Ｐ型シリコン基板、１２・・・Ｎ＋型埋込層
、１３・・・Ｎ型エピタキシャルシリコン層、１４・・
・シリコン酸化膜、１５・・・Ｖ字溝、１６・・・Ｎ１
型層、１７・・・Ｎ＋型コレクタ取出し領域、１８・・
・Ｐ＋型アイソレーション拡散層。 出願人代理人 弁理士 鈴江武彦
を説明する為の断面図、第２図（Ａ＞および（Ｂ）は本
発明に於ける要点を示す説明図、第３図（Ａ＞および（
Ｂ）は本発明による半導体装置の製造方法の一実施例を
説明する為の断面図である。 １１・・・Ｐ型シリコン基板、１２・・・Ｎ＋型埋込層
、１３・・・Ｎ型エピタキシャルシリコン層、１４・・
・シリコン酸化膜、１５・・・Ｖ字溝、１６・・・Ｎ１
型層、１７・・・Ｎ＋型コレクタ取出し領域、１８・・
・Ｐ＋型アイソレーション拡散層。 出願人代理人 弁理士 鈴江武彦
Claims (4)
- （１）第１導電型の半導体層表面に異方性エツチングを
流して断面Ｖ字状の溝を形成し、該溝のテーパ面から前
記半導体層内に第２導電型不純物を浅くドープした後、
更に該第２導電型不純物を熱拡散することにより所定の
拡散深さを有する第２導電型不純物領域を形成する工程
を具備したことを特徴とする半導体装置の製造方法。 - （２）前記第２導電型不純物をイオン注入によりドープ
することを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３）前記所定の拡散深度を有する第２導電型不純物領
域が、バイポーラ型半導体装置のアイソレーション拡散
層であることを特徴とする特許請求の範囲第１項または
第２項記載の半導体装置の製造方法。 - （４）前記所定の拡散深洩を有する第２導電型不純物領
域が、バイポーラ型半導体装置のコレクタ取出し領域で
あることを特徴とする特許請求の範囲第１項または第２
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21351083A JPS60105223A (ja) | 1983-11-14 | 1983-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21351083A JPS60105223A (ja) | 1983-11-14 | 1983-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60105223A true JPS60105223A (ja) | 1985-06-10 |
Family
ID=16640385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21351083A Pending JPS60105223A (ja) | 1983-11-14 | 1983-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187275A (ja) * | 2013-03-25 | 2014-10-02 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1983
- 1983-11-14 JP JP21351083A patent/JPS60105223A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187275A (ja) * | 2013-03-25 | 2014-10-02 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4116720A (en) | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance | |
| CA1086868A (en) | Method of manufacturing a semiconductor device utilizing doped oxides and controlled oxidation | |
| US4013489A (en) | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| KR930000229B1 (ko) | 반도체장치의 제조방법 | |
| US3456168A (en) | Structure and method for production of narrow doped region semiconductor devices | |
| US4445270A (en) | Low resistance contact for high density integrated circuit | |
| JPS60105223A (ja) | 半導体装置の製造方法 | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| GB1572854A (en) | Semiconductor device manufacture | |
| KR100209229B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH03116783A (ja) | 半導体装置 | |
| JPS6129539B2 (ja) | ||
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH0527243B2 (ja) | ||
| JPH0442936A (ja) | 半導体装置の製造方法 | |
| GB2034114A (en) | Method of manufacturing a V- groove IGFET | |
| JPS63115373A (ja) | 半導体装置 | |
| JPS58108772A (ja) | トランジスタの製造方法 |