JPS60103669A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS60103669A JPS60103669A JP21268883A JP21268883A JPS60103669A JP S60103669 A JPS60103669 A JP S60103669A JP 21268883 A JP21268883 A JP 21268883A JP 21268883 A JP21268883 A JP 21268883A JP S60103669 A JPS60103669 A JP S60103669A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- conductivity type
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 229910021471 metal-silicon alloy Inorganic materials 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000676 Si alloy Inorganic materials 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 silicon arsenic ions Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置、特に高周波特性の良好なトラ
ンジスタとその製造方法に関するものである。
ンジスタとその製造方法に関するものである。
従来の高速トランジスタの一例を第１図に示す。
第１図（Ａ）は全体図であり、１は基板、２は埋込みコ
レクタ、３は酸化膜、４はエピタキシャル局、５は通常
グラフトベース領域と呼ばわる低抵抗ヘース領域ｃ以下
グラフトベース領域という）、６は活性ベース領域、７
はエミッタ領域、８はアルミ配線、９はコレクタコンタ
クト領域である。
レクタ、３は酸化膜、４はエピタキシャル局、５は通常
グラフトベース領域と呼ばわる低抵抗ヘース領域ｃ以下
グラフトベース領域という）、６は活性ベース領域、７
はエミッタ領域、８はアルミ配線、９はコレクタコンタ
クト領域である。
第１図（Ｂ）は第１図（Ａ）に示したトランジスタの一
部を拡大して示したものであり、ここで、Ａ１゜Ａ２＆
′ＬＡ１配線８の端Ｌ Ｂはベースコンタクト穴のエミ
ッタ側の端部、Ｅはエミッタコンタクト（またはエミッ
タ・ベース間接合）のベース側の端部な示す。
部を拡大して示したものであり、ここで、Ａ１゜Ａ２＆
′ＬＡ１配線８の端Ｌ Ｂはベースコンタクト穴のエミ
ッタ側の端部、Ｅはエミッタコンタクト（またはエミッ
タ・ベース間接合）のベース側の端部な示す。
高周波動作を行うトランジスタとしては、高周波特性を
示す特性値としてしゃ断層波数（ｃｕｔ ｏｆｆｆｒｅ
ｑｕｅｎｃｙ ｅ ｆｔ ）があり、このｆｔの高い構
造を持つことが必要不可欠であるが、回路上で高周波特
性を良くするには、最高繰返し周波数（ｆ□Ｘ）を高く
することが更に重要である。このｆゆａＸ’工’ｎａｘ
” ｓ／Ｔフ蛋フ］フ チ表ワさする。従ってｓ ｆｍｉｘｔ高（するためには
しゃ断層波数ｆ、を高（するばかりでなく、ベース抵抗
ｒ ｂｂ’および、コレクタ接合容量Ｃｒｃ’に最小限
にすることが必要である。
示す特性値としてしゃ断層波数（ｃｕｔ ｏｆｆｆｒｅ
ｑｕｅｎｃｙ ｅ ｆｔ ）があり、このｆｔの高い構
造を持つことが必要不可欠であるが、回路上で高周波特
性を良くするには、最高繰返し周波数（ｆ□Ｘ）を高く
することが更に重要である。このｆゆａＸ’工’ｎａｘ
” ｓ／Ｔフ蛋フ］フ チ表ワさする。従ってｓ ｆｍｉｘｔ高（するためには
しゃ断層波数ｆ、を高（するばかりでなく、ベース抵抗
ｒ ｂｂ’および、コレクタ接合容量Ｃｒｃ’に最小限
にすることが必要である。
この３者はトランジスタ構造的に見れば、そわそわ独立
ではないため、３者のバランスの優れた構造７選ぶこと
が重要である。これを第１図のトランジスタを例に説明
する。
ではないため、３者のバランスの優れた構造７選ぶこと
が重要である。これを第１図のトランジスタを例に説明
する。
ｆ、４−高（する方法の１つに活性ベース領域６および
エミッタ領域Ｔの接合深さを浅（し、実効ベース幅Ｗ、
ｙ！−小さくする方法があるが、その場合、接合リーク
を防止する等の理由で活性ベース領域６のシート抵抗値
を通常数百〜数千Ω／口と高〜・値を選ばねばならず、
ｒｂｂＩは増加する。これを改善するためにグラフトベ
ース領域５を用いてベース抵抗ｒｂｂ’の増大を防ぐ方
法が採もねる。
エミッタ領域Ｔの接合深さを浅（し、実効ベース幅Ｗ、
ｙ！−小さくする方法があるが、その場合、接合リーク
を防止する等の理由で活性ベース領域６のシート抵抗値
を通常数百〜数千Ω／口と高〜・値を選ばねばならず、
ｒｂｂＩは増加する。これを改善するためにグラフトベ
ース領域５を用いてベース抵抗ｒｂｂ’の増大を防ぐ方
法が採もねる。
グラフトベース領域５はできる限り低抵抗であり、しか
も拡散端部Ｃの位置はできる限りエミッタ領域Ｔに近づ
けるのが望ましい。ところが低抵抗化は、コレクタ接合
容量Ｃ？。の増加を招き、また、拡散端部Ｃの位置もエ
ミッタ直下Ｔと接してはベース・エミッタ容量が増加し
、しゃ断層波数ｆ、Ｙ劣化させることになる上、エミッ
タ・ベース接合リークを増加させＤＣ％性を劣化させる
ことになるため、シート抵抗としては数十〜数百Ω／口
、Ｃ−Ｅ間距離としては２〜３μｍ程度の値が通常採用
される。
も拡散端部Ｃの位置はできる限りエミッタ領域Ｔに近づ
けるのが望ましい。ところが低抵抗化は、コレクタ接合
容量Ｃ？。の増加を招き、また、拡散端部Ｃの位置もエ
ミッタ直下Ｔと接してはベース・エミッタ容量が増加し
、しゃ断層波数ｆ、Ｙ劣化させることになる上、エミッ
タ・ベース接合リークを増加させＤＣ％性を劣化させる
ことになるため、シート抵抗としては数十〜数百Ω／口
、Ｃ−Ｅ間距離としては２〜３μｍ程度の値が通常採用
される。
ところで、これとは別にベース抵抗ｒｂｂ’に’支配す
るパラメータとしては、ベースコンタクト・エミッタ間
距離とエミッタ直下の抵抗があげられる。
るパラメータとしては、ベースコンタクト・エミッタ間
距離とエミッタ直下の抵抗があげられる。
前者は、パターンの解像度と重ね合せ精度、すなわち、
ＡＩ配線８間の距離（Ａｔ−Ａ２間距離）とエミッタ・
ベースの各コンタクトとＡＩ配線８端部との距離（Ｂ−
Ａ１間および、Ａ２−Ｅ間）との和で決定される。通常
はＡｌ−Ａ２間距離は２〜４μ程度、Ｂ−Ａ１間、Ｅ−
Ａ２間距離はいすねも１．０〜１．５μ程度の値がとら
ね、従って、Ｂ−Ｅ間距離は４〜７μ程度となる。後者
は、エミツタ幅で決定され、エミツタ幅が小さい程ベー
ス抵抗ｒｂｂＩ＆コ小さくなり、プロジェクションアラ
イナを使用した場合、２．５〜３．０μｍ程度となる。
ＡＩ配線８間の距離（Ａｔ−Ａ２間距離）とエミッタ・
ベースの各コンタクトとＡＩ配線８端部との距離（Ｂ−
Ａ１間および、Ａ２−Ｅ間）との和で決定される。通常
はＡｌ−Ａ２間距離は２〜４μ程度、Ｂ−Ａ１間、Ｅ−
Ａ２間距離はいすねも１．０〜１．５μ程度の値がとら
ね、従って、Ｂ−Ｅ間距離は４〜７μ程度となる。後者
は、エミツタ幅で決定され、エミツタ幅が小さい程ベー
ス抵抗ｒｂｂＩ＆コ小さくなり、プロジェクションアラ
イナを使用した場合、２．５〜３．０μｍ程度となる。
さらに、エミツタ幅を小さくするには、縮少投影露光装
置ケ使用することにより可能であるが、量産性上程々の
問題点ン持っている。
置ケ使用することにより可能であるが、量産性上程々の
問題点ン持っている。
したがって、従来のトランジスタにおいては、エミツタ
幅を小さくするには限界があり、ベース抵抗ｒ ｂｂ’
を所望通り小さくするには大きな困難があった。
幅を小さくするには限界があり、ベース抵抗ｒ ｂｂ’
を所望通り小さくするには大きな困難があった。
この発明は、上記の点にかんがみてなされたもので、さ
らに高周波特性の良いトランジスタとその製造方法を提
供することＹ目的としている。この発明ではベース抵抗
ｒｂｂ’に主眼を置き、ベース抵抗ｒｂｂＩを１／２〜
１／４Ｖｃ低減しつつ、コレクタ接合容量ＣｔＣおよび
しゃ断周波数ｆ、ｙＩｌ−劣化することな（最高繰返し
周波数ｆｍ０を改善したトランジスタ構造を提供するも
のである。
らに高周波特性の良いトランジスタとその製造方法を提
供することＹ目的としている。この発明ではベース抵抗
ｒｂｂ’に主眼を置き、ベース抵抗ｒｂｂＩを１／２〜
１／４Ｖｃ低減しつつ、コレクタ接合容量ＣｔＣおよび
しゃ断周波数ｆ、ｙＩｌ−劣化することな（最高繰返し
周波数ｆｍ０を改善したトランジスタ構造を提供するも
のである。
以下この発明の一実施例を第２図（Ａ）〜（Ｈ）に基づ
いて説明する。
いて説明する。
第２図（Ａ） において、ｐ型基板１１にｎ＋埋込層１
２を形成した後エピタキシャル成長によりエピタキシャ
ル層１３を形成し、酸化膜１４による分離を行い、表面
よりｎ＋埋込層１２へ届（ｎ＋型コレクタ引出しｆｆ１
１５）？拡散により形成する。
２を形成した後エピタキシャル成長によりエピタキシャ
ル層１３を形成し、酸化膜１４による分離を行い、表面
よりｎ＋埋込層１２へ届（ｎ＋型コレクタ引出しｆｆ１
１５）？拡散により形成する。
第２図（Ｂ）はグラフトベース領域１６となるべきパタ
ーフッ通常の写真製版工程で形成した後、イオン注入等
により形成するところを示す。
ーフッ通常の写真製版工程で形成した後、イオン注入等
により形成するところを示す。
この発明においては、後述するように、前述したベース
抵抗ｒ ｂｂ’そのもの−の低減の効果は薄いが、ベー
スコンタクト抵抗を低減するのが、主目的であり、ベー
ス抵抗値の選択次第ではコンタクト抵抗を考慮しなくて
も良（、その場合には第２図（Ｂ）の工程は省略して良
い。また、その方がコレクタ接合容量ＣｔＣが低減され
、最高繰返し周波数ｆｒＩＩ、ｘには良〜・結果ｔもた
らす。
抵抗ｒ ｂｂ’そのもの−の低減の効果は薄いが、ベー
スコンタクト抵抗を低減するのが、主目的であり、ベー
ス抵抗値の選択次第ではコンタクト抵抗を考慮しなくて
も良（、その場合には第２図（Ｂ）の工程は省略して良
い。また、その方がコレクタ接合容量ＣｔＣが低減され
、最高繰返し周波数ｆｒＩＩ、ｘには良〜・結果ｔもた
らす。
第２図（Ｃ）は活性ベース領域１７Ｙグラフトベース領
域１６と同様に写真製版、イオン注入等により形成した
後、活性領域の酸化膜１４を除去したものである。
域１６と同様に写真製版、イオン注入等により形成した
後、活性領域の酸化膜１４を除去したものである。
第２図（Ｄ）は多結晶シリコン層Ｃ以下ポリシリコン層
とい５）１８．次にシリコン窒化膜２ｏをデポジットし
た後、エミッタおよび、フレフタコンタク）Ｙ形成する
領域上にのみレジスト３２によるパターンを形成したも
のである。このパターンは正確に形成する必要はなく、
後に形成するエミッタおよびコレクタコンタクトよりや
や大きめがよい。次にリンまたはひ素ケイオン注入によ
り上記パターン中に導入し、ｎ型不純物を含んだポリシ
リコン層１９を形成する。
とい５）１８．次にシリコン窒化膜２ｏをデポジットし
た後、エミッタおよび、フレフタコンタク）Ｙ形成する
領域上にのみレジスト３２によるパターンを形成したも
のである。このパターンは正確に形成する必要はなく、
後に形成するエミッタおよびコレクタコンタクトよりや
や大きめがよい。次にリンまたはひ素ケイオン注入によ
り上記パターン中に導入し、ｎ型不純物を含んだポリシ
リコン層１９を形成する。
第２図（Ｅ）では、レジスト３２を除去した後、エミッ
タコンタクトおよびコレクタコンタクトとなるべき部分
にのみ新たにレジストパターンを形成するが、今度は第
２図（Ｄ）とは逆にエミッタおよびコレクタコンタクト
の部分にのみレジストが残るようにする。この方が特に
エミッタ寸法の小さいものを作ることが可能であること
は明らかである。その後、例えば、プラズマエツチング
またはりアクティブイオンエツチング（ＲＩＥ）等の技
術によりエミッタコンタクトおよびコレクタコンタクト
以外のシリコン窒化膜２０およびポリシリフン層１９を
除去する。この際、除去すべきポさ程度除去することが
望ましい。この理由は、エミッタ・ベース接合面積をエ
ミッタ側壁が除去され、第２図（Ｆ）で示されるように
酸化膜となること罠より低減できるからである。
タコンタクトおよびコレクタコンタクトとなるべき部分
にのみ新たにレジストパターンを形成するが、今度は第
２図（Ｄ）とは逆にエミッタおよびコレクタコンタクト
の部分にのみレジストが残るようにする。この方が特に
エミッタ寸法の小さいものを作ることが可能であること
は明らかである。その後、例えば、プラズマエツチング
またはりアクティブイオンエツチング（ＲＩＥ）等の技
術によりエミッタコンタクトおよびコレクタコンタクト
以外のシリコン窒化膜２０およびポリシリフン層１９を
除去する。この際、除去すべきポさ程度除去することが
望ましい。この理由は、エミッタ・ベース接合面積をエ
ミッタ側壁が除去され、第２図（Ｆ）で示されるように
酸化膜となること罠より低減できるからである。
第２図（Ｆ）では、所要の熱処理を行い、ポリシリフン
層１９中のリンまたはひ素をシリコン中に拡散し、エミ
ッタ領域２１およびコレクタコンタクト２２を形成する
。同時に、露出していたシリコン表面を酸化し、１００
０〜数１００ｏ＾程度の酸化膜２３Ｙ形成する。
層１９中のリンまたはひ素をシリコン中に拡散し、エミ
ッタ領域２１およびコレクタコンタクト２２を形成する
。同時に、露出していたシリコン表面を酸化し、１００
０〜数１００ｏ＾程度の酸化膜２３Ｙ形成する。
第２図（Ｇ）はエミッタ領域２１およびコレクタコンタ
クト２２上のシリコン窒化膜２０を除去した後、写真製
版により第１のベースコンタクト２４を形成するところ
を示す。その際、エミッタコンタクトと第１のベースコ
ンタクト２４の距離を近づけることが重要であるが、今
日のマスク合わせ技術をもってすれば、その距離は１．
５〜２．０μｍは十分可能である。しかる後、例えばＰ
ｔ等をスフ２上のポリシリコン層１９表面および第１の
ベースコンタクト２４のシリコン表面とｐｔ等との合金
層２５，２６．２７’ｒ形成する。
クト２２上のシリコン窒化膜２０を除去した後、写真製
版により第１のベースコンタクト２４を形成するところ
を示す。その際、エミッタコンタクトと第１のベースコ
ンタクト２４の距離を近づけることが重要であるが、今
日のマスク合わせ技術をもってすれば、その距離は１．
５〜２．０μｍは十分可能である。しかる後、例えばＰ
ｔ等をスフ２上のポリシリコン層１９表面および第１の
ベースコンタクト２４のシリコン表面とｐｔ等との合金
層２５，２６．２７’ｒ形成する。
次に、第２図ｒＨ）のようにＣＶＤ法によりリンガラス
等の酸化膜２８Ｙデポジツトした後、写真製版にて、エ
ミッタ領域２１．コレクタコンタクト２２．第１のベー
スコンタクト２４上に窓を形成するが、その際、第２の
ベースコンタクト２９の窓の位置は、エミッタ領域２１
から遠さけて形成する。すなわち、その距離は電極であ
るＡｔ配線３０．３１の間隔Ｇ−Ｈ問および各コンタク
トの窓と各Ａｔ配線３０．３１とのオーバラ７７２〜０
問およびＨ−Ｊ間の各距離！加えた距離に等しい。しか
る後、ＡＩＹ蒸着等にＪり被着し、パターンを形成して
完成する。
等の酸化膜２８Ｙデポジツトした後、写真製版にて、エ
ミッタ領域２１．コレクタコンタクト２２．第１のベー
スコンタクト２４上に窓を形成するが、その際、第２の
ベースコンタクト２９の窓の位置は、エミッタ領域２１
から遠さけて形成する。すなわち、その距離は電極であ
るＡｔ配線３０．３１の間隔Ｇ−Ｈ問および各コンタク
トの窓と各Ａｔ配線３０．３１とのオーバラ７７２〜０
問およびＨ−Ｊ間の各距離！加えた距離に等しい。しか
る後、ＡＩＹ蒸着等にＪり被着し、パターンを形成して
完成する。
上記の構造でベース抵抗ｙ ｂｂ Ｉン考えるに、ます
、ペースコンタクトルエミッタ間距離Ｆ−Ｊでは、Ｆ−
にとに−Ｊ間とに分けられる。Ｆ〜に間ではｐｔｓｔ合
金層があり、その直下のグラフトベースのシート抵抗に
比べ、ｉ／ｚｏ〜１１５０低抵抗化が図られているため
、この部分のベース抵抗ｒｂｂ’としては従来と比して
ほとんど無視できる。従って、ペースコンタクトルエミ
ッタ間距離でのベース抵抗ｒｂｂ’はほぼ、Ｋ−７間の
抵抗で決定され、これはシート抵抗としては従来とほぼ
変らないが、その距離は従来の１／２〜１／４に縮小さ
れている。次に、エミッタ直下の抵抗であるが、これも
上述したようにルジストの残しを利用して寸法を制御し
、しかも両側からエツチングおよび酸化されるため、従
来のアクイナをもってしても１．０〜１．５μｍが十分
可能な寸法とすることができ、従来の構造と比較してほ
ぼ同等またはそれ以下のベース抵抗ｒ ｂｂ’とするこ
とができる。さらにポリシリコンを用いたエミッタ拡散
を採用することＫより、ベース領域およびエミッタ領域
の拡散深さｔ浅くすることができ、しかもエミッタ側壁
！酸化膜で被うことにより、ｆＴｖ向上させている。
、ペースコンタクトルエミッタ間距離Ｆ−Ｊでは、Ｆ−
にとに−Ｊ間とに分けられる。Ｆ〜に間ではｐｔｓｔ合
金層があり、その直下のグラフトベースのシート抵抗に
比べ、ｉ／ｚｏ〜１１５０低抵抗化が図られているため
、この部分のベース抵抗ｒｂｂ’としては従来と比して
ほとんど無視できる。従って、ペースコンタクトルエミ
ッタ間距離でのベース抵抗ｒｂｂ’はほぼ、Ｋ−７間の
抵抗で決定され、これはシート抵抗としては従来とほぼ
変らないが、その距離は従来の１／２〜１／４に縮小さ
れている。次に、エミッタ直下の抵抗であるが、これも
上述したようにルジストの残しを利用して寸法を制御し
、しかも両側からエツチングおよび酸化されるため、従
来のアクイナをもってしても１．０〜１．５μｍが十分
可能な寸法とすることができ、従来の構造と比較してほ
ぼ同等またはそれ以下のベース抵抗ｒ ｂｂ’とするこ
とができる。さらにポリシリコンを用いたエミッタ拡散
を採用することＫより、ベース領域およびエミッタ領域
の拡散深さｔ浅くすることができ、しかもエミッタ側壁
！酸化膜で被うことにより、ｆＴｖ向上させている。
さらにまた、グラフトベース領域も上述した実施例にお
いては採用しているが、ｐｔ、ｓｔ含有層とのオーミン
ク性向上として採用しているにすぎず、ベース抵抗０１
ｉによっては、オーミック性を無視スることができ、グ
ラフトベース領域を省略することも可能である。その場
合、従来構造ではベース抵抗ｒｂｂ’の増大を招（が、
この発明においてはベース抵抗ｒｂｂ’での変化は無視
できる程小さい。よってコレクタ接合容量ＣＴＣも従来
と比べ、同程度またはグラフトベースな廃止することに
より小さくすることが可能である。
いては採用しているが、ｐｔ、ｓｔ含有層とのオーミン
ク性向上として採用しているにすぎず、ベース抵抗０１
ｉによっては、オーミック性を無視スることができ、グ
ラフトベース領域を省略することも可能である。その場
合、従来構造ではベース抵抗ｒｂｂ’の増大を招（が、
この発明においてはベース抵抗ｒｂｂ’での変化は無視
できる程小さい。よってコレクタ接合容量ＣＴＣも従来
と比べ、同程度またはグラフトベースな廃止することに
より小さくすることが可能である。
以上詳細に説明したように、この発明の半導体装置は、
ベース領域上の一部に第１のベースコンタクトを設け、
この上に金属シリコン合金層を設け、この金属シリコン
合金層上に第２のベースコンタクトを設けたので、ベー
スコンタクト抵抗を小さくできるので、ひいてはベース
抵抗を低くすることができる。また、エミッタの側面は
酸化膜でおおわれており、エミッタ・ベース接合面積が
小さくなっているので、最高繰返し周波数ｆ ＫＩＩＩ
ＬＸを支配するしゃ断周波数ｆ？＋フレクタ接合容量Ｃ
’？ｅお工びベース抵抗ｒｂｂ’のうち、 ｆ？、 Ｃ
，ｃ’＆同程度もしくは改善しつつ、ｒｂｂ’ ｙ］ｌ
−１／ ２〜１／４に縮小することができる。この発明
の製造方法によれば従来の量産性を損なうことなく、半
導体装置の製造を行うことができる利点を有する。
ベース領域上の一部に第１のベースコンタクトを設け、
この上に金属シリコン合金層を設け、この金属シリコン
合金層上に第２のベースコンタクトを設けたので、ベー
スコンタクト抵抗を小さくできるので、ひいてはベース
抵抗を低くすることができる。また、エミッタの側面は
酸化膜でおおわれており、エミッタ・ベース接合面積が
小さくなっているので、最高繰返し周波数ｆ ＫＩＩＩ
ＬＸを支配するしゃ断周波数ｆ？＋フレクタ接合容量Ｃ
’？ｅお工びベース抵抗ｒｂｂ’のうち、 ｆ？、 Ｃ
，ｃ’＆同程度もしくは改善しつつ、ｒｂｂ’ ｙ］ｌ
−１／ ２〜１／４に縮小することができる。この発明
の製造方法によれば従来の量産性を損なうことなく、半
導体装置の製造を行うことができる利点を有する。
第１図は従来のトランジスタを示す断面図、第２＠（Ａ
）〜（Ｈ）はこの発明の製造方法の一実施例を示す所要
工程におけるトランジスタの断面図である。 図中、１１ばｐ型基板、１２は？埋込層、１３はエピタ
キシャル層、１４は酸化膜弁養量、１５はｎ＋コレクタ
引出し層、１６はグラフトベース領域、１７は活性ベー
ス領域、１８はポリシリコン層、１９はｎ＋型不純物を
含んだポリシリコン層、２０はシリコン窒化膜、２１は
エミッタ領域、２２はコレクタコンタクト、２３は酸化
膜、２４は第１のベースコンタクト、２５．２６．２７
はＰｔ５ｔ合金属、２８はリンガラス等の酸化膜、２９
は第２のベースコンタクト、３０，３１はＡｔ配線、３
２はレジストである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名） 第１図 （Ａ） （Ｂ） （Ｂ） 第２図 ＯｕＪ ぐ− 第２図 ＦＧＫＨＪ 手続補正書（自発） １、事件の表示 特願昭５８−２１２１３８８号２、発
明の名称 半導体装置とその製造方法３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄１発明の詳細な説明の欄９
図面の簡単な説明の欄、および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）同じく第８頁１７行、第９頁４行の「レジスト３
２」を、それぞれ「レジスト３３」と補正する。 （３）同じく第１２頁１行のｒＫ−Ｔ間」を、ｒＫ−Ｊ
間」と補正する。 （４）同じく第１４頁１６〜１７行の「３０゜３１はＡ
Ｍ配線、３２はレジストである。」を、ｒ３０，３１．
３２はＡｆＬ配線、３３はレジストである。」と補正す
る。 （５）図面第２図（Ｄ）を別紙のように補正する。 以上 ２、特許請求の範囲 （１）−導電型の基板と、この基板上に形成された反対
導電型のエピタキシャル層と、前記基板とエピタキシャ
ル層との境界部分に形成された反対導電型の埋込層と、
前記エピタキシャル層表面より前記基板に到達し、かつ
、とり囲む形状に設けられた一導電型分離層または酸化
膜絶縁層とを有し、前記エピタキシャル層にコレクタ領
域、ベース領域およびエミッタ領域が形成された半導体
装置において、前記ベース領域上の一部に第１のベース
コンタクトを設け、このＭｌのベースコンタクト上に金
属シリコン合金層を設け、この金属シリコン合金層の一
部に第２のベースコンタクトラ形成し、前記エミッタ領
域を側面の一部または全体を酸化膜絶縁層でとり囲まれ
た反対導電型に形成し、このエミッタ領域の上部に接し
て反対導電型の不純物を含んだ多結晶シリコン層と金属
シリコン合金層を順次設けたことを特徴とする半導体装
置。 （２）−導電型の基板上に反対導電型の埋込層を設けた
後、前記基板上に反対導電型のエピタキシャル層を設け
、このエピタキシャル層表面より前記基板に達する一導
電型または酸化膜よりなる分離層を設け、この分離層で
分離されたエピタキシャル層中に反対導電型のコ１／ク
タ引出し層、−導電型のベース領域を拡散により形成し
た後、前記エピタキシャル層表面上の酸化膜を除去して
多結晶シリコン層と窒化膜を順次被着せしめ、エミッタ
コンタクトおよびコレクタコンタクトとなるべき部分を
下部に含んだ前記多結晶シリコン層の部分に、反対導電
型の不純物を導入した後、前記エミッタコンタクトおよ
びコレクタコンタクトとなるべき部分以外の窒化膜、多
結晶シリコン層およびエピタキシャル層表面の一部を除
去した後、エミッタコンタクトおよびコレクタコンタク
トを形成すると同時に露出している前記エピタキシャル
層表面および多結晶シリコン層表面を酸化し、次いで前
記窒化膜を除去した後、前記ベース領域上に第１のベー
スコンタクトを形成し、この第１のベースコンタクト上
および前記エミッタ領域の多結晶シリコン層の酸化膜を
除去した表面に金属シリコン合金層をそれぞれ形成し、
次いで全表面に傍、所要の配線を施すことを特徴とする
半導体装置の製造方法。
）〜（Ｈ）はこの発明の製造方法の一実施例を示す所要
工程におけるトランジスタの断面図である。 図中、１１ばｐ型基板、１２は？埋込層、１３はエピタ
キシャル層、１４は酸化膜弁養量、１５はｎ＋コレクタ
引出し層、１６はグラフトベース領域、１７は活性ベー
ス領域、１８はポリシリコン層、１９はｎ＋型不純物を
含んだポリシリコン層、２０はシリコン窒化膜、２１は
エミッタ領域、２２はコレクタコンタクト、２３は酸化
膜、２４は第１のベースコンタクト、２５．２６．２７
はＰｔ５ｔ合金属、２８はリンガラス等の酸化膜、２９
は第２のベースコンタクト、３０，３１はＡｔ配線、３
２はレジストである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名） 第１図 （Ａ） （Ｂ） （Ｂ） 第２図 ＯｕＪ ぐ− 第２図 ＦＧＫＨＪ 手続補正書（自発） １、事件の表示 特願昭５８−２１２１３８８号２、発
明の名称 半導体装置とその製造方法３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄１発明の詳細な説明の欄９
図面の簡単な説明の欄、および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）同じく第８頁１７行、第９頁４行の「レジスト３
２」を、それぞれ「レジスト３３」と補正する。 （３）同じく第１２頁１行のｒＫ−Ｔ間」を、ｒＫ−Ｊ
間」と補正する。 （４）同じく第１４頁１６〜１７行の「３０゜３１はＡ
Ｍ配線、３２はレジストである。」を、ｒ３０，３１．
３２はＡｆＬ配線、３３はレジストである。」と補正す
る。 （５）図面第２図（Ｄ）を別紙のように補正する。 以上 ２、特許請求の範囲 （１）−導電型の基板と、この基板上に形成された反対
導電型のエピタキシャル層と、前記基板とエピタキシャ
ル層との境界部分に形成された反対導電型の埋込層と、
前記エピタキシャル層表面より前記基板に到達し、かつ
、とり囲む形状に設けられた一導電型分離層または酸化
膜絶縁層とを有し、前記エピタキシャル層にコレクタ領
域、ベース領域およびエミッタ領域が形成された半導体
装置において、前記ベース領域上の一部に第１のベース
コンタクトを設け、このＭｌのベースコンタクト上に金
属シリコン合金層を設け、この金属シリコン合金層の一
部に第２のベースコンタクトラ形成し、前記エミッタ領
域を側面の一部または全体を酸化膜絶縁層でとり囲まれ
た反対導電型に形成し、このエミッタ領域の上部に接し
て反対導電型の不純物を含んだ多結晶シリコン層と金属
シリコン合金層を順次設けたことを特徴とする半導体装
置。 （２）−導電型の基板上に反対導電型の埋込層を設けた
後、前記基板上に反対導電型のエピタキシャル層を設け
、このエピタキシャル層表面より前記基板に達する一導
電型または酸化膜よりなる分離層を設け、この分離層で
分離されたエピタキシャル層中に反対導電型のコ１／ク
タ引出し層、−導電型のベース領域を拡散により形成し
た後、前記エピタキシャル層表面上の酸化膜を除去して
多結晶シリコン層と窒化膜を順次被着せしめ、エミッタ
コンタクトおよびコレクタコンタクトとなるべき部分を
下部に含んだ前記多結晶シリコン層の部分に、反対導電
型の不純物を導入した後、前記エミッタコンタクトおよ
びコレクタコンタクトとなるべき部分以外の窒化膜、多
結晶シリコン層およびエピタキシャル層表面の一部を除
去した後、エミッタコンタクトおよびコレクタコンタク
トを形成すると同時に露出している前記エピタキシャル
層表面および多結晶シリコン層表面を酸化し、次いで前
記窒化膜を除去した後、前記ベース領域上に第１のベー
スコンタクトを形成し、この第１のベースコンタクト上
および前記エミッタ領域の多結晶シリコン層の酸化膜を
除去した表面に金属シリコン合金層をそれぞれ形成し、
次いで全表面に傍、所要の配線を施すことを特徴とする
半導体装置の製造方法。
Claims (1)
- 【特許請求の範囲】 （１１−導電型の基板と、この基板上に形成された反対
導電型のエピタキシャル層と、前記基板とエピタキシャ
ル層との境界部分に形成された反対導電型の埋込層と、
前記エピタキシャル層表面より前記基板に到達し、かつ
、とり囲む形状に設けられた一導電型分離層または酸化
膜絶縁層とを有し、前記エピタキシャル層にコレクタ領
域、ベース領域およびエミッタ領域が形成された半導体
装置において、前記ベース領域上の一部に第１のベース
コンタクトを設け、この第１のベースコンタクト上に金
属シリコン合金層を設け、この金属シリコン合金層の一
部に第２のベースコンタクトを形成し、前記エミッタ領
域を側面の一部または全体ン酸化膜絶縁層でとり囲まれ
た反対導電型に形成し、このエミッタ領域の上部に接し
て反対導電型の不純物を含んだ多結晶シリフン層と金属
シリコン合金層を順次設けたことｌ特徴とする半導体装
置。 （２） −導電型の基板上に反対導電型の埋込層を設け
た径、前記基板上に反対導電型のエピタキシャル層を設
け、このエピタキシャル層表面より前記基板に達する一
導電型または酸化膜よりなる分離層を設け、この分離層
で分離されたエピタキシャル層中に反対導電型のコレク
タ引出し層、−導電型のベース領域を拡散により形成し
た後、前記エピタキシャル層表面上の酸化膜を除去して
多結晶シリコン層と窒化膜Ｖ順次被着せしめ、エミッタ
コンタクトおよびコレクタコンタクトとなるべき部分を
下部に含んだ前記多結晶シリコン層の部分に、反対導電
型の不純物を導入した後、前記エミッタコンタクトおよ
びコレクタコンタクトとなす るべき部分以外の窒化膜、多結晶シリコク簑Ｊびエピタ
キシャル層表面の一部を除去した後、エミッタコンタク
トおよびコレクタコンタクトを形成すると同時に露出し
ている前記エピタキシャル層表面および多結晶シリコン
層表面を酸化し、次いで前記窒化膜を除去した後、前記
ベース領域上に第１のベースコンタクトを形成し、この
第１のベースコンタクト上および前記エミッタ領域の多
結晶シリコン層の酸化膜ビ除去した表面に金属シリコン
合金層ケそれぞ引形成し、次いで全表面ン酸化した後、
所要の配線を施すことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21268883A JPS60103669A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21268883A JPS60103669A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103669A true JPS60103669A (ja) | 1985-06-07 |
Family
ID=16626773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21268883A Pending JPS60103669A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103669A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114268A (ja) * | 1985-11-13 | 1987-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62183178A (ja) * | 1985-11-18 | 1987-08-11 | テキサス インスツルメンツ インコ−ポレイテツド | トランジスタ |
| US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
| JPH04226034A (ja) * | 1987-01-30 | 1992-08-14 | Texas Instr Inc <Ti> | 小領域バイポーラ・トランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459084A (en) * | 1977-10-19 | 1979-05-12 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57155772A (en) * | 1981-03-20 | 1982-09-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS58110074A (ja) * | 1981-12-23 | 1983-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1983
- 1983-11-10 JP JP21268883A patent/JPS60103669A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459084A (en) * | 1977-10-19 | 1979-05-12 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57155772A (en) * | 1981-03-20 | 1982-09-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS58110074A (ja) * | 1981-12-23 | 1983-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114268A (ja) * | 1985-11-13 | 1987-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62183178A (ja) * | 1985-11-18 | 1987-08-11 | テキサス インスツルメンツ インコ−ポレイテツド | トランジスタ |
| JPH0810697B2 (ja) * | 1985-11-18 | 1996-01-31 | テキサス インスツルメンツ インコ−ポレイテツド | トランジスタ |
| JPH04226034A (ja) * | 1987-01-30 | 1992-08-14 | Texas Instr Inc <Ti> | 小領域バイポーラ・トランジスタ |
| US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0366116A (ja) | 集積回路形成方法 | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPH08148649A (ja) | 半導体装置の製造方法 | |
| JPS60103669A (ja) | 半導体装置とその製造方法 | |
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| US4509250A (en) | Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| JPS6113656A (ja) | 半導体装置の製造方法 | |
| JPH0123951B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JPH04290273A (ja) | 窒化シリコンコンデンサの製造方法 | |
| JPS6034063A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JP2000150533A (ja) | 半導体装置及びその製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH01270270A (ja) | 半導体装置の製造方法 | |
| JPS588140B2 (ja) | 半導体装置の製造方法 | |
| JPH04348560A (ja) | 半導体装置の製造方法 |