JPS5997192A - マトリクス型液晶表示装置の駆動回路 - Google Patents
マトリクス型液晶表示装置の駆動回路Info
- Publication number
- JPS5997192A JPS5997192A JP20740282A JP20740282A JPS5997192A JP S5997192 A JPS5997192 A JP S5997192A JP 20740282 A JP20740282 A JP 20740282A JP 20740282 A JP20740282 A JP 20740282A JP S5997192 A JPS5997192 A JP S5997192A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- driving
- crystal display
- type liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マトリクス型液晶表示装置の駆動方法、特に
画像表示用のマ) IJクス型液晶表示装置の駆動方法
に関する。
画像表示用のマ) IJクス型液晶表示装置の駆動方法
に関する。
第1図(α)は、マトリクス型液晶表示装置の構成を示
す図であり、101は液晶パネル、102は走査線、1
03はデータ線、104は走査側駆動回路、105はデ
ータ側駆動回路である。走査[102及び走査線と対向
するデータ線103は、いずれもストライブ状の透明電
極で形成され、走査線とデータ線との間に液晶が介設さ
れており、走査線とデータ線との各交点に画素が形成さ
れている。液晶パネル101は時分割線順次駆動されて
おり、走査側駆動回路104からは走査線の選択信号が
順次出力され、データ側駆動回路105からは表示すべ
き画像に対応した液晶駆動信号が時系列で出力されてい
る。第11M(b)は第1図(a)のマトリクス型液晶
表示装置の各部の電圧波形を示す図であり、111乃至
115のそれぞれにおいて、縦軸は電圧を、横軸は時間
を表わしている。第1図Ch)において、111,11
2.115はそれぞれ(i−1)行目、i行目*(z+
1)行目の走査線の電圧波形、114はノ゛列目のデー
タ線の電圧波形であり、従って、を行ノ列の位置の画素
に印加される電圧の波形は115のようになる。131
は共通電位のレベルを示しておりその電位は■1である
。Vl 、V、。
す図であり、101は液晶パネル、102は走査線、1
03はデータ線、104は走査側駆動回路、105はデ
ータ側駆動回路である。走査[102及び走査線と対向
するデータ線103は、いずれもストライブ状の透明電
極で形成され、走査線とデータ線との間に液晶が介設さ
れており、走査線とデータ線との各交点に画素が形成さ
れている。液晶パネル101は時分割線順次駆動されて
おり、走査側駆動回路104からは走査線の選択信号が
順次出力され、データ側駆動回路105からは表示すべ
き画像に対応した液晶駆動信号が時系列で出力されてい
る。第11M(b)は第1図(a)のマトリクス型液晶
表示装置の各部の電圧波形を示す図であり、111乃至
115のそれぞれにおいて、縦軸は電圧を、横軸は時間
を表わしている。第1図Ch)において、111,11
2.115はそれぞれ(i−1)行目、i行目*(z+
1)行目の走査線の電圧波形、114はノ゛列目のデー
タ線の電圧波形であり、従って、を行ノ列の位置の画素
に印加される電圧の波形は115のようになる。131
は共通電位のレベルを示しておりその電位は■1である
。Vl 、V、。
■0sV2は液晶駆動電位レベルを示しており、その大
小関係はvo)vl)v、)v、である。
小関係はvo)vl)v、)v、である。
1211122.123はそれぞれ、(i−1)行目、
i行目、 (i+1)行目の走査線選択期間を示してい
る。従来、液晶画像ディスプレイにおいて中間調表示を
行う場合、データ線駆動信号は、(1)画像データの値
にプリセットカウンタのカウント値をセットしてプリセ
ットカウンタを動作させることによって、走査線の一選
択期間のうち、画像データが表わしている値に相当する
期間だけ液晶をONさせ、その他の期間は液晶をOFF
させるような輝度信号を生成する。CII) K階調の
階調表示を行う場合、K個の輝度信号を予め用意してお
き、画像データの値に従ってに個のうちがら1個の輝度
信号を選択する。等の方法によって生成されていた。デ
ータ側駆動回路の出力端子数はデータ線の本数分だけ必
要であり、従って輝度信号を生成するための単位回路も
データ線の本数分だけ必要となる。前記(1) 、 (
+Dのごとき方法によって輝度信号を生成すると、デー
タ側駆動回路が複雑なものとなり、データ側駆動回路を
構成する素子数は厖大なものとなる。従って、前記(1
) 、 (11)の駆動方法を集積回路(以下、IOと
略記)によって実現しようとすればICのチップ寸法は
大変大きなものとなり画像表示装置のコストを高める要
因となる。
i行目、 (i+1)行目の走査線選択期間を示してい
る。従来、液晶画像ディスプレイにおいて中間調表示を
行う場合、データ線駆動信号は、(1)画像データの値
にプリセットカウンタのカウント値をセットしてプリセ
ットカウンタを動作させることによって、走査線の一選
択期間のうち、画像データが表わしている値に相当する
期間だけ液晶をONさせ、その他の期間は液晶をOFF
させるような輝度信号を生成する。CII) K階調の
階調表示を行う場合、K個の輝度信号を予め用意してお
き、画像データの値に従ってに個のうちがら1個の輝度
信号を選択する。等の方法によって生成されていた。デ
ータ側駆動回路の出力端子数はデータ線の本数分だけ必
要であり、従って輝度信号を生成するための単位回路も
データ線の本数分だけ必要となる。前記(1) 、 (
+Dのごとき方法によって輝度信号を生成すると、デー
タ側駆動回路が複雑なものとなり、データ側駆動回路を
構成する素子数は厖大なものとなる。従って、前記(1
) 、 (11)の駆動方法を集積回路(以下、IOと
略記)によって実現しようとすればICのチップ寸法は
大変大きなものとなり画像表示装置のコストを高める要
因となる。
本発明は、上述のごとき欠点を解決するものであり、そ
の目的は低コストで信頼性の高い画像表示用のマトリク
ス型液晶表示装置の駆動方法を提供することにある。
の目的は低コストで信頼性の高い画像表示用のマトリク
ス型液晶表示装置の駆動方法を提供することにある。
本発明の主旨は、K階調の階調表示を行う場合、2M−
1+1≦に62M を満たすM個の相異なる基本信号
をあらかじめ用意しておき、Mビットの画像データとM
個の基本信号とからに階調分の輝度信号を生成すること
にある。(ここで、K、Mはいずれも整数)ただし、表
示のコントラストを最大限に得るために、M個の基本信
号はいずれも、走査線の一選択期間Tを周期とし、その
パルス幅は K−i の整数倍とならなくてはならな
い。
1+1≦に62M を満たすM個の相異なる基本信号
をあらかじめ用意しておき、Mビットの画像データとM
個の基本信号とからに階調分の輝度信号を生成すること
にある。(ここで、K、Mはいずれも整数)ただし、表
示のコントラストを最大限に得るために、M個の基本信
号はいずれも、走査線の一選択期間Tを周期とし、その
パルス幅は K−i の整数倍とならなくてはならな
い。
以下、実施例に基づいて本発明の詳細な説明する。第2
図は、本発明を用いたマトリクス型液晶表示装置の駆動
システムの構成の一例を示す図である。第2図において
、200はMビットの画像データ信号を供給するデータ
バスであり、第3図の321に示すごとく一周期内にN
サイクルの変化をしている。前記Mビットの画像データ
信号はN段のシフトレジスタ201乃至205の出力に
よって定められるアドレスに相当する第一のメモリに書
き込まれる。第2図の251乃至255はそれぞれシフ
トレジスタ201乃至205の出力信号を示している。
図は、本発明を用いたマトリクス型液晶表示装置の駆動
システムの構成の一例を示す図である。第2図において
、200はMビットの画像データ信号を供給するデータ
バスであり、第3図の321に示すごとく一周期内にN
サイクルの変化をしている。前記Mビットの画像データ
信号はN段のシフトレジスタ201乃至205の出力に
よって定められるアドレスに相当する第一のメモリに書
き込まれる。第2図の251乃至255はそれぞれシフ
トレジスタ201乃至205の出力信号を示している。
出力信号251乃至255は通常論理のuO”であり、
−周期に一度だけ順次論理の′1”となりデータバス2
00の内容を第一のメモリ211乃至215に書き込ま
しめる。第3図のタイミングチャートはこの様子を示し
たものであり、301.302,303,304゜30
5ばそれぞれシフトレジスタ251,252.253.
254.255の出力信号を、611.312,313
,314,315はそれぞれ第一メモリ−211,21
2,213,214,215に格納されているデータの
内容を示している。なお、斜線はデータが不確定である
状態を示しテイル。第2図、第3図において、データバ
ス200にのせられている画像データ信号はT1のタイ
ミングでメモリ211に、T2のタイミングでメモリー
212に、T3のタイミングでメモリー213に書き込
實れる。以下、順次メモリーへの画像データの書き込み
が行われ、TNのタイミングでメモリー215への画像
データの書き込みが行ナワレテー周期の画像データのメ
モリーヘノ書き込み動作が終了する。前述の一周期分の
画像データは第1図における一本の走査線分の画像デー
タに相当するものである。また、−周期内のサイクル数
Nは第1図におけるデータ線の本数Nに等シイ。第2[
ff1260は第一のメモリー211乃至215のデー
タの第二のメモリー221乃至225への転送を制御す
るトリガー信号でありその信号波形は第3図322に示
される。トリガー信号322が論理のul”となってい
る期間内に第一のメモリーのデータは一斉に第二のメモ
リーに書き込まれ、322が論理の#0”である期間中
第二のメモリー221乃至225のデータは323に示
すごとく安定を保っている。第二のメモリー221乃至
225のそれぞれはMビットのデータ271乃至275
を出力しており、このMビットのデータと階調信号の構
成要素である基本パルス列261とが、輝度信号生成回
路231乃至235によって合成されて各段の輝度信号
281乃至285が作られる。262は液晶をオンさせ
る電圧レベル、263は液晶をオフさせる電圧レベルを
与える信号であり、262.263と輝度信号281乃
至285より液晶駆動信号291乃至225が生成され
る。
−周期に一度だけ順次論理の′1”となりデータバス2
00の内容を第一のメモリ211乃至215に書き込ま
しめる。第3図のタイミングチャートはこの様子を示し
たものであり、301.302,303,304゜30
5ばそれぞれシフトレジスタ251,252.253.
254.255の出力信号を、611.312,313
,314,315はそれぞれ第一メモリ−211,21
2,213,214,215に格納されているデータの
内容を示している。なお、斜線はデータが不確定である
状態を示しテイル。第2図、第3図において、データバ
ス200にのせられている画像データ信号はT1のタイ
ミングでメモリ211に、T2のタイミングでメモリー
212に、T3のタイミングでメモリー213に書き込
實れる。以下、順次メモリーへの画像データの書き込み
が行われ、TNのタイミングでメモリー215への画像
データの書き込みが行ナワレテー周期の画像データのメ
モリーヘノ書き込み動作が終了する。前述の一周期分の
画像データは第1図における一本の走査線分の画像デー
タに相当するものである。また、−周期内のサイクル数
Nは第1図におけるデータ線の本数Nに等シイ。第2[
ff1260は第一のメモリー211乃至215のデー
タの第二のメモリー221乃至225への転送を制御す
るトリガー信号でありその信号波形は第3図322に示
される。トリガー信号322が論理のul”となってい
る期間内に第一のメモリーのデータは一斉に第二のメモ
リーに書き込まれ、322が論理の#0”である期間中
第二のメモリー221乃至225のデータは323に示
すごとく安定を保っている。第二のメモリー221乃至
225のそれぞれはMビットのデータ271乃至275
を出力しており、このMビットのデータと階調信号の構
成要素である基本パルス列261とが、輝度信号生成回
路231乃至235によって合成されて各段の輝度信号
281乃至285が作られる。262は液晶をオンさせ
る電圧レベル、263は液晶をオフさせる電圧レベルを
与える信号であり、262.263と輝度信号281乃
至285より液晶駆動信号291乃至225が生成され
る。
第4図(Z)は8階調の階調表示を行う場合の基本信号
列と輝度信号の組み合わせの一例である。
列と輝度信号の組み合わせの一例である。
本発明によれば、このとき必要となる基本信号の数Mは
M=3である。第4図(α)において、401 、40
2 、 ’403が基本パルス、404乃至411は前
記3個の基本信号と3ビツトの画像データとから生成さ
れた輝度信号であり、404゜405.406,407
,408,409,410.411はそれぞれ階調ラン
ク0,1,2,3.4,5,6.7に相当する。基本信
号401g402.403をそれぞれP2 I Pl
* ”OHバイナリ−コードで表わされた画像デー
タの22の桁、21の桁、2°の桁の数字をそれぞれD
2 。
M=3である。第4図(α)において、401 、40
2 、 ’403が基本パルス、404乃至411は前
記3個の基本信号と3ビツトの画像データとから生成さ
れた輝度信号であり、404゜405.406,407
,408,409,410.411はそれぞれ階調ラン
ク0,1,2,3.4,5,6.7に相当する。基本信
号401g402.403をそれぞれP2 I Pl
* ”OHバイナリ−コードで表わされた画像デー
タの22の桁、21の桁、2°の桁の数字をそれぞれD
2 。
D、、Doとすると、輝度信号Xは次式で表わされる。
X= D、 6P2+D1−P1+Do−P。
第4図(α)において、412,415はそれぞれ走査
線の一選択期間であり、その長さはTである。また、基
本信号401のパルス幅414はる。階調表示のコント
ラストを最大限に得るために、第4図(α)に示すごと
く最低ランクの輝度信号404は全期間にわたってロー
、最高ランクの輝度信号411は全期間にわたってハイ
となるように基本パルスを定めることが本発明における
重要なポイントである。仮に、最高ランクの輝度信号が
417のごとく定められていたとすれば418のような
輝度信号がローとなる期間の存在によって表示のコント
ラストが制限されるのみならず、走査線及びデータ線の
抵抗と画素の容量とによる応答遅れに起因する液晶への
印加電圧波形のなまりによってもコントラストが低下さ
せられる第4図(b)には、6階調の階調表示を行う場
合の基本信号列と輝度信号の組み合わせの一例を示す。
線の一選択期間であり、その長さはTである。また、基
本信号401のパルス幅414はる。階調表示のコント
ラストを最大限に得るために、第4図(α)に示すごと
く最低ランクの輝度信号404は全期間にわたってロー
、最高ランクの輝度信号411は全期間にわたってハイ
となるように基本パルスを定めることが本発明における
重要なポイントである。仮に、最高ランクの輝度信号が
417のごとく定められていたとすれば418のような
輝度信号がローとなる期間の存在によって表示のコント
ラストが制限されるのみならず、走査線及びデータ線の
抵抗と画素の容量とによる応答遅れに起因する液晶への
印加電圧波形のなまりによってもコントラストが低下さ
せられる第4図(b)には、6階調の階調表示を行う場
合の基本信号列と輝度信号の組み合わせの一例を示す。
同図において、421,422,423は基本信号であ
り、それぞれのパルス幅450.4第5図(α)e C
b)は、前述の基本信号401.402,403の生成
方法の一例を示した図である。同図において端子501
には水平走査周波数の7倍の周波数を有する信号cKが
入力され、端子502には水平走査周波数と同一の周波
数t4するリセット信号Rが入力される。511゜51
2.513はリセット端子付きのT分R回路であり、0
LIQ、Rはそれぞれ入カ端子、出カ端子、リセット端
子である。前述の入力信号OK、リセット信号R,51
1,512,513の出力信号Ql e Ql e
Qs 、及びQl ・Qz−Qsを変換して端子5
06,507,508に得られる信号Qs+τ2・見、
9Q2・Q8 を第5図〔b〕に示す。第5図(75)
におけるQs−Qt・Q。
り、それぞれのパルス幅450.4第5図(α)e C
b)は、前述の基本信号401.402,403の生成
方法の一例を示した図である。同図において端子501
には水平走査周波数の7倍の周波数を有する信号cKが
入力され、端子502には水平走査周波数と同一の周波
数t4するリセット信号Rが入力される。511゜51
2.513はリセット端子付きのT分R回路であり、0
LIQ、Rはそれぞれ入カ端子、出カ端子、リセット端
子である。前述の入力信号OK、リセット信号R,51
1,512,513の出力信号Ql e Ql e
Qs 、及びQl ・Qz−Qsを変換して端子5
06,507,508に得られる信号Qs+τ2・見、
9Q2・Q8 を第5図〔b〕に示す。第5図(75)
におけるQs−Qt・Q。
+Qz・Qa が第4図(a)における基本信号401
.402,403である。
.402,403である。
第6図(α)、Cb>に、第4図(iにおける基本信号
42M、422,423の生成方法の一例を示す。端子
601.602にはそれぞれ第6図(h)に示すOK及
びRが入力され、603.604,605には第6図(
5)に示すQt eQ2−Qaが得られる。606
、607 、608にはそれぞれ、Qz・Qs 、Q
t −Qaが得られる。
42M、422,423の生成方法の一例を示す。端子
601.602にはそれぞれ第6図(h)に示すOK及
びRが入力され、603.604,605には第6図(
5)に示すQt eQ2−Qaが得られる。606
、607 、608にはそれぞれ、Qz・Qs 、Q
t −Qaが得られる。
罰、・τs+Qz*Qsはそれぞれ第4図(A)におけ
る基本信号421,422,423に相当する。
る基本信号421,422,423に相当する。
以上述べたごとく、本発明のマトリクス型液晶表示装置
の駆動方法によれば、基本信号を生成するための回路が
大いに簡略化されると同時に、データ線一本分の輝度信
号を生成するための単位回路も大変簡単なもので済む。
の駆動方法によれば、基本信号を生成するための回路が
大いに簡略化されると同時に、データ線一本分の輝度信
号を生成するための単位回路も大変簡単なもので済む。
従って、本発明を適用することにより液晶駆動回路のコ
ストは大幅に低減させられる。同時に、駆動回路の簡略
化によって駆動回路の低電力化及び信頼性向上が促進さ
れる。
ストは大幅に低減させられる。同時に、駆動回路の簡略
化によって駆動回路の低電力化及び信頼性向上が促進さ
れる。
第1図(α)、Ch)は従来のマトリクス型液晶表示装
置の構造及び駆動方法を説明するための図。 第2図は、本発明を適用したマトリクス型液晶表示装置
の駆動システムの一例を示す図。 13[1,、第2図に示すシステムのタイミングチャー
トを示す図。 第4図(α) I CAl l第5図(α) 9 (b
)及び第6図(α)、Cb)は本発明を説明するための
図。 以 上 第1b(α) 第iL(b)
置の構造及び駆動方法を説明するための図。 第2図は、本発明を適用したマトリクス型液晶表示装置
の駆動システムの一例を示す図。 13[1,、第2図に示すシステムのタイミングチャー
トを示す図。 第4図(α) I CAl l第5図(α) 9 (b
)及び第6図(α)、Cb)は本発明を説明するための
図。 以 上 第1b(α) 第iL(b)
Claims (1)
- 時分割線順次駆動によるマ) IJクス型液晶表示装置
の駆動方法において、走査線の一選択期間のルス幅を有
し周期が走査線の一選択期間に等しい相異なるM個の基
本信号をあらかじめ用意しておき、Mビットの画像デー
タと前記M個の基本信号とから2M−’ + 1 階
調乃至2M階調の輝度信号を生成し、該輝度信号に従っ
て画素の輝度を制御することを特徴とするマトリクス型
液晶表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20740282A JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20740282A JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5997192A true JPS5997192A (ja) | 1984-06-04 |
JPH0469392B2 JPH0469392B2 (ja) | 1992-11-06 |
Family
ID=16539143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20740282A Granted JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5997192A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61240224A (ja) * | 1985-04-04 | 1986-10-25 | コミツサリア タ レナジ− アトミツク | マトリツクス表示手段の制御方法 |
JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
JP2000148088A (ja) * | 1998-11-16 | 2000-05-26 | Tdk Corp | 有機el表示装置の駆動装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54100292A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
JPS54100291A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
JPS54100224A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulator for liquid crystal display unit |
JPS5531371A (en) * | 1978-08-29 | 1980-03-05 | Seiko Epson Corp | Liquid crystal driving circuit |
-
1982
- 1982-11-26 JP JP20740282A patent/JPS5997192A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54100292A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
JPS54100291A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
JPS54100224A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulator for liquid crystal display unit |
JPS5531371A (en) * | 1978-08-29 | 1980-03-05 | Seiko Epson Corp | Liquid crystal driving circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61240224A (ja) * | 1985-04-04 | 1986-10-25 | コミツサリア タ レナジ− アトミツク | マトリツクス表示手段の制御方法 |
JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
JP2000148088A (ja) * | 1998-11-16 | 2000-05-26 | Tdk Corp | 有機el表示装置の駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0469392B2 (ja) | 1992-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5856816A (en) | Data driver for liquid crystal display | |
JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
JP2799095B2 (ja) | 液晶表示器駆動装置 | |
CN101884062A (zh) | 显示装置及显示装置的驱动方法 | |
JP2001092424A (ja) | 電気光学装置及びそれを用いた電子機器並びに表示駆動ic | |
JP3705086B2 (ja) | 液晶表示装置 | |
JPS59116790A (ja) | マトリクス型表示装置の駆動回路 | |
US5541619A (en) | Display apparatus and method of driving display panel | |
JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
US4278974A (en) | Driving system of display | |
US6975336B2 (en) | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus | |
US20020097211A1 (en) | Liquid crystal display device and method for driving the same | |
JPS5997192A (ja) | マトリクス型液晶表示装置の駆動回路 | |
KR100365657B1 (ko) | 표시장치의 구동방법 및 구동회로 | |
JPH0230509B2 (ja) | ||
JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
JPH10161610A (ja) | 液晶表示装置 | |
JP2791415B2 (ja) | 液晶駆動方式 | |
JP2978515B2 (ja) | 液晶表示装置 | |
JP2574871B2 (ja) | 表示装置 | |
JP3066221B2 (ja) | 単純マトリックス駆動型液晶表示装置 | |
TWI633532B (zh) | 在單色顯示面板中進行灰階影像顯示信號驅動的方法 | |
JPS6020764B2 (ja) | マトリクス表示装置 | |
JPH0744124A (ja) | マトリクス型表示駆動装置及びマトリクス型表示装置 | |
JP2895889B2 (ja) | 表示装置 |