JPS5994866A - シヨツトキ接合を有する半導体装置 - Google Patents

シヨツトキ接合を有する半導体装置

Info

Publication number
JPS5994866A
JPS5994866A JP20572282A JP20572282A JPS5994866A JP S5994866 A JPS5994866 A JP S5994866A JP 20572282 A JP20572282 A JP 20572282A JP 20572282 A JP20572282 A JP 20572282A JP S5994866 A JPS5994866 A JP S5994866A
Authority
JP
Japan
Prior art keywords
layer
aluminum
gate electrode
schottky junction
migration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20572282A
Other languages
English (en)
Inventor
Yukio Kaneko
幸雄 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP20572282A priority Critical patent/JPS5994866A/ja
Publication of JPS5994866A publication Critical patent/JPS5994866A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はショットキ接合を有する半導体装置に関する。
最近の通信システムの発展に伴って、これに使用される
半導体装置はより高い周波数で、より高速に動作するこ
とが要求されている。これらの要求に基すいて化合物半
導体装置が開発されてきた。
その代表的なものが砒化ガリウム(以下QaAsと記す
)を用いた電界効果トランジスタ(以下QaA8・FE
Tと記す)である。化合物半導体を用いた半導体装置、
特にQaAsを用いた半導体装置では主にショットキ接
合が用いられており、これらの装置において、良質なシ
ョットキ接合を得ることが最も重要なこととなっている
従来、化合物半導体に対するショットキ接合形成用金属
としては、そのショットキ特性、耐熱性、加工性等に優
れていることからAtが多く用いられてきた。
第1図は従来のGaA3”FETの一例の断面図である
GaAS基板1の上にゲート電極2、ソース及びドレイ
ン電極3,4を形成する。ソース及びドレイン電極3,
4にはオーミック接合を作る金属としてAu−Ge合金
とNi  とが用いられる。例えばAu−Ge合金を1
50OAの厚さに、 Niを50OAの厚さに形成し、
熱処理して合金化する。
ゲート電極2にはショットキ接合を形成する金属として
Atが用いられる。
しかしながら、Atはマイグレーシロンといって通電中
にAtの結晶粒が移動する現象を起しゃすく、断線など
を起し、長期寿命の点で問題があった。このマイグレー
シロンの問題を解決する手段として、Atの上にTi 
、 Ni等の異なる金属を乗せることが考え出された。
第2図は従来のGaAs−FETのゲート電極部分の一
例の断面図である。
GaAs基板1の上にAt層11 、 Ti  または
Niの異種金属層12を形成し、ゲート電極をボンディ
ングバットへ引出すための配線としてTi/Pt/Au
層゛13を設けて接続させる。
このようにTi またはNiの異種金属層12を設ける
仁とによphtのマイグレーシロンの問題は解消される
が素子製造工程中に、Atより反応性の強いT1または
Ni が酸化され、絶縁体層14を作り、層12と層1
3とが高抵抗層で接続されるという欠点を生じた。
本発明は上記欠点を除去し、アルミニウムのマイグレー
シロンを抑制し、ゲート電極と配線との間の接続を低抵
抗で実現できるショットキ接合を有する半導体装置を提
供するものである。
本発明のショットキ接合を有する半導体装置は、化合物
半導体層に接触してショットキ接合を形成するアルミニ
ウム層と、該アルミニウム層の上に設けられるアルミニ
ウム以外の金属の層を少くとも一層と、該アルミニウム
以外の金属層の上に設けられるアルミニウム層とを含ん
で構成される。
次に、本発明の実施例について図面を用いて説明する。
第3図は本発明の一実施例の断面図である。
GaAs基板1の上rAt層21.Ti またはNiの
異種金属層22.At層23を順次積層してゲート電極
を形成する。At層21がGaAs基板1とショットキ
接合を作ることは言う、までもない。
次に、ゲート電極をポンディングパッドへ接続するため
の配線としてTi層24 、 Pt層25 、Au層2
6を順次積層する。この発明では、異種金属層220表
面をAt層23で覆っているから、第2図に示したよう
な絶縁体層は形成されなく、ht層23とTi層24と
は低抵抗で接合する。一方、At層21.23のマイグ
レーシヨンは異種金属層22及びTi層24を設けたか
ら抑制され、断線などの問題を生じない。
上記実施例では基板1にQaAsを用いたが、他の化合
物半導体を用いても本発明は同様に適用できる。
以上詳細に説明したように、本発明によれば、アルミニ
ウムのマイグレーシロンを抑制し、しかもゲート電極と
ボンディングバットとを低抵抗で接続できるショットキ
接合型のゲート電極を有する半導体装置が得られるので
その効果は大きい。
【図面の簡単な説明】
第1図は従来のGaAs*FETの一例の断面図、第2
図は従来のGaAs*FETのゲー)!極部分の一例の
断面図、第3図は本発明の一実施例の断面図である。 1・・・・・・QaAs基板、2・・・・・・ゲート電
極、3,4・・・・・・ソース及びドレイン電極、11
・・・・・・At層、12・・・・・・異種金属層、1
3・・・・・・Ti/Pt/Au層、14・・・・・・
絶縁体層、21・・・・・・At層、22・・・・・・
異種金属層、23・・・・・・At層、24・・・・・
・Ti層、25・・・・・・pt層、26・・・・・・
Au層。

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体層に接触してショットキ接合を形成するア
    ルミニウム層と、該アルミニウム層の上に設けられるア
    ルミニウム以外の金属の層を少くとも一層と、該アルミ
    ニウム以外の金部層の上に設けられるアルミニウム層と
    を含むことを特徴とする7目ットキ接合を有する半導体
    装置。
JP20572282A 1982-11-24 1982-11-24 シヨツトキ接合を有する半導体装置 Pending JPS5994866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20572282A JPS5994866A (ja) 1982-11-24 1982-11-24 シヨツトキ接合を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20572282A JPS5994866A (ja) 1982-11-24 1982-11-24 シヨツトキ接合を有する半導体装置

Publications (1)

Publication Number Publication Date
JPS5994866A true JPS5994866A (ja) 1984-05-31

Family

ID=16511596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20572282A Pending JPS5994866A (ja) 1982-11-24 1982-11-24 シヨツトキ接合を有する半導体装置

Country Status (1)

Country Link
JP (1) JPS5994866A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086450A (en) * 1989-08-23 1992-02-04 Mitsubishi Denki Kabushiki Kaisha Emergency intercommunication system for elevator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086450A (en) * 1989-08-23 1992-02-04 Mitsubishi Denki Kabushiki Kaisha Emergency intercommunication system for elevator

Similar Documents

Publication Publication Date Title
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
JP6043970B2 (ja) 半導体装置
JP2008518445A (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US4695869A (en) GAAS semiconductor device
JPS59139636A (ja) ボンデイング方法
JPH0516189B2 (ja)
JPS5994866A (ja) シヨツトキ接合を有する半導体装置
JPH05175247A (ja) 半導体装置の製造方法
JPS5892277A (ja) 電界効果トランジスタの製造方法
JPH0212017B2 (ja)
JPH01108730A (ja) 半導体装置
JPH05235194A (ja) マイクロ波モノリシック集積回路
JPH10242166A (ja) 半導体装置
JP2549795B2 (ja) 化合物半導体集積回路及びその製造方法
JPS6142147A (ja) 半導体装置
JPS6139581A (ja) 半導体装置
JPS63318145A (ja) 半導体装置の製造方法
JPH11307577A (ja) 半導体装置
US3400308A (en) Metallic contacts for semiconductor devices
JPS58134428A (ja) 半導体装置の製造方法
JP2024063657A (ja) 半導体装置およびその製造方法
JPS6265380A (ja) 半導体装置
JPH10308359A (ja) 半導体素子及びその電極の形成方法
JPS62243370A (ja) 高周波電界効果トランジスタ
JPH04206737A (ja) 半導体装置