JPS5992483A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS5992483A JPS5992483A JP57201958A JP20195882A JPS5992483A JP S5992483 A JPS5992483 A JP S5992483A JP 57201958 A JP57201958 A JP 57201958A JP 20195882 A JP20195882 A JP 20195882A JP S5992483 A JPS5992483 A JP S5992483A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- random access
- memory device
- address
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体記憶装置に関する。
この発明の目的は、新規で機能を拡大した半導体記憶装
置を提供することにある。
置を提供することにある。
この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。
になるであろう。
以下、この発明を実施例とともに詳細に説明する。
図面には、この発明の一実施例のブロック図が示されて
いる。
いる。
同図において、破線で囲まれた各回路ブロックは、公知
の半導体集積回路の製造技術により１１固の半導体基板
上において形成される。
の半導体集積回路の製造技術により１１固の半導体基板
上において形成される。
メモリアレイＭ−ＡＲＹは、特に制限されないが、スタ
ティック型のフリンプフローツプ回路がメモリセルとし
て用いられ、マトリックス状に配置されている。
ティック型のフリンプフローツプ回路がメモリセルとし
て用いられ、マトリックス状に配置されている。
ＸデコーダＸ−ＤＣＲは、上記メモリアレイＭ−ＡＲＹ
のワード線選択を行う。Ｙデコーダｙ−ＤＣＲは、デー
タ線選択を行う。この実施例では、１つのデータ線選択
信号により、ｎ組のデータ線が選択されるので、ｎビッ
トのデータの書込み及び読み出しが行われる。したがっ
て、入出力回路Ｉ１０は、ｎ組のデータ入力回路とデー
タ出力回路とにより構成される。
のワード線選択を行う。Ｙデコーダｙ−ＤＣＲは、デー
タ線選択を行う。この実施例では、１つのデータ線選択
信号により、ｎ組のデータ線が選択されるので、ｎビッ
トのデータの書込み及び読み出しが行われる。したがっ
て、入出力回路Ｉ１０は、ｎ組のデータ入力回路とデー
タ出力回路とにより構成される。
上記Ｘ及びＹデコーダＸ、Ｙ−ＤＣＨに供給されるアド
レス信号ＡＤは、マルチプレクサＭＰＸを介して次の２
種類のアドレス信号ＡＤＩ、ＡＤ２が選択的に供給され
る。
レス信号ＡＤは、マルチプレクサＭＰＸを介して次の２
種類のアドレス信号ＡＤＩ、ＡＤ２が選択的に供給され
る。
アドレスバッファＡＤＢは、上記メモリアレイＭ−ＡＲ
Ｙの選択動作を随時（ランダム・アクセス）に行うため
のものでおり、ＩＣ外部から供給されたアドレス信号を
受け、上記一方のアドレス信号ＡＤＩを形成する。
Ｙの選択動作を随時（ランダム・アクセス）に行うため
のものでおり、ＩＣ外部から供給されたアドレス信号を
受け、上記一方のアドレス信号ＡＤＩを形成する。
カウンタＣ０ＵＮＴは、アップ／ダウンカウンタであり
、上記メモリアレイＭ−ＡＲＹの選択動作を順次（シー
ケンシャル）に行うだめのものであり、ＩＣ外部から供
給されるタイミング信号φに従ってアドレス歩進動作が
行われる。
、上記メモリアレイＭ−ＡＲＹの選択動作を順次（シー
ケンシャル）に行うだめのものであり、ＩＣ外部から供
給されるタイミング信号φに従ってアドレス歩進動作が
行われる。
制御回路Ｃ０ＮＴは、ＩＣ外部からの動作モード信号に
従ってこの半導体記憶装置を上記ラング゛ ム・アクセ
ス動作又はシーケンシャル動作を選択的に行わせるため
の各種制御信号を形成する。
従ってこの半導体記憶装置を上記ラング゛ ム・アクセ
ス動作又はシーケンシャル動作を選択的に行わせるため
の各種制御信号を形成する。
上記動作モード信号のうち、ＷＥはライ１−イネーブル
信号であり、例えばハイレベルなら読み出し動作、ロウ
レベルなら書込み動作を指示する。
信号であり、例えばハイレベルなら読み出し動作、ロウ
レベルなら書込み動作を指示する。
具体的には、入出力回路１１０の制御タイミングφｒｗ
を形成して、例えば、この信号φｒｗがハイレベルなら
データ出力回路を動作させて選択されたメモリセルから
の読み出し情報をＩＣ外部に送出し、上記信号φｒｔ＋
がロウレベルならデータ入力回路を動作させてＩＣ外部
から供給される書込み情報を選択されたメモリセルに伝
える。
を形成して、例えば、この信号φｒｗがハイレベルなら
データ出力回路を動作させて選択されたメモリセルから
の読み出し情報をＩＣ外部に送出し、上記信号φｒｔ＋
がロウレベルならデータ入力回路を動作させてＩＣ外部
から供給される書込み情報を選択されたメモリセルに伝
える。
Ｃ８はチップ選択信号であり、例えばハイレベルならこ
のＩＣチップが非選択状態に、ロウレベルなら選択状態
にされる。具体的には、上記ロウレベルならアドレスバ
ッファＡＤＢを動作にするタイミング信号φａとカウン
タＣ０ＵＮＴの入力タイミング信号φを受付るようにす
る。
のＩＣチップが非選択状態に、ロウレベルなら選択状態
にされる。具体的には、上記ロウレベルならアドレスバ
ッファＡＤＢを動作にするタイミング信号φａとカウン
タＣ０ＵＮＴの入力タイミング信号φを受付るようにす
る。
Ｃは動作切り換え信号であり、例えばハイレベルナララ
ンダム・アクセス動作、ロウレベルならシーケンシャル
動作を行わせる。このような動作切り換えは、例えば、
信号φｍｘがハイレベルならマルチプレクサＭＰＸをア
ドレスバッファＡＤＢ側として、アドレス信号ＡＤＩを
伝え、信号ψｍｘがロウレベルならマルチプレクサＭＰ
ＸをカウンタＣ０ＵＮＴ側として、アドレス信号ＡＤ２
を伝えることにより区別される。
ンダム・アクセス動作、ロウレベルならシーケンシャル
動作を行わせる。このような動作切り換えは、例えば、
信号φｍｘがハイレベルならマルチプレクサＭＰＸをア
ドレスバッファＡＤＢ側として、アドレス信号ＡＤＩを
伝え、信号ψｍｘがロウレベルならマルチプレクサＭＰ
ＸをカウンタＣ０ＵＮＴ側として、アドレス信号ＡＤ２
を伝えることにより区別される。
Ｕ／Ｄは、アップ／ダウン動作制御信号であり、例えば
ハイレベルならカンウタＣ０ＵＮＴをアンプカウント動
作させ、ロウレベルならカウンタＣ０ＵＮＴをダウンカ
ウント動作させる。
ハイレベルならカンウタＣ０ＵＮＴをアンプカウント動
作させ、ロウレベルならカウンタＣ０ＵＮＴをダウンカ
ウント動作させる。
次に、この実施例の半導体記憶装置ＩＣをランダム・ア
クセス・メモリとして動作させる場合について説明する
。
クセス・メモリとして動作させる場合について説明する
。
まず、上記動作モード信号Ｃは、上記のようにハイレベ
ルにされている。するとマルチプレクサＭＰＸがアドレ
スバッファＡＤＢ側の信号をＸデコーダ及びＹデコーダ
に伝える。従って公知のランダム・アクセス・メモリ
（ＲＡＭ）と同様に、アドレスバッファＡＤＢは、チッ
プ選択信号Ｃ８がロウレベルに変化した時に発生するタ
イミング信号φａ同期して外部アドレス信号ＡＤ１’
を取り込んで、内部アドレス信号ＡＤＺに加工する。
ルにされている。するとマルチプレクサＭＰＸがアドレ
スバッファＡＤＢ側の信号をＸデコーダ及びＹデコーダ
に伝える。従って公知のランダム・アクセス・メモリ
（ＲＡＭ）と同様に、アドレスバッファＡＤＢは、チッ
プ選択信号Ｃ８がロウレベルに変化した時に発生するタ
イミング信号φａ同期して外部アドレス信号ＡＤ１’
を取り込んで、内部アドレス信号ＡＤＺに加工する。
この内部アドレス信号ＡＤＩは、マルチプレクサＭＰＸ
を通して上記Ｘデコーダ及びＹデコーダに供給され、メ
モリセルの選択動作が行われる。そして、ライトイネー
ブル信号ＷＥがハイレベルならデータ出力回路が動作す
るので、上記選択されたメモリセルの保持情報が出力さ
れて読み出しが行われる。また、ライトイネーブル信号
ＷＥがロウレベルならデータ入力回路が動作するので、
上記選択されたメモリセルに外部書込みデータが伝えら
れて書込みが行われる。
を通して上記Ｘデコーダ及びＹデコーダに供給され、メ
モリセルの選択動作が行われる。そして、ライトイネー
ブル信号ＷＥがハイレベルならデータ出力回路が動作す
るので、上記選択されたメモリセルの保持情報が出力さ
れて読み出しが行われる。また、ライトイネーブル信号
ＷＥがロウレベルならデータ入力回路が動作するので、
上記選択されたメモリセルに外部書込みデータが伝えら
れて書込みが行われる。
なお、この実施例においては、上記カウンタＣ０ＵＮＴ
は、上記チップ選択信号Ｃ３のロウレベルの変化により
計数動作状態にされているが、タイミングφが入力され
ないため、実質的には何の動作もしない。
は、上記チップ選択信号Ｃ３のロウレベルの変化により
計数動作状態にされているが、タイミングφが入力され
ないため、実質的には何の動作もしない。
また、この上記の半導体記憶装置ＩＣをシーケンシャル
・メモリとして動作させる場合について説明する。
・メモリとして動作させる場合について説明する。
上記動作モード信号Ｃは、上記のようにロウレベルとさ
れる。するとマルチプレクサＭＰＸがカウンタＣ０ＵＮ
Ｔで形成されたアドレス信号ＡＤ２をＸデコーダ及びＹ
デコーダに伝える。そして、チップ選択信号Ｃ８がロウ
レベルになり、タイミング信号φが入力されるとカウン
タＣ０ＵＮＴが計数動作を行い、ライトイネーブル信号
ＷＥがロウレベルなら上記制御信号Ｕ／、Ｐがハイレベ
ルとされアンプカウント動作を行うので先頭アドレスか
ら順次に変化するアドレス信号を形成する。したがって
、このアドレス信号ＡＤ２に対応したメモリセルの選択
が行われ、上記タイミング信号φと同期して入力される
書込みデータ信号りが順次書込まれる。一方、上記状態
においてライトイネーブル信号ＷＥがハイレベルされる
と上記制御信号Ｕ／ＰがロウレベルとされカウンタＣＯ
Ｕ、Ｎ、Ｔを上記書込み最終アドレスから逆にダウンカ
ウント動作を行わせるので、タイミング信号φに同期し
て上記書込んだデータが逆に順次読み出される。
れる。するとマルチプレクサＭＰＸがカウンタＣ０ＵＮ
Ｔで形成されたアドレス信号ＡＤ２をＸデコーダ及びＹ
デコーダに伝える。そして、チップ選択信号Ｃ８がロウ
レベルになり、タイミング信号φが入力されるとカウン
タＣ０ＵＮＴが計数動作を行い、ライトイネーブル信号
ＷＥがロウレベルなら上記制御信号Ｕ／、Ｐがハイレベ
ルとされアンプカウント動作を行うので先頭アドレスか
ら順次に変化するアドレス信号を形成する。したがって
、このアドレス信号ＡＤ２に対応したメモリセルの選択
が行われ、上記タイミング信号φと同期して入力される
書込みデータ信号りが順次書込まれる。一方、上記状態
においてライトイネーブル信号ＷＥがハイレベルされる
と上記制御信号Ｕ／ＰがロウレベルとされカウンタＣＯ
Ｕ、Ｎ、Ｔを上記書込み最終アドレスから逆にダウンカ
ウント動作を行わせるので、タイミング信号φに同期し
て上記書込んだデータが逆に順次読み出される。
すなわち、従来のシーケンシャル・メモリと等価な動作
を行わせることができる。
を行わせることができる。
この実施例においては、ランダム・アクセス・メモリと
しての機能とシーケンシャル・メモリとしての機能とを
持たせることができる。したがって、例えば１、この実
施例の半導体温）、＠装置をマイクロコンピュータシス
テムの入出力用データバッファに利用した場合、シーケ
ンシャル・メモリ機能を用いて端末装置等からのデータ
の取込みを簡単直達に行うとともに、この書込んだデー
タのうち必要なデータのみをランダム・アクセス・メモ
リ機能を用いて選択的に読み出して情報処理を行うとと
もに所定のアドレスに書き替えることができる。このよ
うに、この実施例の半導体記憶装置を用いることにより
、マイクロコンピュータシステムの情報処理（データの
取込み、送出及び実質的な演算）を簡単に高速に行うこ
とができる。
しての機能とシーケンシャル・メモリとしての機能とを
持たせることができる。したがって、例えば１、この実
施例の半導体温）、＠装置をマイクロコンピュータシス
テムの入出力用データバッファに利用した場合、シーケ
ンシャル・メモリ機能を用いて端末装置等からのデータ
の取込みを簡単直達に行うとともに、この書込んだデー
タのうち必要なデータのみをランダム・アクセス・メモ
リ機能を用いて選択的に読み出して情報処理を行うとと
もに所定のアドレスに書き替えることができる。このよ
うに、この実施例の半導体記憶装置を用いることにより
、マイクロコンピュータシステムの情報処理（データの
取込み、送出及び実質的な演算）を簡単に高速に行うこ
とができる。
この発明は、前記実施例に限定されない。
Claims (1)
- 【特許請求の範囲】 １、×ｎビットのデータを随時書込み及び読み出す機能
と、内部で形成されたアドレス信号に従って上記×ｎピ
ントのデータを順次書込み及び読み出す機能と、上記両
機能を外部制御信号に従って選択する制御機能とを具備
することを特徴とする半導体記憶装置。 ２、上記内部アドレス信号は、双方向カウンタ回路によ
り形成されるものであることを特徴とする特許請求の範
囲第１項記載の半導体記憶装置。 ３、上記×ｎビットのデータを保持するメモリアレイ部
は、スタティック型メモリセルにより構成されるもので
あることを特徴とする特許請求の範囲第１又は第２項記
載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201958A JPS5992483A (ja) | 1982-11-19 | 1982-11-19 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201958A JPS5992483A (ja) | 1982-11-19 | 1982-11-19 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5992483A true JPS5992483A (ja) | 1984-05-28 |
Family
ID=16449582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201958A Pending JPS5992483A (ja) | 1982-11-19 | 1982-11-19 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992483A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118287A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | 記憶回路 |
| JPH02178745A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | シングルチップマイクロコンピュータ |
| US5831933A (en) * | 1993-05-14 | 1998-11-03 | Fujitsu Limited | Programmable semiconductor memory device |
| US6026052A (en) * | 1994-05-03 | 2000-02-15 | Fujitsu Limited | Programmable semiconductor memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133588A (en) * | 1981-02-10 | 1982-08-18 | Mitsubishi Electric Corp | Storage device of integrated circuit |
-
1982
- 1982-11-19 JP JP57201958A patent/JPS5992483A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133588A (en) * | 1981-02-10 | 1982-08-18 | Mitsubishi Electric Corp | Storage device of integrated circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118287A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | 記憶回路 |
| JPH02178745A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | シングルチップマイクロコンピュータ |
| US5831933A (en) * | 1993-05-14 | 1998-11-03 | Fujitsu Limited | Programmable semiconductor memory device |
| US6262924B1 (en) | 1993-05-14 | 2001-07-17 | Fujitsu Limited | Programmable semiconductor memory device |
| US6026052A (en) * | 1994-05-03 | 2000-02-15 | Fujitsu Limited | Programmable semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003382B1 (ko) | 레지스터를 구비한 반도체 메모리 장치 | |
| KR900005441A (ko) | 반도체 메모리 회로 | |
| WO2001069603A3 (en) | Multiple bank simultaneous operation for a flash memory | |
| US6507581B1 (en) | Dynamic port mode selection for crosspoint switch | |
| KR930017025A (ko) | 멀티시리얼 액세스 메모리 | |
| US5239509A (en) | Semiconductor memory device | |
| KR100558492B1 (ko) | 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법 | |
| JPS5992483A (ja) | 半導体記憶装置 | |
| JPH10289571A (ja) | 半導体記憶装置 | |
| KR0154756B1 (ko) | 반도체 메모리 장치의데이타 입출력 제어회로 | |
| US4931999A (en) | Access circuit for a semiconductor memory | |
| US5130923A (en) | Selective dynamic RAM address generator with provision for automatic refresh | |
| JPS63136395A (ja) | 半導体記憶装置 | |
| JPS61289596A (ja) | 半導体記憶装置 | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| JPS63293787A (ja) | 半導体集積回路装置 | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| KR0157293B1 (ko) | 프로그램머블 데이타 고속전송회로 및 그 제어방법 | |
| KR0167682B1 (ko) | 반도체 메모리 장치의 데이타전송 인에이블 신호발생회로 | |
| KR100281548B1 (ko) | 선입선출장치 | |
| JP3154506B2 (ja) | 半導体装置 | |
| JPS6315673B2 (ja) | ||
| JPS6222291A (ja) | 半導体記憶装置 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPS6080193A (ja) | メモリシステム |