JPS599245Y2 - display device - Google Patents

Description

【考案の詳細な説明】 本考案は、マイクロプロセッサにより複数桁の表示をリ
フレッシュ動作させて、複数桁の数字或は、文字等を表
示する表示装置において、リフレッシュ動作中断時にお
ける誤り表示を防止する回路を具備した表示装置に関す
るものである。[Detailed description of the invention] The present invention refreshes a multi-digit display using a microprocessor to prevent erroneous display when the refresh operation is interrupted in a display device that displays multi-digit numbers or characters. The present invention relates to a display device equipped with a circuit.

例えば複数桁の数字表示を行うＬＥＤ等の表示器により
数字を表示する場合は、表示装置の各桁のセグメントを
選択駆動するセグメントドライバーにより表示装置を駆
動している。For example, when displaying numbers using a display device such as an LED that displays a multi-digit number, the display device is driven by a segment driver that selectively drives a segment for each digit of the display device.

第１図は、そのような従来装置の概略を示すブロック系
統図である。FIG. 1 is a block diagram schematically showing such a conventional device.

１は例えば、６桁の数字を表示するため６個のデイジッ
ト１１〜１６を具備した表示器であり、各デイジットは
、７つのセグメントａ−ｇの発光により数字を表示する
。For example, 1 is a display device having six digits 11 to 16 to display a six-digit number, and each digit displays a number by the light emission of seven segments a to g.

この７つのセグメン｝ａ−ｇは、夫々各テ゛イジットに
対応して設けられたセグメントドライバー２１〜２６に
より、各セグメン｝ａ−ｇが適宜選択駆動され、表示器
１は、６つのデイジット１１〜１６が同時に発光するこ
とにより、６桁の数字を表示する。These seven segments }a-g are selectively driven as appropriate by segment drivers 21-26 provided corresponding to the respective digits, and the display 1 displays six digits 11-16. By emitting light at the same time, a 6-digit number is displayed.

このような従来装置においては、各デイジット即ち６個
のデイジットは、同時に駆動されるため、表示器１は比
較的大きな電流が必要とされる。In such conventional devices, each digit, or six digits, are driven simultaneously, so the display 1 requires a relatively large current.

このような上記欠点を避けるため、従来よりマイクロプ
ロセッサを用いて表示器をリフレッシュ動作させること
が行われている。In order to avoid the above-mentioned drawbacks, a microprocessor has conventionally been used to perform a refresh operation on a display.

第２図は、マイクロプロセッサを用いて表示器をリフレ
ッシュ動作させる従来からの表示装置を示すブロック系
統図である。FIG. 2 is a block system diagram showing a conventional display device in which a display device is refreshed using a microprocessor.

１は表示器であり、第１図に於ける表示器と同様に、例
えば６個のデイジット１１〜１６を含み、各デイジット
は、７つのセグメントの発光により麹字を表示する。Reference numeral 1 denotes a display, which, like the display in FIG. 1, includes, for example, six digits 11 to 16, and each digit displays a koji character by emitting light from seven segments.

３１はデイジットドライバ、３２はセグメントドライバ
、４１はテ゛イジットレジスタ、４２はセグメントレジ
スタである。31 is a digit driver, 32 is a segment driver, 41 is a digit register, and 42 is a segment register.

５はマイクロプロセッサ、６はＲＯＭ（読み出し専用メ
モリ）、７はＲＡＭ （リードライトメモリ）である。5 is a microprocessor, 6 is a ROM (read only memory), and 7 is a RAM (read/write memory).

表示器１に表示すべきデータは、ＲＡＭ７に書込まれて
おり、このデータが、マイクロプロセッサ５によりＲＯ
Ｍ６に格納されたプログラムに従って表示器１をリフレ
ッシュ動作されるよう処理され、この処理されたデータ
がデータバス５０を介してレジスタ４１， ４２に書込
まれる。The data to be displayed on the display 1 is written in the RAM 7, and this data is sent to the RO by the microprocessor 5.
The display device 1 is processed to be refreshed according to the program stored in the M6, and the processed data is written to the registers 41 and 42 via the data bus 50.

即ち、マイ．クロプロセッサ５は、ＲＯＭ６に格納され
たプログラムに従って、デイジット１１〜１６のうちい
ずれか１つを選択するデイジット情報をテ゛イジットレ
ジスタ４１に書込み、ＲＡＭ７より表示すべきデータを
読出して、上記選択されたデイジットのセグメントを選
択するセグメント情報をセグメントレジスタ４２に書込
む。In other words, my. The computer processor 5 writes digit information for selecting one of digits 11 to 16 in the digit register 41 according to the program stored in the ROM 6, reads data to be displayed from the RAM 7, and selects the selected digit. Segment information for selecting a segment of digits is written to segment register 42.

なお、これら情報の書込みは、マイクロプロセッサ５よ
りレジスタ４１，レジスタ４２のクロツク端子に供給さ
れる書込みストローブ信号Ｓｔに同期して行われる。Note that writing of this information is performed in synchronization with a write strobe signal St supplied from the microprocessor 5 to the clock terminals of the registers 41 and 42.

さらに、デイジットドライバ３１は、テ゛イジットレジ
スタ４１に書込まれたデイジット情報に従って、デイジ
ット１１〜１６のうち１つを選択駆動させ、セグメント
ドライバ３２は、セグメントレジスタ４２に書込まれた
セグメント情報に従って、上記選択されたｌつのデイジ
ットのセグメン｝ａ−ｇを選択駆動し、表示器上の１つ
のテ゛イジットに数字を表示する。Further, the digit driver 31 selectively drives one of digits 11 to 16 according to the digit information written in the digit register 41, and the segment driver 32 selectively drives one of the digits 11 to 16 according to the segment information written in the segment register 42. , segments }a-g of the selected one digit are selectively driven to display a number on one digit on the display.

例えばＲＡＭ７に書込まれた６桁の１０進数に対応する
データは、マイクロプロセッサ５により始めその１０進
数の第１桁目の数が取出され、レジスタ４１に第１桁目
のデイジット１１ヲ選択するディジット情報が書込まれ
、レジスタ４２には第１桁目の数を表示するためのセグ
メント情報が書込まれる。For example, for data corresponding to a 6-digit decimal number written in the RAM 7, the first digit of the decimal number is taken out by the microprocessor 5, and the first digit 11 is selected in the register 41. Digit information is written, and segment information for displaying the first digit number is written into the register 42.

このようにして始めに第１桁目の数字が、デイジット１
１に表示された後、一定時間が経過すると、次の桁を表
示するようマイクロプロセッサ５より次のデイジット情
報及びセグメント情報が、夫々レジスタ４１，レジスタ
４２に書込みストローブ信号Ｓｔの発生とともに書込ま
れる。In this way, the first digit is digit 1.
1, after a certain period of time has elapsed, the microprocessor 5 writes the next digit information and segment information into the registers 41 and 42, respectively, in order to display the next digit, with the generation of the write strobe signal St. .

従って、第ｌ桁目が表示されて一定時間が経過すると、
次の書込みストローブ信号の発生により、次の桁の情報
がレジスタ４１．４２に書込まれて第２桁目がデイジッ
ト１２に表示され、以下順次第３桁目、第４桁目と間欠
的に表示が行われる。Therefore, after the first digit is displayed and a certain period of time has passed,
When the next write strobe signal is generated, the next digit of information is written to registers 41 and 42, the second digit is displayed on digit 12, and then the third and fourth digits are displayed intermittently. Display is performed.

第２図の如く６桁を表示する表示器においては、５ＱＨ
ｚ以上の周期でリフレッシュ動作をくり返せば、見かけ
上全桁を同時に表示することが可能となる。In a display that displays 6 digits as shown in Figure 2, 5QH
By repeating the refresh operation at a cycle of z or more, it becomes possible to display all digits at the same time.

このようにマイクロプロセッサにより、リフレッシュ動
作をさせる従来からの表示装置は、駆動されるデイジッ
トが常に１つであるため、消費電流を非常に少なくする
ことができる。In the conventional display device in which the refresh operation is performed by a microprocessor in this manner, only one digit is driven at all times, so current consumption can be extremely reduced.

しがしながらマイクロプロセッサ５が他の演算処理を行
い、その間リフレッシュ動作を止めると、レジスタ４１
． ４２の内容は書きかえられない。However, if the microprocessor 5 performs other arithmetic processing and stops the refresh operation during that time, the register 41
．． The contents of 42 cannot be rewritten.

このために最後に選択された桁だけが表示器１に表示さ
れ、他の桁は表示されず、表示器１には誤まった表示が
行われることになる。For this reason, only the last selected digit is displayed on the display 1, and the other digits are not displayed, resulting in an incorrect display on the display 1.

従って、このような誤表示を行うことなしに、マイクロ
プロセッサ５にリフレッシュ動作以外の演算処理を行わ
せるには、リフレッシュ動作を最優先させ、他の処理は
リフレッシュ動作の合間に行うことが必要であった。Therefore, in order to have the microprocessor 5 perform arithmetic processing other than the refresh operation without causing such erroneous display, it is necessary to give top priority to the refresh operation and perform other processes in between the refresh operations. there were.

従って、リフレッシュ動作のために費す時間、所謂オー
バーヘッドのためにマイクロプロセッサの処理能力が著
しく狭められていた。Therefore, the processing power of the microprocessor has been significantly reduced due to the so-called overhead, which is the time required for the refresh operation.

本考案は、このような従来技術の欠点を解決するもので
あり、マイクロプロセッサがリフレッシュ動作以外の演
算処理を連続して行う場合に、レジスタ４１或は、４２
の出力を禁止する禁止手段により表示器の表示を禁止し
、誤った表示を行わないようにしたものである。The present invention solves these drawbacks of the conventional technology, and when a microprocessor continuously performs arithmetic processing other than refresh operations, the register 41 or 42 is
In this system, the display on the display device is prohibited by means of a prohibition means that prohibits the output of the signal, thereby preventing erroneous display.

第３図ａは、このような本考案目的を達戊するための禁
止手段を示すブロック系統図である。FIG. 3a is a block system diagram showing prohibition means for achieving the object of the present invention.

禁止手段１０はリトリガブル・パルス発生回路８とゲー
ト回路９とを具備している。The inhibiting means 10 includes a retriggerable pulse generating circuit 8 and a gate circuit 9.

４０は第２図に於ける従来装置のレジスタ４１或は、４
２を表わし、３０は同じく第２図に於けるドライバ３１
或は、３２を示す。40 is the register 41 or 4 of the conventional device in FIG.
2, and 30 also represents the driver 31 in FIG.
Or it shows 32.

レジスタ４０の各出力４０ ａは夫夫ゲート回路９を介
してドライバ３０に接続されており、上記ゲート回路９
はリトリガブル・パルス発生回路８の出力ａがら供給さ
れるパルスＰによりゲートを開く。Each output 40a of the register 40 is connected to the driver 30 via the gate circuit 9.
The gate is opened by the pulse P supplied from the output a of the retriggerable pulse generation circuit 8.

従って、パルスＰがゲート回路９に供給されている間は
、ドライバ３０にレジスタ４０の出力４０ ａが供給さ
れる。Therefore, while the pulse P is being supplied to the gate circuit 9, the output 40a of the register 40 is supplied to the driver 30.

またリトリガブル・パルス発生回路８は、書込ストロー
ブ信号Ｓｔの入力により、所定時間ｔなるパルス幅を有
するパルスＰを発生し、この時間ｔは書込ストローブ信
号Ｓｔが発生する時間間隔、即ちリフレッシュ間隔より
もわずかに大きくとられている。In addition, the retriggerable pulse generation circuit 8 generates a pulse P having a pulse width of a predetermined time t in response to the input of the write strobe signal St, and this time t is the time interval at which the write strobe signal St is generated, that is, the refresh interval. It is slightly larger than the

図ｂは、リトリガブル・パルス発生器８の動作説明に供
する図であり、書込ストローブ信号Ｓｔが発生すると、
時間幅大なる出力端子ａより発生するパルスＰと、書込
ストローブ信号Ｓｔを示している。FIG. b is a diagram for explaining the operation of the retriggerable pulse generator 8. When the write strobe signal St is generated,
A pulse P generated from an output terminal a having a large time width and a write strobe signal St are shown.

このため、マイクロプロセッサ５がリフレッシュ動作を
行っている間は、第２図に示した従来装置と同様に表示
器１には各桁の表示が順次行われ、全桁のデータが表示
される。Therefore, while the microprocessor 5 is performing the refresh operation, each digit is sequentially displayed on the display 1, similar to the conventional device shown in FIG. 2, and data for all digits is displayed.

一方マイクロプロセッサ５が一時他の演算処理を行う必
要がある時は、リフレッシュ動作の中断後、所定の時間
ｔを経ると、リトリガブルス発生回路８のパルスＰが消
えてゲート９が閉じる。On the other hand, when the microprocessor 5 temporarily needs to perform other arithmetic processing, the pulse P of the retriggerable generation circuit 8 disappears and the gate 9 closes after a predetermined time t has elapsed after the refresh operation is interrupted.

従って、ドライバ３０にはレジスタ４０の出力４０ ａ
が供給されなくなり、表示器１にはテ゛一夕が表示され
ない。Therefore, the driver 30 has the output 40a of the register 40.
is no longer supplied, and the display 1 does not display any data at all.

このように本考案の実施により、マイクロプロセッサ５
が、リフレッシュ動作を中止した場合は、表示器１の表
示が行われないため、表示器１に誤まった表示がなされ
ることはなくなる。In this way, by implementing the present invention, the microprocessor 5
However, if the refresh operation is canceled, no display is performed on the display 1, so that the display 1 will not display an incorrect display.

また従来では、誤表示を行わせることなくリフレッシュ
動作以外の演算をマイクロプロセッサに行わせるには、
リフレッシュ動作によるオーバーヘッドによりマイクロ
プロセッサの処理能力が制限されていた。In addition, in the past, in order to have a microprocessor perform operations other than refresh operations without causing erroneous display,
The overhead of refresh operations has limited the processing power of microprocessors.

しかし本考案の実施により、リフレッシュ動作を中断し
ても誤表示を行わないため、マイクロプロセッサはオー
バーヘッドの影響を受けることがなく、長い間リフレッ
シュ動作以外の演算を行うことができるようになる。However, by implementing the present invention, no erroneous display occurs even if the refresh operation is interrupted, so the microprocessor is not affected by overhead and can perform operations other than the refresh operation for a long time.

なお、第３図ａにおいて、禁止手段１０は第２図におけ
るデイジットレジスタ４１又は、セグメントレジスタ４
２のいずれかに適用されればよく、デイジットレジスタ
４１又は、セグメントレジスタ４２のいずれかの出力が
禁止手段１０により禁止されれば、表示器１は表示を行
わない。In addition, in FIG. 3a, the inhibiting means 10 is the digit register 41 or the segment register 4 in FIG.
If the output of either the digit register 41 or the segment register 42 is prohibited by the inhibiting means 10, the display 1 will not display.

しかしながら禁止手段１０をレジスタ４１． ４２の双
方に適用してもよいことはもちろんである。However, the inhibiting means 10 is set to the register 41. Of course, the present invention may be applied to both of 42 and 42.

第４図は、禁止手段１０の他の実施例を示す系統ブロッ
ク図である。FIG. 4 is a system block diagram showing another embodiment of the inhibiting means 10.

この禁止手段は、レジスタ４０がリセット端子ＣＲを有
する場合に適用されうるちのであり、書込ストローブ信
号Ｓｔがレジスタ４０のクロツク端子ＣＬに供給される
とともに、リトリガブル・パルス発生器８にも供給され
、この’Ｊ ｝リガブル発生器８の出力は、レジスタ４
０のリセツト端子ＣＲに供給される。This inhibiting means is applicable when the register 40 has a reset terminal CR, and the write strobe signal St is supplied to the clock terminal CL of the register 40 and also to the retriggerable pulse generator 8. , this 'J } output of the regable generator 8 is stored in the register 4
0 reset terminal CR.

リト゛リガブル・パルス発生器８は第３図にて示したも
のと同様、書込ストローブ信号Ｓｔが供給されると、所
定時間ｔなるパルス幅を有するものである。Like the one shown in FIG. 3, the resettable pulse generator 8 has a pulse width of a predetermined time t when the write strobe signal St is supplied.

従って、所定時間ｔ内に書込ストローブ信号Ｓｔが供給
されないとパルスＰが消失することによりレジスタ４０
はリセットされ、ドライバ３０は駆動されない。Therefore, if the write strobe signal St is not supplied within the predetermined time t, the pulse P disappears and the register 40
is reset and the driver 30 is not driven.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、複数桁の表示を同時に行う表示装置のブロッ
ク系統図、第２図は、リフレッシュ動作を行う従来の表
示装置のブロック系統図、第３図ａは、本考案表示装置
に適用される禁止手段のブロック系統図、図ｂはその動
作説明に供する図、第４図は、本考案表示装置に適用さ
れる禁止手段の他の例のブロック系統図である。 １：表示器、３１：デイジットドライバ、３２：セグメ
ントドライバ、４１：デイジットレジスタ、４２：セグ
メントレジスタ、５：マイクロプロセッサ、６：ＲＯＭ
、７：ＲＡＭ、４０：レジスタ、８：リトリガブル・パ
ルス発生回路、９：ゲート回路、１０：禁止手段、３０
：ドライバ、Ｓｔ：書込みストローブ信号。FIG. 1 is a block system diagram of a display device that simultaneously displays multiple digits, FIG. 2 is a block system diagram of a conventional display device that performs a refresh operation, and FIG. FIG. 4 is a block system diagram of another example of the prohibition means applied to the display device of the present invention. FIG. 1: Display, 31: Digit driver, 32: Segment driver, 41: Digit register, 42: Segment register, 5: Microprocessor, 6: ROM
, 7: RAM, 40: Register, 8: Retriggerable pulse generation circuit, 9: Gate circuit, 10: Inhibition means, 30
: Driver, St: Write strobe signal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数桁の数字或は、文字を表示器に表示する表示装置で
あって、該表示すべき数字或は、文字の各桁を順次１桁
づつマイクロプロセッサよりストローブ信号の発生によ
り、リフレッシュ表示する表示装置において、上記スト
ローブ信号が発生した後一定時間は上記表示器を駆動さ
せ上記一定時間新たなストローブ信号が発生されないと
上記表示器の駆動を禁止する禁止手段を具備してなる表
示装置。A display device that displays multiple digits or characters on a display, in which each digit of the numbers or characters to be displayed is refreshed one by one by the generation of a strobe signal from a microprocessor. The display device comprises a prohibiting means for driving the display for a predetermined period of time after the generation of the strobe signal and prohibiting driving of the display if no new strobe signal is generated for the predetermined period of time.