JPS5985185A - テレビジヨン受信装置 - Google Patents
テレビジヨン受信装置Info
- Publication number
- JPS5985185A JPS5985185A JP57194973A JP19497382A JPS5985185A JP S5985185 A JPS5985185 A JP S5985185A JP 57194973 A JP57194973 A JP 57194973A JP 19497382 A JP19497382 A JP 19497382A JP S5985185 A JPS5985185 A JP S5985185A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- video signal
- line
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はテレビジョン受信装置に関する。
背景技術
我か国の標準方式のテレビジョンシステムはインターレ
ース走査方式を採用している。第1図に示すように、テ
レビジョン受信装置(以下、「IV Jと略記する。)
の画面は525本のラインで構成され、実線lと破線2
で示される2つの粗い画面(フィールド)で1つの画面
(フレーム)を構成する。周知のように、1つのフィー
ルドは1/60秒毎に繰り返えされるので画面全体をみ
れば60ザイクルで人間の視感特性によりちらつき(フ
リッカ)は目立たない。しかし、第1のフィールド1と
第2のフィールド2のそれぞれについてみれは、1/3
0秒毎の繰り返しとなっているので細部(例えばライン
単位)でみれば30サイクルでフリッカが目立つ。つま
り、文字の縁がちらついたり、画像が速く動くなどする
と粗い走査線構造が顕わになる。そして、最近のTV画
面の高輝度化あるいは大型化がこのちらつきをさらに目
立ったものにしている。
ース走査方式を採用している。第1図に示すように、テ
レビジョン受信装置(以下、「IV Jと略記する。)
の画面は525本のラインで構成され、実線lと破線2
で示される2つの粗い画面(フィールド)で1つの画面
(フレーム)を構成する。周知のように、1つのフィー
ルドは1/60秒毎に繰り返えされるので画面全体をみ
れば60ザイクルで人間の視感特性によりちらつき(フ
リッカ)は目立たない。しかし、第1のフィールド1と
第2のフィールド2のそれぞれについてみれは、1/3
0秒毎の繰り返しとなっているので細部(例えばライン
単位)でみれば30サイクルでフリッカが目立つ。つま
り、文字の縁がちらついたり、画像が速く動くなどする
と粗い走査線構造が顕わになる。そして、最近のTV画
面の高輝度化あるいは大型化がこのちらつきをさらに目
立ったものにしている。
また、このちらつきは静止画[象で特に目立つもので、
将来実用化が予定されている文字放送、キャップテンシ
ステムなど、文字を主体とした静止画表示さらには表示
文字数の増加によるより精細な表示において問題となる
。
将来実用化が予定されている文字放送、キャップテンシ
ステムなど、文字を主体とした静止画表示さらには表示
文字数の増加によるより精細な表示において問題となる
。
従来、このぢらつきを改善する方法として、フレームメ
モリ(またはフィールドメモリ)に画像内容を蓄積しそ
れをフィールド周波数(N−173c標準方式で5Qt
lz)で読み出し画像信号に再構成して表示する手法が
提案されている。しかし、1フレームまたは1フイ一ル
ド分の画像内容を蓄積するには大容量のメモリ(たとえ
は1ライン300画素、240ライン、1画素8ビツト
でフレームメモリとして1.2Mビット)を必要としコ
スト的にも問題であった。
モリ(またはフィールドメモリ)に画像内容を蓄積しそ
れをフィールド周波数(N−173c標準方式で5Qt
lz)で読み出し画像信号に再構成して表示する手法が
提案されている。しかし、1フレームまたは1フイ一ル
ド分の画像内容を蓄積するには大容量のメモリ(たとえ
は1ライン300画素、240ライン、1画素8ビツト
でフレームメモリとして1.2Mビット)を必要としコ
スト的にも問題であった。
発明の目的
そこでこの発明の第1の目的は、現行のテレビジョンシ
ステムにおいて、フリッカのない高品質な画[象を表示
するテレビジョン受信装置を提供することにある。
ステムにおいて、フリッカのない高品質な画[象を表示
するテレビジョン受信装置を提供することにある。
第2の目的は、大容量のメモリを用いることなくずなわ
ち低コス]・てフリッカのない高精細度の画面を実現す
ることである。
ち低コス]・てフリッカのない高精細度の画面を実現す
ることである。
第3の目的は、文字放送やキャップテンシステム等の文
字図形表示またはパーソナルコンピュータのデータ端末
の表示に適用してフリッカのない安定した画面表示がで
きるようにすることである。
字図形表示またはパーソナルコンピュータのデータ端末
の表示に適用してフリッカのない安定した画面表示がで
きるようにすることである。
発明の要旨
高周波増幅手段、中間周波増幅手段、映像検波・増幅手
段を備え、CRTに表示するテレビジョン受信装置にお
いて、検波・増幅手段から出力される映像信号を1水平
走査期間分蓄積可能なライン記憶手段を少なくとも3つ
設ける。このライン記憶手段の前段に前記ライン記憶手
段の1つに選択的に切替える第1の切替スイッチング手
段を設けろ一方、ライン記憶手段の後段には、ライン記
憶手段の夫々から読出される映像信号と、ライン記憶手
段の各2つから読み出した映[象信号を相関処理した相
関映像信号とを選択的に切替えて映像信号の処理手段に
出力する第2の切替スイッチング手段を設け゛る。前記
検波・増幅手段から出力される映像信号から分離した同
期信号に基ついて前記第1の切替スイッチング手段を1
水平走査期間毎に切替え制御するとともに、前記第2の
切替スイツチンク手段を&水平走査期間毎に切替え制御
するスイッチング切替制御手段を設け、さらに、このス
イッチング切替制御手段の信号に応じて前記ライン記憶
手段における書込みと読出しを少なくとも制御篩する記
憶制御手段を設け、1水平走査期間に前記ライン記憶手
段から読み出した映像信号と、相関処理した前記相関映
像信号とを2つの走査線として順次に表示するように構
成する。すなわちライン記1意手段を3つの場合、3つ
のライン記憶手段のうちの1つに映像信号を書き込むと
きに他の2つのライン記憶手段を読出し可能としかつ読
出しは前記書込みの2倍の速度で行い、1つのライン記
憶手段から読出し次にこの読み出した同じライン記憶手
段から再度読み出すとともに、もう1つのライン記憶手
段から読出して相関処理を施し[)[J記相関映像信号
を作成し、1水平走査期間に2つの走査線を隣接して表
示し、フリッカのない高精細度の画面を実現したことを
特徴とするものである。
段を備え、CRTに表示するテレビジョン受信装置にお
いて、検波・増幅手段から出力される映像信号を1水平
走査期間分蓄積可能なライン記憶手段を少なくとも3つ
設ける。このライン記憶手段の前段に前記ライン記憶手
段の1つに選択的に切替える第1の切替スイッチング手
段を設けろ一方、ライン記憶手段の後段には、ライン記
憶手段の夫々から読出される映像信号と、ライン記憶手
段の各2つから読み出した映[象信号を相関処理した相
関映像信号とを選択的に切替えて映像信号の処理手段に
出力する第2の切替スイッチング手段を設け゛る。前記
検波・増幅手段から出力される映像信号から分離した同
期信号に基ついて前記第1の切替スイッチング手段を1
水平走査期間毎に切替え制御するとともに、前記第2の
切替スイツチンク手段を&水平走査期間毎に切替え制御
するスイッチング切替制御手段を設け、さらに、このス
イッチング切替制御手段の信号に応じて前記ライン記憶
手段における書込みと読出しを少なくとも制御篩する記
憶制御手段を設け、1水平走査期間に前記ライン記憶手
段から読み出した映像信号と、相関処理した前記相関映
像信号とを2つの走査線として順次に表示するように構
成する。すなわちライン記1意手段を3つの場合、3つ
のライン記憶手段のうちの1つに映像信号を書き込むと
きに他の2つのライン記憶手段を読出し可能としかつ読
出しは前記書込みの2倍の速度で行い、1つのライン記
憶手段から読出し次にこの読み出した同じライン記憶手
段から再度読み出すとともに、もう1つのライン記憶手
段から読出して相関処理を施し[)[J記相関映像信号
を作成し、1水平走査期間に2つの走査線を隣接して表
示し、フリッカのない高精細度の画面を実現したことを
特徴とするものである。
以下、本発明の実施例を図1njとともに説明する。
実施例
第2図は本発明の骨子となるノンインタレース走査方式
の原理を示す図である。第2図(a)には、映1象信号
を1水平走査期間分蓄積可能なライン記憶手段が3つす
なわちラインメモリ1.ラインメモリ2.ラインメモリ
3が示されている。第2図(1))はCRT画面10を
示し、それぞれのラインメモリの出力及びその相関をと
った出力に対応する走査線(ライン)が示されている。
の原理を示す図である。第2図(a)には、映1象信号
を1水平走査期間分蓄積可能なライン記憶手段が3つす
なわちラインメモリ1.ラインメモリ2.ラインメモリ
3が示されている。第2図(1))はCRT画面10を
示し、それぞれのラインメモリの出力及びその相関をと
った出力に対応する走査線(ライン)が示されている。
第2図(C)は各ラインメモリの読出し/書込みの概略
タイミングを示している。ラインメモリの読出し、書込
み及び表示は次の手順により実行される。
タイミングを示している。ラインメモリの読出し、書込
み及び表示は次の手順により実行される。
■ラインメモリ1から1水平走査期間(1xi−63,
5μs)の占の時間すなわち也込み時の2倍の速度で映
@信号を読み出し、画面1oのライン(1)に表示する
。
5μs)の占の時間すなわち也込み時の2倍の速度で映
@信号を読み出し、画面1oのライン(1)に表示する
。
■ラインメモリ1及びラインメモリ2の双方から読み出
し相関をとり(相関をとる部分は第2図(C)の斜線で
示す)、ライン(1−2)に表示する。
し相関をとり(相関をとる部分は第2図(C)の斜線で
示す)、ライン(1−2)に表示する。
この2つのラインの表示中、ラインメモリ3は書込み状
態である。
態である。
■続いてラインメモリ2から読出し、ライン(2)に表
示する。
示する。
■ラインメモリ2及びラインメモリ3から読出し、相関
をとってライン(2−3)に表示する。
をとってライン(2−3)に表示する。
この2つのラインの表示中、ラインメモリ1は書込み状
態である。
態である。
■続いてラインメモリ3から読出しライン(3)に表示
する。
する。
■ラインメモリ3及びラインメモリ1から読出し、相関
をとってライン(3−1)に表示する。
をとってライン(3−1)に表示する。
この2つのラインの表示中、ラインメモリ2は書込み状
態である。書込みは1水平走査期間(l l(二63.
5μs)で行なわれる。
態である。書込みは1水平走査期間(l l(二63.
5μs)で行なわれる。
次に、実施例のテレビジョン受1言装置の要部をブロッ
ク図で第3図に示v。
ク図で第3図に示v。
アンテナ11から入力されたテレビジョン信号は、フロ
ック2で総括して示される映像[8号出力回路12で高
周波増幅、中間周波増幅、検波、増幅されベースバンド
の映像信号Aとなる。この信号はラインメモリ処理回路
13に入力され、ラインメモリ制御・切換回路14の制
御のもとにメモリ映像信号1(を出力する。この処理さ
れたメモリ映1象信号1<は次段の映像信号の処理回路
15に入力され、輝度信号2電信号の分離、直流再生な
ど一連の処理(周知の輝度9色差信号の処理など)か施
された後、混合・切換回路16を介してCR′■゛ドラ
イブ回路17へ出力される。出力信号はCI(′■”ド
ライブ回路17で増幅された後crt−rIBをドライ
ブし画面10に表示される。
ック2で総括して示される映像[8号出力回路12で高
周波増幅、中間周波増幅、検波、増幅されベースバンド
の映像信号Aとなる。この信号はラインメモリ処理回路
13に入力され、ラインメモリ制御・切換回路14の制
御のもとにメモリ映像信号1(を出力する。この処理さ
れたメモリ映1象信号1<は次段の映像信号の処理回路
15に入力され、輝度信号2電信号の分離、直流再生な
ど一連の処理(周知の輝度9色差信号の処理など)か施
された後、混合・切換回路16を介してCR′■゛ドラ
イブ回路17へ出力される。出力信号はCI(′■”ド
ライブ回路17で増幅された後crt−rIBをドライ
ブし画面10に表示される。
一方、検波・増幅された映像信号Aはラインメモリ制i
卸・リノ醇回路14に入力されるとともに同期シ)離回
路19に入力され、同期分離回路19はラインメモリ制
御・切替回路14へ複合同期信号(コンポジット・シン
ク; COMP 5YNC)を出力する。他方、メモ
リ映像信号I(は切換回路20を介し再生同期分離回路
21に入力され、■及び14の同期信号の分離が行なわ
れる。それぞれの出力は、■発振ドライブ回路22.■
Iパルス発生回路23に馬えられる。■発振ドウ4フ 6Q11zの垂直掃引信号を発生しく垂直)偏向ヨーク
25に供給する。そして[lパルス発生回路23では3
15 K.1.−1zのHパルス( A I” C処
理を含む)を発生し、これを偏向ヨーク25及び高圧発
生回路24に供給している。
卸・リノ醇回路14に入力されるとともに同期シ)離回
路19に入力され、同期分離回路19はラインメモリ制
御・切替回路14へ複合同期信号(コンポジット・シン
ク; COMP 5YNC)を出力する。他方、メモ
リ映像信号I(は切換回路20を介し再生同期分離回路
21に入力され、■及び14の同期信号の分離が行なわ
れる。それぞれの出力は、■発振ドライブ回路22.■
Iパルス発生回路23に馬えられる。■発振ドウ4フ 6Q11zの垂直掃引信号を発生しく垂直)偏向ヨーク
25に供給する。そして[lパルス発生回路23では3
15 K.1.−1zのHパルス( A I” C処
理を含む)を発生し、これを偏向ヨーク25及び高圧発
生回路24に供給している。
これらの回路と関連して、本装置にはパーソナルコンピ
ュータや文字放送,キャップテンシステム等のテレビジ
ョン信号以外のディジタルサービス用( It 、 G
、 B信号レベルでの処理用)の回路手段も設けられ
ている。すなわち、端子26はディジタルサービス用の
入力端子でサービス信号はインターフェース回路27に
よって当該装置に受は入れられる。ザービスインターフ
ェース回路27か,らのサービス信号は混合切換回路1
6に力えられるとともに、切換回路20に力えられる。
ュータや文字放送,キャップテンシステム等のテレビジ
ョン信号以外のディジタルサービス用( It 、 G
、 B信号レベルでの処理用)の回路手段も設けられ
ている。すなわち、端子26はディジタルサービス用の
入力端子でサービス信号はインターフェース回路27に
よって当該装置に受は入れられる。ザービスインターフ
ェース回路27か,らのサービス信号は混合切換回路1
6に力えられるとともに、切換回路20に力えられる。
混合リノ喚回路16は、映[象信号とサービス信号とを
混合するか又はどちらか一方に切換える。ここではR、
G 、 Bli号レベルで処理される。切換回路20は
テレビジョン信号とサービス信号の同期信号を選択的に
切換えるだめの回路である。なお、サービス信号の形態
にはR、G 、 J3以外にビデオ信号のものもあるが
、ここではR,G、Bのものに限って説明している。
混合するか又はどちらか一方に切換える。ここではR、
G 、 Bli号レベルで処理される。切換回路20は
テレビジョン信号とサービス信号の同期信号を選択的に
切換えるだめの回路である。なお、サービス信号の形態
にはR、G 、 J3以外にビデオ信号のものもあるが
、ここではR,G、Bのものに限って説明している。
また、後述するようにラインメモリ処理回路13の出力
信号I(は広帯域化されており、このため、映像信号の
処理回路15.混浴切換回路16.CRTドライブ回路
17及びCRT18は広帯域に対する考慮がなされてい
る。なおまた、本装置におりる水平発振周波数は、上記
したように、従来の発振周波数(15,7KH7,)の
2倍すなわち31、5 K l−1zであることも特徴
である。
信号I(は広帯域化されており、このため、映像信号の
処理回路15.混浴切換回路16.CRTドライブ回路
17及びCRT18は広帯域に対する考慮がなされてい
る。なおまた、本装置におりる水平発振周波数は、上記
したように、従来の発振周波数(15,7KH7,)の
2倍すなわち31、5 K l−1zであることも特徴
である。
次に、本発明の要部をなすラインメモリ処理回路13及
びラインメモリ制御・切換制御回路14について説明す
る。第4図はその構成で1.第5図にタイツ・チャート
を示ず。
びラインメモリ制御・切換制御回路14について説明す
る。第4図はその構成で1.第5図にタイツ・チャート
を示ず。
参照番号31,32.33で示される3つのラインメモ
IJ ]、 、 2 、3は映像信号を1水平期間分蓄
積可能なメモリで、本例ではディジタルメモリ(MoS
、ICメモリなど)をもって構成している。ラインメモ
リ30のi?iJ段には、ラインメモリ1 (311、
ラインメモリ2 (321、ラインメモリ3 f331
の一つに選択的に切替える第1のスイッチング手段とし
てのスイッチ34が設けられる。ラインメモリ30の後
段には、ラインメモリ30のそれぞれから5売出される
映像信号と、ラインメモリ1,2.3の各二つから読み
出した映像信号を相関処理した相関映像信号の金言16
系統を選択的に切換えて出力する第2のスイッチング手
段としてのスイッチ35が設けられる。上記スイッチ3
4.35はいずれも半導体回路で構成するものである。
IJ ]、 、 2 、3は映像信号を1水平期間分蓄
積可能なメモリで、本例ではディジタルメモリ(MoS
、ICメモリなど)をもって構成している。ラインメモ
リ30のi?iJ段には、ラインメモリ1 (311、
ラインメモリ2 (321、ラインメモリ3 f331
の一つに選択的に切替える第1のスイッチング手段とし
てのスイッチ34が設けられる。ラインメモリ30の後
段には、ラインメモリ30のそれぞれから5売出される
映像信号と、ラインメモリ1,2.3の各二つから読み
出した映像信号を相関処理した相関映像信号の金言16
系統を選択的に切換えて出力する第2のスイッチング手
段としてのスイッチ35が設けられる。上記スイッチ3
4.35はいずれも半導体回路で構成するものである。
また、相関回路36はう1ンメモリ1とラインメモリ2
の内容の相関をとるためのもの、相関回路37はライン
メモリ2と3の内容の相関をとるためのもの、相関回路
38はラインメモリ3と1の内容の(1関をきるための
ものである。相関は、本例では、両内容の平均をとる処
理である。相関回路36.37゜38のそれぞれからは
両内容の平均出力が得られる。
の内容の相関をとるためのもの、相関回路37はライン
メモリ2と3の内容の相関をとるためのもの、相関回路
38はラインメモリ3と1の内容の(1関をきるための
ものである。相関は、本例では、両内容の平均をとる処
理である。相関回路36.37゜38のそれぞれからは
両内容の平均出力が得られる。
スイッチ34の入力側にはA/Dコンバータ39か接、
涜され、検波・増幅された複合映像信号Aを3[5cで
ナンプリングし8ビツトに量子化してディジタル信号と
して出力する。他方、スイッチ35の出力側にD /
Aコンバータ40が接続され、これは8ビツトのディジ
タル信号を周波数6”scでアナログ信号に変換する。
涜され、検波・増幅された複合映像信号Aを3[5cで
ナンプリングし8ビツトに量子化してディジタル信号と
して出力する。他方、スイッチ35の出力側にD /
Aコンバータ40が接続され、これは8ビツトのディジ
タル信号を周波数6”scでアナログ信号に変換する。
本例ではR−2Rのラダー回路で構成されている。この
ようにラインタルメモIJ 30に記憶される複合映像
信号は阻子化ビット数8ビツト(256階調〕であるの
で複合映像信号の最高周波数を4.2 M [−1z
、サンプリング周波数(A / I)コンバータ39)
が3 ’sc (10,7M)lz 、 fsC=3
.58MHz :色副搬送波周波数)だから、各ライン
メモリは約551(ビットの容量でよい。3ライン分で
総H’ 16.5 Kビットである。
ようにラインタルメモIJ 30に記憶される複合映像
信号は阻子化ビット数8ビツト(256階調〕であるの
で複合映像信号の最高周波数を4.2 M [−1z
、サンプリング周波数(A / I)コンバータ39)
が3 ’sc (10,7M)lz 、 fsC=3
.58MHz :色副搬送波周波数)だから、各ライン
メモリは約551(ビットの容量でよい。3ライン分で
総H’ 16.5 Kビットである。
ラインメモリ制御・切替制御回路14には、ラインメモ
リ30を制御するメモリ制御回路41と、スイッチ34
.スイッチ35の双方の切替を制御するスイッチ制御回
路42と、fFJ記メセメモリ制御回路41ロックを供
給するクロック回路43が含まれる。クロック回路43
には、映像信号Aと複合同明信号(COMP 5YNC
)[7)特にl−1−5YNcが人力されるfsc再生
回路44を含み、この回路44でカラーバースト信号を
抜き取り、これに同期したfSC(3,58MIIz
)の連続波が再生される。この連続波は後続の読出しク
ロック発生口ll′845へ与えられ6逓倍され、メモ
リ制御回路41及び書込クロック発生回路46へ出力さ
れる。1込クロック発生回路46ては、6rscを分周
し3rscを作成し、同じくメモリ制御回路41へ出力
される。メモリ開側1回路41は、この” ’sc ”
’scをそれぞれA/Dコンバータ39 + D /
Aコンバータ40へ出力する一方、このクロック信号
てラインメモリ30のアドレス信号を作成する。
リ30を制御するメモリ制御回路41と、スイッチ34
.スイッチ35の双方の切替を制御するスイッチ制御回
路42と、fFJ記メセメモリ制御回路41ロックを供
給するクロック回路43が含まれる。クロック回路43
には、映像信号Aと複合同明信号(COMP 5YNC
)[7)特にl−1−5YNcが人力されるfsc再生
回路44を含み、この回路44でカラーバースト信号を
抜き取り、これに同期したfSC(3,58MIIz
)の連続波が再生される。この連続波は後続の読出しク
ロック発生口ll′845へ与えられ6逓倍され、メモ
リ制御回路41及び書込クロック発生回路46へ出力さ
れる。1込クロック発生回路46ては、6rscを分周
し3rscを作成し、同じくメモリ制御回路41へ出力
される。メモリ開側1回路41は、この” ’sc ”
’scをそれぞれA/Dコンバータ39 + D /
Aコンバータ40へ出力する一方、このクロック信号
てラインメモリ30のアドレス信号を作成する。
スイッチ制御回路42は複合同期信号を基準にチー1−
信冒を作成し、スイッチ34に第5図て示ず、B 、
C、1,、)のf4号を与えるとともにメモリ制1f1
1回路41にも同し信号を力える。また、スイッチ35
には、第5図に示ずE、 F 、 G 、 II 、
I 。
信冒を作成し、スイッチ34に第5図て示ず、B 、
C、1,、)のf4号を与えるとともにメモリ制1f1
1回路41にも同し信号を力える。また、スイッチ35
には、第5図に示ずE、 F 、 G 、 II 、
I 。
■の1a号をIjえるとともにメモリ制御1111回路
41にも同じ信号を与える。メモリ制御回路41ては、
B 、 C、I)の信号に応じて書込指令信号を作成す
る一方、Ji 、 Jの信号に応じて読出指令信号を作
成し、1)り記したアドレス信号とともにこの指令信号
をアドレスバスを介しそれぞれのラインメモリ1.2.
3に出力4−る。
41にも同じ信号を与える。メモリ制御回路41ては、
B 、 C、I)の信号に応じて書込指令信号を作成す
る一方、Ji 、 Jの信号に応じて読出指令信号を作
成し、1)り記したアドレス信号とともにこの指令信号
をアドレスバスを介しそれぞれのラインメモリ1.2.
3に出力4−る。
第5図により、ノンインターレースのための映像信q′
にの生成について説明する。第5図中、入力映像信号へ
の一4二方に伺した(3) 、 (1) 、 +21
、 (3) 、 +IL(2)・・・・・・・の番号は
書込み中のラインメモリの番号に対応し、また、メモリ
出力の映像信号1(の上方(こイ・1 し〕こ (1−
2) 、(21,(2−3) 、(31,(3
−1)、・・・・・・・・の番号は読出し中のライメモ
リの番号に対応している。
にの生成について説明する。第5図中、入力映像信号へ
の一4二方に伺した(3) 、 (1) 、 +21
、 (3) 、 +IL(2)・・・・・・・の番号は
書込み中のラインメモリの番号に対応し、また、メモリ
出力の映像信号1(の上方(こイ・1 し〕こ (1−
2) 、(21,(2−3) 、(31,(3
−1)、・・・・・・・・の番号は読出し中のライメモ
リの番号に対応している。
今、ラインメモリ3が卦込みモード(信号りがI−1i
gh )にあるとき、ラインメモリ1を先ず読出しモ
ートニジて読出し、続いてラインメモリ1,2を読出し
モードにして読出す。書込信号のl H期間に2ライン
分読み出すため前述したように読出しクロックは1q込
みクロック(3fsc)の2倍(6[sc)である。ま
た、映像信号Aのところに示すように、映[象信号の切
換ゲート期間はLI−S y n (の前縁から次のl
l−5yncの前縁迄の間である。スイッチンクノイズ
が表示画面に現れるのを防止するためである。また、5
1口出しスイッチイコケは書込みスィッチ1言号に同期
し、8■+のタイミングは読出し→j−ンプリングクロ
ツクをカウント(317μS 、 682力で7ント)
して作成している。
gh )にあるとき、ラインメモリ1を先ず読出しモ
ートニジて読出し、続いてラインメモリ1,2を読出し
モードにして読出す。書込信号のl H期間に2ライン
分読み出すため前述したように読出しクロックは1q込
みクロック(3fsc)の2倍(6[sc)である。ま
た、映像信号Aのところに示すように、映[象信号の切
換ゲート期間はLI−S y n (の前縁から次のl
l−5yncの前縁迄の間である。スイッチンクノイズ
が表示画面に現れるのを防止するためである。また、5
1口出しスイッチイコケは書込みスィッチ1言号に同期
し、8■+のタイミングは読出し→j−ンプリングクロ
ツクをカウント(317μS 、 682力で7ント)
して作成している。
ラインメモリ1が読出されている間、スイッチ35(第
4図)はラインメモIJ 1 (31に接続される。
4図)はラインメモIJ 1 (31に接続される。
ラインメモリ1,2から読出されている間は相関回路3
6に接続される。次に今度はラインメモリ1 (31+
が書込みモードとなり、ラインメモリ2 +32)から
読出し、続いてラインメモリ2,3から読出される。次
の11−1では、ラインメモリ2が書込みモードとなり
、ラインメモリ3続いてラインメモリ3.1からn売み
出される。このようにして読出された信号は第5図の映
像信号1(で示すように、与11周期の映像信すである
。なお、前述した如く、相関1,2.3のいrれにおい
ても2つのラインメモリ内容の振幅レベルの平均をとっ
でおり、8ビツトの信号を加算し友にする(1ビツトを
L 5BllllIにシフトする)ようにしている。相
関処理にはこの外に重みをもたせるなどの手法もある。
6に接続される。次に今度はラインメモリ1 (31+
が書込みモードとなり、ラインメモリ2 +32)から
読出し、続いてラインメモリ2,3から読出される。次
の11−1では、ラインメモリ2が書込みモードとなり
、ラインメモリ3続いてラインメモリ3.1からn売み
出される。このようにして読出された信号は第5図の映
像信号1(で示すように、与11周期の映像信すである
。なお、前述した如く、相関1,2.3のいrれにおい
ても2つのラインメモリ内容の振幅レベルの平均をとっ
でおり、8ビツトの信号を加算し友にする(1ビツトを
L 5BllllIにシフトする)ようにしている。相
関処理にはこの外に重みをもたせるなどの手法もある。
なおまた、特に相関処理をすることなく、同じ1つのラ
インメモリから2回続けて読出し走査線を2本作る手法
も変形例として考えられる。第5図の■ぐで(1−2)
→(1) 、 (2→3)→(21,(3−1)→(3
)とするものである。この場合読出しスイッチ35は相
関回路36,37.38への切薩えは行なわず、2 I
−1期間連続してラインメモリのそれぞれと接続される
。
インメモリから2回続けて読出し走査線を2本作る手法
も変形例として考えられる。第5図の■ぐで(1−2)
→(1) 、 (2→3)→(21,(3−1)→(3
)とするものである。この場合読出しスイッチ35は相
関回路36,37.38への切薩えは行なわず、2 I
−1期間連続してラインメモリのそれぞれと接続される
。
なお、」−記実施例ではラインメモリをディジタルメモ
リとしたが、例えばc CI)や13 B Dのよう、
なアナログメモリを使用してもよい。この場合、A
/ 11)コンバーク、I)/Aコンバータは不要とな
る。
リとしたが、例えばc CI)や13 B Dのよう、
なアナログメモリを使用してもよい。この場合、A
/ 11)コンバーク、I)/Aコンバータは不要とな
る。
また、実施例では、クロック回路43ては[SCるすな
わち3逓倍してさらに2逓倍して6 fscを作成する
ようにしてもよい。サンプリングクロックは本実施例の
ように色副搬送波に同期したもの以外に全く独立したク
ロック発生源のものから作成するようにすることも可能
である。
わち3逓倍してさらに2逓倍して6 fscを作成する
ようにしてもよい。サンプリングクロックは本実施例の
ように色副搬送波に同期したもの以外に全く独立したク
ロック発生源のものから作成するようにすることも可能
である。
なおまた、上記実施例はN l’ S C方式を前提に
したが、ここに開示の技術はもちろんl’AL方式。
したが、ここに開示の技術はもちろんl’AL方式。
SF、CAM方式にも同様に適用できるものである。
効果
以上のように、本発明は少なくとも3つのラインメモリ
を用い読出しを%H周期て切替え制御するとともに2つ
のメモリ内容の相関をとってIII周期で隣接する2本
の走査線を表示するように構成したので、1フイールド
(1/60秒)で従来の2倍のライン表示ができ、フリ
ッカのない高品質の画[象が得られる。また、大容計の
フィールドメモリ、フレームメモリを用いる必要かなく
極めて小容量のメモリで構成できることから低コストと
なる利点もある。
を用い読出しを%H周期て切替え制御するとともに2つ
のメモリ内容の相関をとってIII周期で隣接する2本
の走査線を表示するように構成したので、1フイールド
(1/60秒)で従来の2倍のライン表示ができ、フリ
ッカのない高品質の画[象が得られる。また、大容計の
フィールドメモリ、フレームメモリを用いる必要かなく
極めて小容量のメモリで構成できることから低コストと
なる利点もある。
第1図はインターレース走査方式の説明図、第2図(a
) 、 (b) 、 (C)は本発明の詳細な説明する
ための図、第3図は本発明の実施例の要部ブロック図、
第4図はそのラインメモリ処理回路とラインメモリ開側
1・切替制御回路の詳細ブロック図、第5図はタイミン
グチャートである。 3 ]、 、 32 、33・・・ラインメモリ、34
.35・・・スイッチ、36.37.38・・・相関回
路、41・・・メモリ制御回路、42・・・スイッチ切
替制御回路、A・・・検波・増幅手段から出力される映
像信号、1(・・・ラインメモリの読出しに基づく映像
信号。
) 、 (b) 、 (C)は本発明の詳細な説明する
ための図、第3図は本発明の実施例の要部ブロック図、
第4図はそのラインメモリ処理回路とラインメモリ開側
1・切替制御回路の詳細ブロック図、第5図はタイミン
グチャートである。 3 ]、 、 32 、33・・・ラインメモリ、34
.35・・・スイッチ、36.37.38・・・相関回
路、41・・・メモリ制御回路、42・・・スイッチ切
替制御回路、A・・・検波・増幅手段から出力される映
像信号、1(・・・ラインメモリの読出しに基づく映像
信号。
Claims (2)
- (1)検波・増幅手段から出力される映像信号を1水平
走査期間分蓄積可能なライン記憶手段を少なくとも3つ
設け、 該ライン記憶手段の前段に、前記ライン記憶手段の1つ
に選択的に切替える第1の切替スイッチング手段と、 該ライン記憶手段の後段に、前記ライン記憶手段の夫々
から読出される映像信号と、前記ライン記憶手段の各2
つから読出した映像信号を相関処理した相関映像信号と
を選択的に切替えて映像信号の処理手段に出力する第2
の切替スイッチング手段と、 前記検波・増幅手段から出力される映像信号から分前し
た同期信号に基づいて前記第1の切替スイッチング手段
を1水平走査期間毎に切替え制御するとともに、r)o
I記第2の切替スイッチング手段をん水平走査期間毎に
切替え制御するスイッチング切替側脚手段と、 該スイッチング切替制御手段の信号に応じて前記ライン
記憶手段の少なくとも書込みおよび読出しを制御する記
憶制御手段とを備え、1水平走査期間に前記ライン記憶
手段から読出した映像信号と、相関処理した前記相関映
像信号とを2つの走査線として順次に表示するようにし
たことを特徴とするテレビジョン受信装置。 - (2)前記テレビジョン受信装置にはさらに文字放送や
キャプテンシステム等のディジタルサービス用の入力端
Pを備えるともにザービス信号を受は入れるためのイン
ターフェース回路を有し、該インターフェース回路から
のザービス信号と前記映像信号とを混合するか又はどち
らか一方に切替える混合切替回路と、前記ナービス信号
と前記映像信号との同期信号を切替えるための同門信号
切替回路とを設け、倍密度文字放送等のディジタルサー
ビスに対し高精細度表示を可能ならしめた特許請求の範
囲第(1)項記載のテレビジョン受信装置。、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57194973A JPS5985185A (ja) | 1982-11-05 | 1982-11-05 | テレビジヨン受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57194973A JPS5985185A (ja) | 1982-11-05 | 1982-11-05 | テレビジヨン受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5985185A true JPS5985185A (ja) | 1984-05-17 |
Family
ID=16333420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57194973A Pending JPS5985185A (ja) | 1982-11-05 | 1982-11-05 | テレビジヨン受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5985185A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS616386U (ja) * | 1984-06-15 | 1986-01-16 | ブラザー工業株式会社 | ミシンの検出装置 |
JPS6184183A (ja) * | 1984-08-31 | 1986-04-28 | アールシーエー トムソン ライセンシング コーポレイシヨン | 順次走査ビデオ・プロセツサ |
JPS61125294A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | テレビジヨン受信機 |
JPS62190994A (ja) * | 1986-02-18 | 1987-08-21 | Fuji Photo Film Co Ltd | 色差線順次映像信号の信号補間装置 |
JP2002200378A (ja) * | 2000-12-28 | 2002-07-16 | Janome Sewing Mach Co Ltd | フリーアームを備えた刺繍装置及び刺繍縫い可能なミシン |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51110918A (ja) * | 1975-03-25 | 1976-09-30 | Mitsubishi Electric Corp |
-
1982
- 1982-11-05 JP JP57194973A patent/JPS5985185A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51110918A (ja) * | 1975-03-25 | 1976-09-30 | Mitsubishi Electric Corp |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS616386U (ja) * | 1984-06-15 | 1986-01-16 | ブラザー工業株式会社 | ミシンの検出装置 |
JPH019510Y2 (ja) * | 1984-06-15 | 1989-03-15 | ||
JPS6184183A (ja) * | 1984-08-31 | 1986-04-28 | アールシーエー トムソン ライセンシング コーポレイシヨン | 順次走査ビデオ・プロセツサ |
JPS61125294A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | テレビジヨン受信機 |
JPS62190994A (ja) * | 1986-02-18 | 1987-08-21 | Fuji Photo Film Co Ltd | 色差線順次映像信号の信号補間装置 |
JP2002200378A (ja) * | 2000-12-28 | 2002-07-16 | Janome Sewing Mach Co Ltd | フリーアームを備えた刺繍装置及び刺繍縫い可能なミシン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533393B2 (ja) | Ntsc―hdコンバ―タ | |
JP5008826B2 (ja) | 高精細度デインタレース/フレーム倍増回路およびその方法 | |
CA2241457C (en) | High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems | |
JP3377667B2 (ja) | 画像表示装置 | |
US6061094A (en) | Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting | |
JPH05508522A (ja) | 非対称画面圧縮 | |
CN102572360B (zh) | 共享存储器多视频通道显示装置和方法 | |
JPH03112279A (ja) | 高品位多画面テレビジョン受像機 | |
JPS5896460A (ja) | テレビ受像機 | |
JPH10191191A (ja) | 映像表示装置 | |
US6151079A (en) | Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal | |
CA1230669A (en) | Progressive scan television display system | |
JP3847826B2 (ja) | 字幕データ表示制御装置 | |
US5001562A (en) | Scanning line converting system for displaying a high definition television system video signal on a TV receiver | |
JP4090764B2 (ja) | 映像信号処理装置 | |
JPS5985185A (ja) | テレビジヨン受信装置 | |
JPH09107559A (ja) | Yuv信号とカラー・パレット化ビデオ信号との混合信号の処理装置 | |
JPS63316584A (ja) | 大きい縦横比表示形成装置 | |
JPH09219830A (ja) | 映像処理装置 | |
US6989870B2 (en) | Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal | |
JPS59117883A (ja) | テレビジヨン受信装置 | |
KR100378788B1 (ko) | 다중-표준형2화면영상신호처리회로 | |
JP2959475B2 (ja) | フリッカ軽減回路 | |
JPS61208981A (ja) | 2画面表示機能付高画質テレビジヨン受信機 | |
JPH0216636B2 (ja) |