JPS5982723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5982723A JPS5982723A JP19319582A JP19319582A JPS5982723A JP S5982723 A JPS5982723 A JP S5982723A JP 19319582 A JP19319582 A JP 19319582A JP 19319582 A JP19319582 A JP 19319582A JP S5982723 A JPS5982723 A JP S5982723A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- polycrystalline silicon
- photo
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかがシ、とくにコンタ
クト部分のシリコン基板内に形成されたＰ−Ｎ接合をア
ルミニウムが突き抜ける事を防止する半導体装置の製造
方法に関するものである。
クト部分のシリコン基板内に形成されたＰ−Ｎ接合をア
ルミニウムが突き抜ける事を防止する半導体装置の製造
方法に関するものである。
従来、浅いＰ−Ｎ接合を有する半導体装置に用いる金属
配線の形成方法は第１図に示すように、シリコン基板１
上の酸化膜３下に半導体不純物層２が形成された後所望
の位置にコンタクト孔４を開孔する。次に全面に多結晶
シリコン薄膜を形成した後再び全面にアルミニウム薄膜
を蒸着する。
配線の形成方法は第１図に示すように、シリコン基板１
上の酸化膜３下に半導体不純物層２が形成された後所望
の位置にコンタクト孔４を開孔する。次に全面に多結晶
シリコン薄膜を形成した後再び全面にアルミニウム薄膜
を蒸着する。
このアルミニウム薄膜の表面に７オトレジストを塗布し
、所望のパターンを露光焼付し現像を行う。
、所望のパターンを露光焼付し現像を行う。
そして焼きしめを行い、リン酸系エツチング液でアルミ
ニウムのエツチングを行った後弗酸、硝酸および酢酸の
混合液によシ多結晶シリコン薄膜をアルミニウムパター
ンをマスクにエツチング除去して、アルミニウム６と多
結晶シリコン５の二層になった配線パターンを形成して
いた。アルミニウムと多結晶シリコンの二層構造にした
のはこれによって熱処理時にアルミニウム中に多結晶シ
リコンが溶解し、飽和してアルミニウムと基板シリコン
が反応する事なく電気的接続を可能とするためである。
ニウムのエツチングを行った後弗酸、硝酸および酢酸の
混合液によシ多結晶シリコン薄膜をアルミニウムパター
ンをマスクにエツチング除去して、アルミニウム６と多
結晶シリコン５の二層になった配線パターンを形成して
いた。アルミニウムと多結晶シリコンの二層構造にした
のはこれによって熱処理時にアルミニウム中に多結晶シ
リコンが溶解し、飽和してアルミニウムと基板シリコン
が反応する事なく電気的接続を可能とするためである。
しかしながら上記方法は多結晶シリコンのエツチング時
にオーバーエッチにな９やすく、第２図に示されるよう
にアルミニウム配線６が浮いた状態になる事があｐ信頼
性上の欠点を持っていた。
にオーバーエッチにな９やすく、第２図に示されるよう
にアルミニウム配線６が浮いた状態になる事があｐ信頼
性上の欠点を持っていた。
またポンディングパッドのアルミニウムパターンの下に
も多結晶シリコン層が存在するためボンディングの際に
パッド部のクラックが生じやすいという組込み技術上の
問題点も有していた。
も多結晶シリコン層が存在するためボンディングの際に
パッド部のクラックが生じやすいという組込み技術上の
問題点も有していた。
本発明は、コンタクト孔形成後フォトレジスト膜を残し
たまま全面を多結晶シリコン薄膜で被いその後フォトレ
ジスト膜および多結晶シリコン薄膜を同時に除去するこ
とによシ、コンタクト孔部分のみに多結晶シリコンを残
し、しかる後再び全面をアルミニウム薄膜で被い、フォ
トエツチング技術により基板コンタクト、相互配線等を
形成する事により、上記のような欠点を取シ除き、高い
信頼性を有しかつ集積度の高い半導体装置を提供する事
を目的としている。
たまま全面を多結晶シリコン薄膜で被いその後フォトレ
ジスト膜および多結晶シリコン薄膜を同時に除去するこ
とによシ、コンタクト孔部分のみに多結晶シリコンを残
し、しかる後再び全面をアルミニウム薄膜で被い、フォ
トエツチング技術により基板コンタクト、相互配線等を
形成する事により、上記のような欠点を取シ除き、高い
信頼性を有しかつ集積度の高い半導体装置を提供する事
を目的としている。
次にこの発明の特徴を良く理解するためにその実施例を
第３図を用いて説明する。
第３図を用いて説明する。
第３図（ａ）はシリコン基板１１上の酸化膜１３下に所
定の半導体不純物層１２を形成した後、フォトエツチン
グによシコンタクト孔１４を開孔した時点の断面図であ
る。１６はフォトレジスト膜であシこれを除去せず、第
３図（ｂ）に示すように全面にシリコン薄膜１５を形成
する。次に７オトレジストの溶解液によって７オトレジ
スト膜１６をはくシする事によシ、第３図（Ｃ）に示さ
れるようにコンタクト孔部分の多結晶シリコン１５だけ
が残シ他の部分の多結晶シリコンは除去される。その後
第３図（ｄ）に示されるように全面にアルミニウム薄膜
１７を蒸着した後フォトレジスト膜１８を塗布しく第３
図（ｅ） ） 、フォトエツチング技術によシ所望のア
ルミニウム配線パターン１９を形成する（第３図（ｆ）
）。
定の半導体不純物層１２を形成した後、フォトエツチン
グによシコンタクト孔１４を開孔した時点の断面図であ
る。１６はフォトレジスト膜であシこれを除去せず、第
３図（ｂ）に示すように全面にシリコン薄膜１５を形成
する。次に７オトレジストの溶解液によって７オトレジ
スト膜１６をはくシする事によシ、第３図（Ｃ）に示さ
れるようにコンタクト孔部分の多結晶シリコン１５だけ
が残シ他の部分の多結晶シリコンは除去される。その後
第３図（ｄ）に示されるように全面にアルミニウム薄膜
１７を蒸着した後フォトレジスト膜１８を塗布しく第３
図（ｅ） ） 、フォトエツチング技術によシ所望のア
ルミニウム配線パターン１９を形成する（第３図（ｆ）
）。
以上の実施例から明らかなように本発明によればコンタ
クト部に関してはアルミニウムと多結晶シリコンの二層
構造となっておシアルミニウムのシリコン基板への突き
抜けを防止することができ、かつコンタクト部分以外に
関してはアルミニウムのみの一層構造でおるため、下地
多結晶シリコンのオーバーエッチによるアルミニウム配
線の浮いた状態になる事も防げるし、またポンディング
時のパッド部クラックも防ぐ事ができるため、集積度が
高くかつ信頼性の高い半導体装置を製造することができ
る。
クト部に関してはアルミニウムと多結晶シリコンの二層
構造となっておシアルミニウムのシリコン基板への突き
抜けを防止することができ、かつコンタクト部分以外に
関してはアルミニウムのみの一層構造でおるため、下地
多結晶シリコンのオーバーエッチによるアルミニウム配
線の浮いた状態になる事も防げるし、またポンディング
時のパッド部クラックも防ぐ事ができるため、集積度が
高くかつ信頼性の高い半導体装置を製造することができ
る。
第１図は従来の半導体装置のコンタクト部の断面図であ
り、第２図は従来の製造方法で生じやすい多結晶シリコ
ンのオーバーエッチでアルミニウム配線が浮いた状態を
示したものであシ、第３図ｔａ）乃至第３図ｉｆ）は、
本発明による実施例のコンタクト形成方法を工程順に示
した断面図である。 なお図において １．１１ ・・・・・・・・・シリコン基板２．１２・
・・・・・・・・半導体不純物層３．１３・・・・・・
・・・シリコン酸化膜４．１４・・・・・・・・・コン
タクト孔５− ５．１５ ・・・・・・・・・多結晶シリコン膜６．１
９・・・・・・・・・アルミニウム配線１６．１８ ・
・・・・・・・・フォトレジスト膜１７ ・・・・
・・・・・アルミニウム蒸着膜、である。 ６−
り、第２図は従来の製造方法で生じやすい多結晶シリコ
ンのオーバーエッチでアルミニウム配線が浮いた状態を
示したものであシ、第３図ｔａ）乃至第３図ｉｆ）は、
本発明による実施例のコンタクト形成方法を工程順に示
した断面図である。 なお図において １．１１ ・・・・・・・・・シリコン基板２．１２・
・・・・・・・・半導体不純物層３．１３・・・・・・
・・・シリコン酸化膜４．１４・・・・・・・・・コン
タクト孔５− ５．１５ ・・・・・・・・・多結晶シリコン膜６．１
９・・・・・・・・・アルミニウム配線１６．１８ ・
・・・・・・・・フォトレジスト膜１７ ・・・・
・・・・・アルミニウム蒸着膜、である。 ６−
Claims (1)
- 絶縁膜にコンタクト孔を開孔した後、フォトレジスト膜
を残したまま全面を多結晶シリコン薄膜で被う工程と、
前記フォトレジスト膜を除去する時に前記フォトレジス
ト膜上の多結晶シリコン薄膜部分も同時に除去しコンタ
クト孔部分のみに多結晶シリコン薄膜を残す工程と、全
面をアルミニウム薄膜で被い該アルミニウム薄膜を残余
せる前記シリコン薄膜に接続する形で、形状形成する工
程とを有する事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319582A JPS5982723A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319582A JPS5982723A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5982723A true JPS5982723A (ja) | 1984-05-12 |
Family
ID=16303881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19319582A Pending JPS5982723A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982723A (ja) |
-
1982
- 1982-11-02 JP JP19319582A patent/JPS5982723A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950113B2 (ja) | 半導体装置 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS5982723A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0330986B2 (ja) | ||
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6161545B2 (ja) | ||
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPH06236863A (ja) | 半導体装置の製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6064435A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS59214227A (ja) | 薄膜形成方法 |