JPS598070B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体中の多数キャリアを情報源として順次
移送する電荷移送装置、とくに新規な電極構造をもつた
電荷移送装置、およびその製造方法に関するものである
。

以下に述べる従来例の説明、本発明の原理および実施例
の説明においては、電荷移送装置として、おもに半導体
を基板とし、この基板上に形成された基板とは導電型の
異なる半導体層中の多数キャリアを情報源とする電荷移
送装置を用いるが、これはたとえば絶縁物など半導体以
外のものを基板とし、この上に形成された半導体層中の
多数キャリアを情報源とする電荷移送装置などであつて
もまつたく同様に適用できる。

また、以下の説明では、電荷移送装置は電子を情報源と
するが、これは電荷の極性、半導体の導電形および電位
関係を逆にすることにより、正孔を情報源とする電荷移
送装置にも、まつたく同様に適用できる。

第１図は従来の多数キャリアを情報源とする電荷移送装
置（多数キャリア形電荷移送装置：ＢｕｌｋＣｈａｒｇ
ｅ−ｔｒａｎｓｆｅｒＤｅｖｉｃｅ）以下ＢＣＤと略す
）の断面構造と、ＢＣＤの電荷移送特性を最適にするチ
ャネル電位の関係を説明する図である。

図において、１は基板となるｐ形シリコン（Ｓｉ）結晶
、２は基板１上に形成され、チャネルを形成するｎ形Ｓ
ｉ層、３はｎ形Ｓｉ層２の上に形成されたＳｉＯ２膜、
４はＳｉＯ２膜３中に離隔して埋込まれている第１の電
極となる多結晶Ｓｉ電極、５は第１種の電極４の間隙部
のＳｉＯ２膜上を覆う、アルミニウム（Ａｌ）からなる
第２種の電極である。

第１図に示した構造では、チヤネルとなるｎ形Ｓｉ層２
を完全に空乏化するに最低限必要な電圧ＶＯ（絶対値で
考えることにする）は、各電極でほとんど同一であるの
で、いま各電極６〜１１に直流レベルもパルス振幅も同
じ駆動パルスを印加すると、チヤネル電位に方向性が乏
しく、情報源となる多数キヤリア（以後信号電荷（図で
は斜線で示す）と呼ぶ）は同図ｂに示すように一部逆流
し正常な動作をしない。

この現象を防ぐためには、通例信号電荷の蓄積を行なう
第１種の電極７，９，１１に印加する駆動パルスＰ１と
、通例スイツチとして用いる第２種の電極６，８，１０
，に印加する駆動パルスＰ２との間に直流バイアスを印
加し、たとえば振幅１０Ｖの駆動パルスを考えるときに
の電位関係でＢＣＤを１駆動すればよいことになる。

しかしこの方法は、アース電位（０Ｖ）を除いて３個の
電源が必要となり実用的でない。第１図ｃは逆に駆動パ
ルス間に直流バイアスをかけ過ぎた場合を示す。

図かられかるように、こんどは電極９と１１の間にポテ
ンシヤル障壁ができて信号電荷の一部が移送されないこ
とになりＢＣＤの特性が劣化する。第１図ｄは、同図ｂ
（５Ｃの中間であり、ＢＣＤの特性が良好となる状態で
ある。

第１種の電極１１下のチヤネル電位と、第２種の電極１
０下のチヤネル電位との差をＶＯ６とすると、以上の議
論から １駆動パルス振幅Ｖ との間に）
ＣＰ の関係が存在すればよいことが判る。

ここで、ＢＣＤを４相の駆動パルスで駆動するときには
第１図ｄのようにＶ。

。を小さくしておいても、駆動パルスの立ち上り時間（
５〜２０ｎｓｅｃ位）の間に大部分の電荷が移送されて
しまうので電荷が逆流する心配はなく、むしろ扱いうる
信号電荷量が多くなるので利点が大きいが、もしＢＣＤ
を２相の，駆動パルス（電極８および９に同一の駆動パ
ルス、６，７，１０および１１に別の駆動パルス、合計
２種類）で駆動するときには、！：ｆ嬰営益小賛ヱ隣闇
ｔ事瓜且ＺＬｈ議、＾祖ｈ二る信号電荷量を多くするに
はが最適となる。

ＶＯＯがこの点からずれると、上記移送時間か又は信号
電荷量のどちらかが不足になるからである。ただしこれ
は、駆動すべき周波数と、移送すべき信号電荷量に対す
る仕様いかんｖでは正確に。

ｏ−ー玉である必要はないことはもちろんである。さて
上記（１）あるいは（２）式のような条件をチヤネル内
に作り出すべく、駆動パルス間に直流バイアスを印加す
ることは、電源数を増し、直流バイアス調整を必要とす
るなど、ＢＣＤのシステム実装上、その取扱いを著しく
複雑にしており、ＢＣＤの応用上大きな障害となつてい
る。

本発明の目的は、上述した問題点を解消した装置を提供
することである。

本発明は、上記の目的を達成するために、電荷移送装置
の２種類の電極、すなわち、情報源としてのキヤリアの
蓄積を行なう第１種の電極（以下キヤリア蓄積電極と呼
ぶ）とスイツチの役目を果たす第２種の電極（以下キヤ
リア移送電極と呼ぶ）のうち、キヤリア移送電極の長さ
をキヤリア蓄積電極の長さより短かいものとし、かつ、
キヤリア移送電極の電極とゲート酸化膜との界面がキヤ
リア蓄積電極とゲート酸化膜との界面より電荷移送路と
なる半導体基板または半導体層裏面に近い位置にあるよ
うに形成することにより、駆動パルス間に直流バイアス
を印加しなくとも、ＢＣＤのチヤネルに前記（１）ある
いは（２）式の関係を得、かつチヤネルのポテンシヤル
を容易に制御できるような電極を得ることを可能にする
ものであつて、これにより、使用電源数の少ない、取扱
いの容易な、高集積度、かつ高速駆動可能な電荷移送装
置を実現するものである。

以下本発明を実施例によつて説明する。

第２図の本発明の一実施例を示すものであつて図中２１
は基板となるｐ形Ｓ１、２２はチヤネルを形成するｎ形
Ｓｉ層、２３はｎ形Ｓｉ層２２の上に形成されたＳｉＯ
２膜、２４はＳｉＯ２膜２３中に離隔して埋込まれてい
るキヤリア蓄積電極となる多結晶Ｓｉ電極、２５は第１
種の電極２４に比べてｎ形Ｓｉ層２２の裏面に近づけて
形成されているキヤリア移送電極となるＡｌ電極である
。

同図に示すごとく、キヤリア移送電極２５をキヤリア蓄
積電極２４にくらべてｎ形Ｓｉ層２２の裏面に近づけて
形成すると、ｎ形Ｓｉ層を完全に空乏化するに最低限必
要な、キヤリア移送電極に印加すべき電圧ＶＯ２を、キ
ヤリア蓄積電極に印加すべき電圧ＶＯｌにくらべて小さ
くすることができるので、同一の直流レベルで同一振幅
の駆動パルスによつて駆動しても、チヤネル電位に方向
性ができ、正常な動作を行なわせることができる。ここ
で上記ｎ形Ｓｉ層を完全に空乏化するに最低限必要な電
圧Ｖ。ｌ，Ｖ６２（総称してＶＯとする）の差は、同一
電圧を印加してキヤリア蓄積電極及びキヤリア移送電極
の下のｎ形Ｓｌ層を完全に空乏化させたときのチヤネル
電位の差にほぼ等しく、したがつて（１）あるいは（２
）式の条件を満足するためには、あるいは を満足するように、キヤリア移送電極２５をｎ形Ｓｉ裏
面に近づければよい。

ここで前記のように（３）式は４相の駆動パルスでＢＣ
Ｄを駆動する場合であり、（４）式はとくに２相の駆動
パルスの場合の最適条件である。ただし２相駆動の場合
も正確にＶ。

ｌ−ＶＯ２＝ ０Ｐでなくともよいことは前述の通りで
ある。上記Ｖ。

次のようにして表わされる。ただしＶＦＢ： ｎ形Ｓｉ
層表面のフラツトバンド電圧φ８：ｎ形のＳｉ層を丁度
すべて空乏化したときの表面電位（チヤネル内の信号電
荷に対して最も電位の低い点から表面までの電位差）Ｖ
ＯＸ：ＳｉＯ２に印加される電圧 さらにφＳ，Ｏｘは次のように表わされる。

φｓ二一４−Ｆｄｘ″ｎ（ｘ）Ｄｘ（６）ただしｑ：電
荷素量（１．６×１０−１９クーロン）ε，ｉ：Ｓｉの
誘電率（１．０×１０−１２フアラツド／Ｃ７７！）ε
０Ｘ： ＳｌＯ２の誘電率（３．４Ｘ１０−１３フアラ
ツド／ＣＴＩＬ）ＴＯｘ：電極下のＳｉＯ２膜厚（ｃ！
ｎ）ｄ：ｎ形Ｓｉ層表面からチヤネル内で信号電荷に対
する電位が最も低い点までの距離（（１７７！）ｘ：ｎ
形Ｓｉ層表面から深さ方向へ測距離（ＣＴＩＬ）ｎ（ｘ
）：ｎ形Ｓｉ層内の不純物濃度（Ｃ！！Ｌ−３）したが
つて上記（３）〜（７）式を用いて、ｎ形Ｓｉ層裏面ま
での各電極からの距離の差Δｌに対する条件を求めるこ
ともできる。

ここで駆動パルスが４相のときには、ＢＣＤの移送効率
および扱いうる最大信号電荷量の両面からみたＶＯ，−
。

２の最適条件が約１〜約４であることが実験よりわかつ
ている。

したがつてたとえばＴＯｘ〜１０−５儂ｎ形Ｓｉ層がガ
ウス分布をしていて、キヤリア蓄積電極下でｎ（０）−
２〜５×１０１６ＣｆＬ−３、ｎ形Ｓｉ層全体の深さが
約１０−４（：Ｔｎ．．ｄ？５×１０−５ｃｍ１キヤリ
ア移送電極下はほぼキヤリア蓄積電極下のｎ形Ｓｉ層を
表面側からΔｌだけ削除しただけの分布のときにには、
Δｌの最適値は２００λ〜２０００人であることがわか
る。第３図は本発明の別の実施例であつて、４１はｐ形
Ｓｉ基板、４２はチヤネル形成するｎ形Ｓｉ層、４３は
ｎ形Ｓｉ層４２の上に形成されたＳｉＯ２膜、４４はＳ
ｉＯ２膜４３中に離隔して埋込まれている第１種の電極
となる多結晶Ｓｉ電極、４５はキヤリア蓄積電極４４に
比べてｎ形Ｓｉ層裏面に近づけて形成されているキヤリ
ア移送電極となるＡｌ電極である。

第２図や第３図に示したようなキヤリア移送電極をキヤ
リア蓄積電極に比べてｎ形Ｓｉ層２２ないし４２の裏面
へ近づけた構造の電極は、上記のように駆動パルス間の
直流バイアスを除去せしめる効果だけでなく、キヤリア
移送電極下のｎ形Ｓｉ層内の電位が、両隣りのキヤリア
蓄積電極下のｎ形Ｓｉ層内の電位の影響を受けて変動す
るよ・うなことを防ぎ、キヤリア移送電極によつてその
下のｎ形Ｓｉ層を低い電圧でも十分制御でき、容易にス
イツチとして作動させうる効果を兼ねそなえている。

とくに第２図、第３図に示したような構造では、情報源
としてのキヤリアの蓄積はキヤリア蓄積電極で行ない、
キヤリア移送電極は単にスイツチとして用いることが一
般的であつて、キヤリアの移送時間を短縮する上で、キ
ヤリア移送電極は短かい程良好な特性が得られるので、
キヤリア移送電極はその電極長を短縮することが装置の
特性上望ましい。この場合上記のようなキヤリア蓄積電
極下のＮ８Ｓｉ層の電位からの影響は、これを十分排除
して、キヤリア移送電極を安定して動作させる必要があ
る。この効果は、キヤリア移送電極をｎ形Ｓｉ層の裏面
に近づければ近づける程大きい訳であるが、他方（３）
〜（７）式に示したような制限が、その距離の差Δ！＝
２，−１２に与えられており、場合によつては、キヤリ
ア蓄積電極下からの影響を完全には排除できない場合も
ありうる。第３図に示した実施例は、このような困難を
解決するものであつて、キヤリア蓄積電極、キヤリア移
送電極からｎ形Ｓｉ層裏面までの距離の差Δｌには上記
のような制限を加えたまま、ｎ形Ｓｉ層の裏面自体にも
、その上部の電極の凹凸に応じて凹凸をつけ、キヤリア
蓄積電極のｎ形Ｓｉ層からの影響によるキヤリア移送電
極下のｎ形Ｓｉ層における電位変動を十分抑えるもので
あり、これによつて使用電源の少ない高集積度、低電圧
駆動可能なＢＣＤを得ることができる。

ただし第３図の実施例のような場合には、キヤリア蓄積
電極とキヤリア移送電極の中間部分を信号電荷が通過す
るに支障ない程度のｎ形Ｓｉ層を確保して、これを切断
しないように注意する必要がある。

以上述べた本発明の実施例においては、半導体としては
Ｓｉｌ絶縁膜としてはＳｉＯ２膜、電極としては多結晶
ＳｉｌまたはＡｌを用いたが、これらの材質およびその
形盛方法は、上記の説明に用いられたものに限定される
わけではない。

たとえば、電極を形成する多結晶ＳｉおよびＡｌは、こ
れが同じ材質であつてもよく、各々他の導電物質、たと
えば、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（ＭＯ）などの金属およびこれらの組合せを用いて
もよい。

また、絶縁膜としてはＳｉＯ２の他にアルミナ（Ａｌ２
Ｏ５）、窒化珪素（Ｓｉ３Ｎ４）、などおよびこれらの
複合膜を用いることができ、また、半導体としてＳｉを
用いた場合について述べたが、これもＳｉに限らず、半
導体であれば何でもよく、たとえば、ゲルマニウム（Ｇ
ｅ）やさらにはガリウム・ヒ素（ＧａＡｓ）などの複合
半導体を用いてもまたこれらを組合わせて用いても同様
な目的を達成することができる。以上説明したように、
本発明によれば、キヤリア蓄積電極に比べてキヤリア移
送電極をチヤネルとなる半導体層裏面に近づけることに
より、ＢＣＤの駆動パルス間の直流バイアスを除去し、
電源数を減少することができ、また、キヤリア移送電極
が、短かい電極長、低い駆動電圧の場合にも、その直下
のチヤネルを十分に制御することができ、これに伴い、
高密度で低電圧駆動の可能な、高周波特性の優れた多数
キヤリア形電荷移送装置を得ることができるなど半導体
装置の性能向上に著しい効果があることがわかる。

【図面の簡単な説明】

第１図は、従来の多数キヤリア形電荷移送装置の構造な
らびにその電荷移送特性を最適にするチヤネル電位の関
係を説明する図、第２図および第３図はそれぞれ本発明
の実施例の構造を示す図である。

Claims (1)

【特許請求の範囲】
1. １ 基板上に形成された上記基板とは電気的に絶縁され
   た一導電形半導体層と、該半導体層上に絶縁膜を介して
   順次配列された複数個の電極とをそなえ、情報源として
   の上記半導体層中の電荷キャリアを上記電極下において
   順次蓄積および移送させる電荷移送装置において、上記
   電極は電荷蓄積電極と、該電荷蓄積電極の上流側に隣接
   する電荷移送電極からなり、上記電荷移送電極の電極長
   を上記電荷蓄積電極の電極長より短かいものとするとと
   もに、上記電荷移送電極と上記絶縁膜との界面が上記電
   荷蓄積電極と上記絶縁膜との界面より上記半導体層の裏
   面に近い位置にあるものとし、上記半導体層を完全に空
   乏化するために上記各電極に最少限印加すべき電圧の絶
   縁値をＶ＿ｃ、上記電荷蓄積電極におけるＶ＿ｃをＶ＿
   ｃ＿１、上記電荷移送電極におけるＶ＿ｃをＶ＿ｃ＿２
   、上記電荷移送装置を駆動する駆動パルスの振幅をＶ＿
   ｃ＿ｐとしたときに、０Ｖ＜Ｖ＿ｃ＿１−Ｖ＿ｃ＿２＜
   Ｖ＿ｃ＿ｐであることを特徴とする半導体装置。