JPS5972226A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPS5972226A JPS5972226A JP58170501A JP17050183A JPS5972226A JP S5972226 A JPS5972226 A JP S5972226A JP 58170501 A JP58170501 A JP 58170501A JP 17050183 A JP17050183 A JP 17050183A JP S5972226 A JPS5972226 A JP S5972226A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- output
- transistor
- encoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
本発明は入力信号に応じた並列デジタル信号を発生する
符号化回路に関する。 背景技術とその問題点 例えば並列比較型アナログ・デジタル変換器では、複数
の比較器により入力アナログ信号を夫々異なる基準電圧
と比較し、その比較器カビ符号化回路に供給して、グレ
ー・コード等の所定の符号化を行なっている。しかし、
従来の符号化回路は種々のロジック・ゲートヲ組合せて
摺電しているため、回路が複雑かつ筒価であった。 発明の目的 したがって本発明の目的は栴成が簡単かつ安価な符号化
回路の提供にある。 発明の概要 本発明の符号化回路は、夫々一端が抵抗器を介して基準
電位源に接続された複数の出力線と、エミッタがこれら
複数の出力線に符号化に応じた所定関係で接続された複
数のトランジスタとを具え、複数のトランジスタの少な
くとも1つは複数のエミッタを有し、入力信号を複数の
トランジスタのベースに選択的に供給し、複数の出力線
の他端から出力信号を得ている。即ち、複数のトランジ
スタはエミッタ・フォロワとして動作し、入力信号によ
り駆動されたトランジスタのエミッタに接続された出力
想のみに出力電圧が供給されて符号化を行なう。よって
、ロジック・ゲートを?、k Mf、に組合せる必要が
なぐ、符号化に応じて各トランジスタのエミッタを出力
線に接続するのみでよいので、回路構成が簡単かつ安価
になる。 実施例 以下、添付図を参照して本発明の好適な実施例を説明す
る。 添付図は本発明の好適な一実施例を並列比較型アナログ
・デジタル変検器に適用した場合の回路図である。 信号源(25)からのアナログ信号は2N個の比較器(
2η乃至(3□□□に同時に加えられ、2つの基準電圧
源間に直列接続された抵抗器(ア)乃至(421を含む
線形分圧器から得た各々の電圧レベルと比較される。比
較器はトランジスタ(45)乃至(!5Jのエミッタに
結合した相補的な′m流出力端子Q及びQを有する。斯
るトランジスタの機能は後述するロジック・アンド・ゲ
ートの如きものである。 トランジスタ(45j乃至6騰のベースには適当なバイ
アス電圧が加わり、これらトランジスタは接地されたエ
ミッタ抵抗器157)乃至ff′IJと、適当な正電圧
源に接続されたコレクタ負荷抵抗器σQ乃至(831を
含む。 更にこれらトランジスタ(451乃至G3のコレクタは
エミッタ・フォロワ・トランジスタ霞乃至国に接続され
る。各エミッタ・フォロワは複数のエミッタを有し、斯
るエミッタは、各エミッタ・フォロワが表わすデータ・
ワードの量子化ビットに応じてN個の出力線に接続され
る。エミッタ・フォロワ(ハ)乃至(921の任意の1
個が導通すると、出力線に適当な論理「1」を発生する
。抵抗器(95)乃至0!11はエミッタ・フォロワ(
ハ)乃至(9りのエミッタと接地(基準電位源)間に接
続され、全ての出力線に論理「0」が発生できるように
する。 トランジスタ(46)乃至6湯はN論理ビットまでの符
号化を行ない、且つ各トランジスタを隣接した比較器の
相補的出力に接続するため2個のエミッタを有する。ト
ランジスタ63)は比較器c33)のQ出力に接続され
、零を表わす。一方゛トランジスタ(451は比較器(
27)のQ出力に接続され、オーバレンジ状態を表わす
。論理「1」を任意の出力線に発生する必要がないので
、トランジスタ0531のコレクタは次段のエミッタ・
7オロワに接続されない。トランク、x、 夕(451
はオーバL/ンジ出力線に接続された単一のエミッタを
有するエミッタ・フォロワ(ハ)K接続される。 信号源い)からの信号が抵抗器(4功に加えられた負電
圧より更に負の場合、アンド・ゲートω9乃至f531
によりエミッタ・フォロワ(ハ)乃至(!l−が如何に
駆動されるか考察する。この状態において、全てのQ出
力は「低」であり、全てのQ出力は「高」である。アン
ド・ゲー) (451乃至(53Jの動作状態を考えれ
ば、トランジスタ(53)のエミッタに加わる論理「高
」によりトランジスタ63)のみが非導通であり、トラ
ンジスタ(45)乃至の2の各々のエミッタに加わる少
な(とも1つの論理「低」によりトランジスタ(4!j
l乃至c+21が4通であることが判る。これらトラン
ジスタ(451乃至5冬の導通により抵抗器(751乃
至侶シの両端に発生する電圧はエミッタ・7オロワ・ト
ランジスタ(へ)乃至(9功のベースを負に保ち、出力
線上のデータ・ワードを全て論理「0」とする。信号源
(2艶からの信号が抵抗器(4I)及び(4りの接続点
の電圧ケ越えて正に変化するとき、比較器−は状態が切
換わり、Q出力線に論理「高」を、Q出力線に論理「低
」を発生する。この動作によりトランジスタ(へ)は導
通し、また、すでに比較器C32のQ出力から論理「高
」が加えられているトランジスタ(52は非導通となる
。そこでトランジスタ(9−のベースは正となり、この
トランジスタの単一のエミッタを正とし、符号化出力5
1に論理「1」7発生する。更に、信号源(J51から
の信号が抵抗器(至)に加えられた正の基準電圧の方に
変化すると、各比較器はその状態が順次切換えられる。 この結果、エミッタ・フォロワ(ト)が付勢されオーバ
レンジ状態を示すまで、エミッタ・7オロワは順次論理
「1」に付勢される。実際には、信号源(ハ)からの信
号はアナログ信号であり、ダイナミック・レンジの範囲
内で変化するものと′1−る。添付図に示す如く、掬号
化回路は必要なだけ多くのピット数を含む様に拡張でき
る。符号化回路のエミッタ及びコレクタ抵抗器は、回路
の適当な利得及びファン・アウトが得られるように選択
される。上述のアナログ・デジタル変換器は個別の部品
で構成し7てもよいし、モノリシツク集積回路で構成し
てもよい。 発明の効果 上述の如く本発明によれば、複数の出力線と、この複数
の出力線に所定関係でエミッタが接続された複数のトラ
ンジスタと、複数の出力線の夫々の一端及び基準電位源
間に接続された複数の抵抗器とから符号化回路を構成し
ているので、簡単かつ安価となる。また2本以上の出力
線に基準電位
符号化回路に関する。 背景技術とその問題点 例えば並列比較型アナログ・デジタル変換器では、複数
の比較器により入力アナログ信号を夫々異なる基準電圧
と比較し、その比較器カビ符号化回路に供給して、グレ
ー・コード等の所定の符号化を行なっている。しかし、
従来の符号化回路は種々のロジック・ゲートヲ組合せて
摺電しているため、回路が複雑かつ筒価であった。 発明の目的 したがって本発明の目的は栴成が簡単かつ安価な符号化
回路の提供にある。 発明の概要 本発明の符号化回路は、夫々一端が抵抗器を介して基準
電位源に接続された複数の出力線と、エミッタがこれら
複数の出力線に符号化に応じた所定関係で接続された複
数のトランジスタとを具え、複数のトランジスタの少な
くとも1つは複数のエミッタを有し、入力信号を複数の
トランジスタのベースに選択的に供給し、複数の出力線
の他端から出力信号を得ている。即ち、複数のトランジ
スタはエミッタ・フォロワとして動作し、入力信号によ
り駆動されたトランジスタのエミッタに接続された出力
想のみに出力電圧が供給されて符号化を行なう。よって
、ロジック・ゲートを?、k Mf、に組合せる必要が
なぐ、符号化に応じて各トランジスタのエミッタを出力
線に接続するのみでよいので、回路構成が簡単かつ安価
になる。 実施例 以下、添付図を参照して本発明の好適な実施例を説明す
る。 添付図は本発明の好適な一実施例を並列比較型アナログ
・デジタル変検器に適用した場合の回路図である。 信号源(25)からのアナログ信号は2N個の比較器(
2η乃至(3□□□に同時に加えられ、2つの基準電圧
源間に直列接続された抵抗器(ア)乃至(421を含む
線形分圧器から得た各々の電圧レベルと比較される。比
較器はトランジスタ(45)乃至(!5Jのエミッタに
結合した相補的な′m流出力端子Q及びQを有する。斯
るトランジスタの機能は後述するロジック・アンド・ゲ
ートの如きものである。 トランジスタ(45j乃至6騰のベースには適当なバイ
アス電圧が加わり、これらトランジスタは接地されたエ
ミッタ抵抗器157)乃至ff′IJと、適当な正電圧
源に接続されたコレクタ負荷抵抗器σQ乃至(831を
含む。 更にこれらトランジスタ(451乃至G3のコレクタは
エミッタ・フォロワ・トランジスタ霞乃至国に接続され
る。各エミッタ・フォロワは複数のエミッタを有し、斯
るエミッタは、各エミッタ・フォロワが表わすデータ・
ワードの量子化ビットに応じてN個の出力線に接続され
る。エミッタ・フォロワ(ハ)乃至(921の任意の1
個が導通すると、出力線に適当な論理「1」を発生する
。抵抗器(95)乃至0!11はエミッタ・フォロワ(
ハ)乃至(9りのエミッタと接地(基準電位源)間に接
続され、全ての出力線に論理「0」が発生できるように
する。 トランジスタ(46)乃至6湯はN論理ビットまでの符
号化を行ない、且つ各トランジスタを隣接した比較器の
相補的出力に接続するため2個のエミッタを有する。ト
ランジスタ63)は比較器c33)のQ出力に接続され
、零を表わす。一方゛トランジスタ(451は比較器(
27)のQ出力に接続され、オーバレンジ状態を表わす
。論理「1」を任意の出力線に発生する必要がないので
、トランジスタ0531のコレクタは次段のエミッタ・
7オロワに接続されない。トランク、x、 夕(451
はオーバL/ンジ出力線に接続された単一のエミッタを
有するエミッタ・フォロワ(ハ)K接続される。 信号源い)からの信号が抵抗器(4功に加えられた負電
圧より更に負の場合、アンド・ゲートω9乃至f531
によりエミッタ・フォロワ(ハ)乃至(!l−が如何に
駆動されるか考察する。この状態において、全てのQ出
力は「低」であり、全てのQ出力は「高」である。アン
ド・ゲー) (451乃至(53Jの動作状態を考えれ
ば、トランジスタ(53)のエミッタに加わる論理「高
」によりトランジスタ63)のみが非導通であり、トラ
ンジスタ(45)乃至の2の各々のエミッタに加わる少
な(とも1つの論理「低」によりトランジスタ(4!j
l乃至c+21が4通であることが判る。これらトラン
ジスタ(451乃至5冬の導通により抵抗器(751乃
至侶シの両端に発生する電圧はエミッタ・7オロワ・ト
ランジスタ(へ)乃至(9功のベースを負に保ち、出力
線上のデータ・ワードを全て論理「0」とする。信号源
(2艶からの信号が抵抗器(4I)及び(4りの接続点
の電圧ケ越えて正に変化するとき、比較器−は状態が切
換わり、Q出力線に論理「高」を、Q出力線に論理「低
」を発生する。この動作によりトランジスタ(へ)は導
通し、また、すでに比較器C32のQ出力から論理「高
」が加えられているトランジスタ(52は非導通となる
。そこでトランジスタ(9−のベースは正となり、この
トランジスタの単一のエミッタを正とし、符号化出力5
1に論理「1」7発生する。更に、信号源(J51から
の信号が抵抗器(至)に加えられた正の基準電圧の方に
変化すると、各比較器はその状態が順次切換えられる。 この結果、エミッタ・フォロワ(ト)が付勢されオーバ
レンジ状態を示すまで、エミッタ・7オロワは順次論理
「1」に付勢される。実際には、信号源(ハ)からの信
号はアナログ信号であり、ダイナミック・レンジの範囲
内で変化するものと′1−る。添付図に示す如く、掬号
化回路は必要なだけ多くのピット数を含む様に拡張でき
る。符号化回路のエミッタ及びコレクタ抵抗器は、回路
の適当な利得及びファン・アウトが得られるように選択
される。上述のアナログ・デジタル変換器は個別の部品
で構成し7てもよいし、モノリシツク集積回路で構成し
てもよい。 発明の効果 上述の如く本発明によれば、複数の出力線と、この複数
の出力線に所定関係でエミッタが接続された複数のトラ
ンジスタと、複数の出力線の夫々の一端及び基準電位源
間に接続された複数の抵抗器とから符号化回路を構成し
ているので、簡単かつ安価となる。また2本以上の出力
線に基準電位
〔0〕と異なるレベル〔1〕を発生しても
、各出力線には専用のエミッタが接続されているので、
各出力線に等しい出力を供給できる。
、各出力線には専用のエミッタが接続されているので、
各出力線に等しい出力を供給できる。
添付図は本発明による符号化回路の好適な一実施例を並
列比較型アナログ・デジタル変換器に適用した場合の回
路図である。 (ハ)〜04はトランジスタ、曽〜5pHは抵抗器であ
る。 第1頁の続き ■発 明 者 ステイーブン・アール・ウニターリング アメリカ合衆国オレゴン州9722 9ポートランド・ノースウェス ト・ワンハンドレッドアンドセ ブンティニートス・アベニュー 945
列比較型アナログ・デジタル変換器に適用した場合の回
路図である。 (ハ)〜04はトランジスタ、曽〜5pHは抵抗器であ
る。 第1頁の続き ■発 明 者 ステイーブン・アール・ウニターリング アメリカ合衆国オレゴン州9722 9ポートランド・ノースウェス ト・ワンハンドレッドアンドセ ブンティニートス・アベニュー 945
Claims (1)
- 夫々一端が抵抗器を介して基準電位源に接続された複数
の出力線と、エミッタが上記複数の出力線に所定関係で
接続された複数のトランジスタとを具え、該複数のトラ
ンジスタの少なくとも1つは複数のエミッタを有し、入
力信号を上記複数のトランジスタのベースに選択的に供
給し、上記複数の出力線の他端から出力信号を得ること
を特徴とする符号化回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65741476A | 1976-04-09 | 1976-04-09 | |
US657414 | 1996-06-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5972226A true JPS5972226A (ja) | 1984-04-24 |
JPS6245729B2 JPS6245729B2 (ja) | 1987-09-29 |
Family
ID=24637079
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52014026A Expired JPS5947497B2 (ja) | 1976-02-12 | 1977-02-10 | アナログ・デジタル変換器 |
JP58170501A Granted JPS5972226A (ja) | 1976-02-12 | 1983-09-14 | 符号化回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52014026A Expired JPS5947497B2 (ja) | 1976-02-12 | 1977-02-10 | アナログ・デジタル変換器 |
Country Status (6)
Country | Link |
---|---|
JP (2) | JPS5947497B2 (ja) |
CA (1) | CA1105143A (ja) |
DE (1) | DE2702681B2 (ja) |
FR (1) | FR2341231A1 (ja) |
GB (1) | GB1547918A (ja) |
NL (1) | NL7614244A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374216A (ja) * | 1986-09-11 | 1988-04-04 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補信号をキャリーするデータラインを有する電子回路 |
JPH08300221A (ja) * | 1995-04-28 | 1996-11-19 | Fukutaro Yamazaki | タップ |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2830304C2 (de) * | 1978-07-10 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Analog-Digitalwandler |
US4276543A (en) * | 1979-03-19 | 1981-06-30 | Trw Inc. | Monolithic triple diffusion analog to digital converter |
DE2939990A1 (de) * | 1979-10-02 | 1981-04-16 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbarer analog-digitalwandler |
JPS5732128A (en) * | 1980-08-04 | 1982-02-20 | Matsushita Electric Ind Co Ltd | Parallel analog to digital converter |
JPS5732126A (en) * | 1980-08-04 | 1982-02-20 | Matsushita Electric Ind Co Ltd | Comparator circuit |
JPS5731226A (en) * | 1980-08-04 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Comparator circuit |
GB2082411B (en) * | 1980-08-13 | 1985-07-10 | Hitachi Ltd | Parallel comparator and analogue-to-digital converter |
JPS57106224A (en) * | 1980-12-24 | 1982-07-02 | Hitachi Ltd | Analogue-digital converter device |
JPS57164618A (en) * | 1981-04-01 | 1982-10-09 | Matsushita Electric Ind Co Ltd | Comparator circuit |
JPS58145220A (ja) * | 1982-02-23 | 1983-08-30 | Nec Corp | 電圧比較回路 |
FR2563347B1 (fr) * | 1984-04-19 | 1986-06-06 | Thomson Csf | Perfectionnement aux comparateurs avec circuit de verrouillage et convertisseur analogique numerique utilisant de tels comparateurs |
US4737766A (en) * | 1986-09-12 | 1988-04-12 | North American Philips Corporation, Signetics Division | Code converter with complementary output voltages |
EP0320525B1 (de) * | 1987-12-15 | 1991-10-16 | Deutsche ITT Industries GmbH | Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern |
JPH04170226A (ja) * | 1990-11-02 | 1992-06-17 | Nec Ic Microcomput Syst Ltd | A/d変換器 |
JP3067903B2 (ja) * | 1992-08-20 | 2000-07-24 | 沖電気工業株式会社 | アナログ/ディジタル変換器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5290255A (en) * | 1976-01-20 | 1977-07-29 | Hughes Aircraft Co | Analoggtoodigital converter using quantizing network |
-
1976
- 1976-12-07 CA CA267,300A patent/CA1105143A/en not_active Expired
- 1976-12-08 GB GB51186/76A patent/GB1547918A/en not_active Expired
- 1976-12-22 NL NL7614244A patent/NL7614244A/xx not_active Application Discontinuation
-
1977
- 1977-01-24 DE DE2702681A patent/DE2702681B2/de not_active Ceased
- 1977-02-09 FR FR7704296A patent/FR2341231A1/fr not_active Withdrawn
- 1977-02-10 JP JP52014026A patent/JPS5947497B2/ja not_active Expired
-
1983
- 1983-09-14 JP JP58170501A patent/JPS5972226A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5290255A (en) * | 1976-01-20 | 1977-07-29 | Hughes Aircraft Co | Analoggtoodigital converter using quantizing network |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374216A (ja) * | 1986-09-11 | 1988-04-04 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補信号をキャリーするデータラインを有する電子回路 |
JPH08300221A (ja) * | 1995-04-28 | 1996-11-19 | Fukutaro Yamazaki | タップ |
Also Published As
Publication number | Publication date |
---|---|
NL7614244A (nl) | 1977-08-16 |
JPS6245729B2 (ja) | 1987-09-29 |
JPS5298456A (en) | 1977-08-18 |
DE2702681A1 (de) | 1977-08-18 |
CA1105143A (en) | 1981-07-14 |
JPS5947497B2 (ja) | 1984-11-19 |
GB1547918A (en) | 1979-06-27 |
FR2341231A1 (fr) | 1977-09-09 |
DE2702681B2 (de) | 1979-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5972226A (ja) | 符号化回路 | |
US5706008A (en) | High bandwidth parallel analog-to-digital converter | |
US3019426A (en) | Digital-to-analogue converter | |
US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
JPH0239136B2 (ja) | ||
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
US5889487A (en) | Flash analog-to-digital converter with latching exclusive or gates | |
JPS61120520A (ja) | 比較器 | |
JPS61120530A (ja) | アナログ・デジタル変換器 | |
US6229472B1 (en) | A/D converter | |
US4559522A (en) | Latched comparator circuit | |
US3505668A (en) | Bipolar analog to digital converter | |
US4893122A (en) | Parallel analog to digital converter employing sample and hold stages | |
US5734342A (en) | Analog-to-digital converter for generating a digital N-bit Gray code | |
US5751236A (en) | A/D conversion with folding and interpolation | |
EP0558243A2 (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
US5673045A (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
Blauschild | An 8b 50ns monolithic A/D converter with internal S/H | |
US3223994A (en) | Digital-to-analogue converter | |
US7960985B2 (en) | Identification of integrated circuit | |
JP3164697B2 (ja) | A/dコンバータ | |
JPS594228A (ja) | アナログ−デイジタル電流変換器 | |
JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
KR100502402B1 (ko) | 축차비교형아날로그-디지탈변환회로 | |
JPH0613904A (ja) | アナログ・ディジタル変換器 |