JPS5972226A - 符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は入力信号に応じた並列デジタル信号を発生する
符号化回路に関する。 背景技術とその問題点 例えば並列比較型アナログ・デジタル変換器では、複数
の比較器により入力アナログ信号を夫々異なる基準電圧
と比較し、その比較器カビ符号化回路に供給して、グレ
ー・コード等の所定の符号化を行なっている。しかし、
従来の符号化回路は種々のロジック・ゲートヲ組合せて
摺電しているため、回路が複雑かつ筒価であった。 発明の目的 したがって本発明の目的は栴成が簡単かつ安価な符号化
回路の提供にある。 発明の概要 本発明の符号化回路は、夫々一端が抵抗器を介して基準
電位源に接続された複数の出力線と、エミッタがこれら
複数の出力線に符号化に応じた所定関係で接続された複
数のトランジスタとを具え、複数のトランジスタの少な
くとも１つは複数のエミッタを有し、入力信号を複数の
トランジスタのベースに選択的に供給し、複数の出力線
の他端から出力信号を得ている。即ち、複数のトランジ
スタはエミッタ・フォロワとして動作し、入力信号によ
り駆動されたトランジスタのエミッタに接続された出力
想のみに出力電圧が供給されて符号化を行なう。よって
、ロジック・ゲートを？、ｋ　Ｍｆ、に組合せる必要が
なぐ、符号化に応じて各トランジスタのエミッタを出力
線に接続するのみでよいので、回路構成が簡単かつ安価
になる。 実施例 以下、添付図を参照して本発明の好適な実施例を説明す
る。 添付図は本発明の好適な一実施例を並列比較型アナログ
・デジタル変検器に適用した場合の回路図である。 信号源（２５）からのアナログ信号は２Ｎ個の比較器（
２η乃至（３□□□に同時に加えられ、２つの基準電圧
源間に直列接続された抵抗器（ア）乃至（４２１を含む
線形分圧器から得た各々の電圧レベルと比較される。比
較器はトランジスタ（４５）乃至（！５Ｊのエミッタに
結合した相補的な′ｍ流出力端子Ｑ及びＱを有する。斯
るトランジスタの機能は後述するロジック・アンド・ゲ
ートの如きものである。 トランジスタ（４５ｊ乃至６騰のベースには適当なバイ
アス電圧が加わり、これらトランジスタは接地されたエ
ミッタ抵抗器１５７）乃至ｆｆ′ＩＪと、適当な正電圧
源に接続されたコレクタ負荷抵抗器σＱ乃至（８３１を
含む。 更にこれらトランジスタ（４５１乃至Ｇ３のコレクタは
エミッタ・フォロワ・トランジスタ霞乃至国に接続され
る。各エミッタ・フォロワは複数のエミッタを有し、斯
るエミッタは、各エミッタ・フォロワが表わすデータ・
ワードの量子化ビットに応じてＮ個の出力線に接続され
る。エミッタ・フォロワ（ハ）乃至（９２１の任意の１
個が導通すると、出力線に適当な論理「１」を発生する
。抵抗器（９５）乃至０！１１はエミッタ・フォロワ（
ハ）乃至（９りのエミッタと接地（基準電位源）間に接
続され、全ての出力線に論理「０」が発生できるように
する。 トランジスタ（４６）乃至６湯はＮ論理ビットまでの符
号化を行ない、且つ各トランジスタを隣接した比較器の
相補的出力に接続するため２個のエミッタを有する。ト
ランジスタ６３）は比較器ｃ３３）のＱ出力に接続され
、零を表わす。一方゛トランジスタ（４５１は比較器（
２７）のＱ出力に接続され、オーバレンジ状態を表わす
。論理「１」を任意の出力線に発生する必要がないので
、トランジスタ０５３１のコレクタは次段のエミッタ・
７オロワに接続されない。トランク、ｘ、　夕（４５１
はオーバＬ／ンジ出力線に接続された単一のエミッタを
有するエミッタ・フォロワ（ハ）Ｋ接続される。 信号源い）からの信号が抵抗器（４功に加えられた負電
圧より更に負の場合、アンド・ゲートω９乃至ｆ５３１
によりエミッタ・フォロワ（ハ）乃至（！ｌ−が如何に
駆動されるか考察する。この状態において、全てのＱ出
力は「低」であり、全てのＱ出力は「高」である。アン
ド・ゲー）　（４５１乃至（５３Ｊの動作状態を考えれ
ば、トランジスタ（５３）のエミッタに加わる論理「高
」によりトランジスタ６３）のみが非導通であり、トラ
ンジスタ（４５）乃至の２の各々のエミッタに加わる少
な（とも１つの論理「低」によりトランジスタ（４！ｊ
ｌ乃至ｃ＋２１が４通であることが判る。これらトラン
ジスタ（４５１乃至５冬の導通により抵抗器（７５１乃
至侶シの両端に発生する電圧はエミッタ・７オロワ・ト
ランジスタ（へ）乃至（９功のベースを負に保ち、出力
線上のデータ・ワードを全て論理「０」とする。信号源
（２艶からの信号が抵抗器（４Ｉ）及び（４りの接続点
の電圧ケ越えて正に変化するとき、比較器−は状態が切
換わり、Ｑ出力線に論理「高」を、Ｑ出力線に論理「低
」を発生する。この動作によりトランジスタ（へ）は導
通し、また、すでに比較器Ｃ３２のＱ出力から論理「高
」が加えられているトランジスタ（５２は非導通となる
。そこでトランジスタ（９−のベースは正となり、この
トランジスタの単一のエミッタを正とし、符号化出力５
１に論理「１」７発生する。更に、信号源（Ｊ５１から
の信号が抵抗器（至）に加えられた正の基準電圧の方に
変化すると、各比較器はその状態が順次切換えられる。 この結果、エミッタ・フォロワ（ト）が付勢されオーバ
レンジ状態を示すまで、エミッタ・７オロワは順次論理
「１」に付勢される。実際には、信号源（ハ）からの信
号はアナログ信号であり、ダイナミック・レンジの範囲
内で変化するものと′１−る。添付図に示す如く、掬号
化回路は必要なだけ多くのピット数を含む様に拡張でき
る。符号化回路のエミッタ及びコレクタ抵抗器は、回路
の適当な利得及びファン・アウトが得られるように選択
される。上述のアナログ・デジタル変換器は個別の部品
で構成し７てもよいし、モノリシツク集積回路で構成し
てもよい。 発明の効果 上述の如く本発明によれば、複数の出力線と、この複数
の出力線に所定関係でエミッタが接続された複数のトラ
ンジスタと、複数の出力線の夫々の一端及び基準電位源
間に接続された複数の抵抗器とから符号化回路を構成し
ているので、簡単かつ安価となる。また２本以上の出力
線に基準電位

〔０〕と異なるレベル〔１〕を発生しても
、各出力線には専用のエミッタが接続されているので、
各出力線に等しい出力を供給できる。

【図面の簡単な説明】

添付図は本発明による符号化回路の好適な一実施例を並
列比較型アナログ・デジタル変換器に適用した場合の回
路図である。 （ハ）〜０４はトランジスタ、曽〜５ｐＨは抵抗器であ
る。 第１頁の続き ■発　明　者　ステイーブン・アール・ウニターリング アメリカ合衆国オレゴン州９７２２ ９ポートランド・ノースウェス ト・ワンハンドレッドアンドセ ブンティニートス・アベニュー ９４５

Claims (1)

【特許請求の範囲】
1. 夫々一端が抵抗器を介して基準電位源に接続された複数
   の出力線と、エミッタが上記複数の出力線に所定関係で
   接続された複数のトランジスタとを具え、該複数のトラ
   ンジスタの少なくとも１つは複数のエミッタを有し、入
   力信号を上記複数のトランジスタのベースに選択的に供
   給し、上記複数の出力線の他端から出力信号を得ること
   を特徴とする符号化回路。