JPS5967631A - ウエハ−アライメント方法 - Google Patents
ウエハ−アライメント方法Info
- Publication number
- JPS5967631A JPS5967631A JP57177588A JP17758882A JPS5967631A JP S5967631 A JPS5967631 A JP S5967631A JP 57177588 A JP57177588 A JP 57177588A JP 17758882 A JP17758882 A JP 17758882A JP S5967631 A JPS5967631 A JP S5967631A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- chip
- wafer
- window
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000003287 optical effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、Ｖ−ＬＳＩの製造に用いるウェハーステッ
パーでダイ−パイ−ダイアライメントを行う場合に、マ
スク上に隣接するチップ上のアライメントマークに対応
する部分にウィンドーを開け、あらかじめレジストｔ）
１４光しておくこと拠よシ、次の隣接するチップのアラ
イメント時にアライメントマークのコントラストを上げ
て、アライメント精度の向上およびアライメント時間の
短縮を計るようにしたウェハーアライメント方法に関す
る。
パーでダイ−パイ−ダイアライメントを行う場合に、マ
スク上に隣接するチップ上のアライメントマークに対応
する部分にウィンドーを開け、あらかじめレジストｔ）
１４光しておくこと拠よシ、次の隣接するチップのアラ
イメント時にアライメントマークのコントラストを上げ
て、アライメント精度の向上およびアライメント時間の
短縮を計るようにしたウェハーアライメント方法に関す
る。
従来のダイ・パイ・ダイ（ｄｉｅ ｂｙ ｄｉｅ ）方
法によるウェハーアライメント方法では、複数の回路の
パターンをマスクからウェハに焼き付けるのに一つ一つ
焼き付けるようにしている。すなわち、第１図に示すよ
うにマスクｌを装置樅に七ットし、ウェハー２上に配列
されたチップ３の位置にウェハー２ｉ移動させ、マスク
１上のアライメントマーク４とウェハー２上のアライメ
ントマークの重ね合わせ像５を作シ、縮小光学系６全通
してアライメント全行う。
法によるウェハーアライメント方法では、複数の回路の
パターンをマスクからウェハに焼き付けるのに一つ一つ
焼き付けるようにしている。すなわち、第１図に示すよ
うにマスクｌを装置樅に七ットし、ウェハー２上に配列
されたチップ３の位置にウェハー２ｉ移動させ、マスク
１上のアライメントマーク４とウェハー２上のアライメ
ントマークの重ね合わせ像５を作シ、縮小光学系６全通
してアライメント全行う。
この場合、ウェハー２上にはレジストが塗布されている
ため、この重ね合わせ像を観察する光源に感光波長を使
用すると、レジスト光吸収によってイメージのコントラ
ストが弱く、さらに、アライメント中にコントラストが
変化するため、アライメント精度が低下するとともに、
アライメントに時間がかかる等の欠点があった。
ため、この重ね合わせ像を観察する光源に感光波長を使
用すると、レジスト光吸収によってイメージのコントラ
ストが弱く、さらに、アライメント中にコントラストが
変化するため、アライメント精度が低下するとともに、
アライメントに時間がかかる等の欠点があった。
この発明は、上記従来の欠点を除去するためになされた
もので、ウェハーアライメント時でのアライメントマー
クのイメージコントラストが高くなシ、アライメント精
度の向上およびアライメント時間の短縮が可能となるウ
ェハーアライメント方法を提供することを目的とする。
もので、ウェハーアライメント時でのアライメントマー
クのイメージコントラストが高くなシ、アライメント精
度の向上およびアライメント時間の短縮が可能となるウ
ェハーアライメント方法を提供することを目的とする。
以下、この発明のウェハーアライメント方法の実施例を
図に基づき説明する。第２図はその一実施例を説明する
ための図である。この第２図はＶ−ＬＳＩにおけるホト
リン工程において、ウェハースチッパなどで回路パター
ンの投影光学系を通してマスクとウェハーを各チップご
とに直接アライメントする場合の例を示すものである。
図に基づき説明する。第２図はその一実施例を説明する
ための図である。この第２図はＶ−ＬＳＩにおけるホト
リン工程において、ウェハースチッパなどで回路パター
ンの投影光学系を通してマスクとウェハーを各チップご
とに直接アライメントする場合の例を示すものである。
この第２図において、レチクル１１をアライメントした
後、ウェハー１２を破線のステップ経路１３で示すごと
く、ウェハーステップなと（図示セス）でウェハー１２
をステップ移動させ、ウェハー１２上のアレイ（プレイ
の各チップにアライメントマーク２２が形成されている
）のチップ１４の上て、レチクル１１が対応し、レチク
ル１１上のチップのパターン部（チップ１４の回路／ｆ
ターン部）１５またはレチクル１１においてこのパター
ン部１５とは他の位置に設けたアライメントマーク１６
とウェハー１２のアライメントマーク１７の俄ね合わせ
像が縮小し／ンズ１８全通して得られる。
後、ウェハー１２を破線のステップ経路１３で示すごと
く、ウェハーステップなと（図示セス）でウェハー１２
をステップ移動させ、ウェハー１２上のアレイ（プレイ
の各チップにアライメントマーク２２が形成されている
）のチップ１４の上て、レチクル１１が対応し、レチク
ル１１上のチップのパターン部（チップ１４の回路／ｆ
ターン部）１５またはレチクル１１においてこのパター
ン部１５とは他の位置に設けたアライメントマーク１６
とウェハー１２のアライメントマーク１７の俄ね合わせ
像が縮小し／ンズ１８全通して得られる。
ｒなわち、パターン部１５、アライメントマーク１６お
よび後述するウィンド１９を有するレチクル１１と縮小
レンＫ１８とによる回路ノ９ターンの投影光学系全通し
てウェハー１２の各チップごとに直接アラ・イメントす
る。。
よび後述するウィンド１９を有するレチクル１１と縮小
レンＫ１８とによる回路ノ９ターンの投影光学系全通し
てウェハー１２の各チップごとに直接アラ・イメントす
る。。
いま、ウェハー１２上のチップ′アレイでチップ１４で
示した位置でアライメント全行い、アライメントが完了
した時点では、レチクル１１上に設けたウィンド１９は
ず−ツブ１４にト・Ｉτ接するチップ２０のアライメン
トマーク領域２１と対応しており、アライメント終了後
のチップ１４の回路ノ♀ターン露光において隣接するチ
ップ２０のアレイ、メントマーク領域２１のレジストも
ウィンド１９全通して同時に露光される。
示した位置でアライメント全行い、アライメントが完了
した時点では、レチクル１１上に設けたウィンド１９は
ず−ツブ１４にト・Ｉτ接するチップ２０のアライメン
トマーク領域２１と対応しており、アライメント終了後
のチップ１４の回路ノ♀ターン露光において隣接するチ
ップ２０のアレイ、メントマーク領域２１のレジストも
ウィンド１９全通して同時に露光される。
この方法によシあらかじめアライメントマーク部を露光
しておくと、ウェハーアライメント時での７２イメント
マークのイメージコントラストが高くなシ、アライメン
ト精度の向上、アライメント時間の短縮がなされるなど
の利点がある。
しておくと、ウェハーアライメント時での７２イメント
マークのイメージコントラストが高くなシ、アライメン
ト精度の向上、アライメント時間の短縮がなされるなど
の利点がある。
以上のように、この発明のウェハーアライメント方法に
よれば、Ｖ−ＬＳＩにおけるホトリソ工程において、回
路パターンの投影光学系を通してレチクルのパターン部
またはアライメントマークとウェハーの各チップのアラ
イメントマークとをマーク合わせを行うためにウェハー
を各チップごとにステップさせ、このマーク合わせを行
うことによってアライメントの完了時点でウェハーのマ
ーク合わせを行ったチップに隣接するチップ全レチクル
のウィンドと対応させ、アライメントの終了後に上記マ
スク合わせを行ったチッパの回路パターンの露光時に隣
接するチップ上のレジストヲウインドを通して同時に露
光するようにしたので、次の隣接するチップのアライメ
ント時にアライメントマークの形状が極めてクリヤにす
ることができる。これにともない、アライメントマーク
が向」ニするとともに、アライメント時間の短縮が可能
となるものである。
よれば、Ｖ−ＬＳＩにおけるホトリソ工程において、回
路パターンの投影光学系を通してレチクルのパターン部
またはアライメントマークとウェハーの各チップのアラ
イメントマークとをマーク合わせを行うためにウェハー
を各チップごとにステップさせ、このマーク合わせを行
うことによってアライメントの完了時点でウェハーのマ
ーク合わせを行ったチップに隣接するチップ全レチクル
のウィンドと対応させ、アライメントの終了後に上記マ
スク合わせを行ったチッパの回路パターンの露光時に隣
接するチップ上のレジストヲウインドを通して同時に露
光するようにしたので、次の隣接するチップのアライメ
ント時にアライメントマークの形状が極めてクリヤにす
ることができる。これにともない、アライメントマーク
が向」ニするとともに、アライメント時間の短縮が可能
となるものである。
第１図は従来のウェハーアライメント方法な説明するた
めの図、第２図はこの発明のウエハーアライメント時法
の一実施例を説明するための図である。。 １１・・・レチクル、１２・・・ウェハー、１３・・・
ステップ経路、１４・・・チップ、１５・チップのパタ
ーン部、１６．２２・・・アライメントマーク、−１７
・・・アライメントマークの重ね合わぜ、１８・・・縮
小レンズ、１９・・ウィンド、２０・・・隣接チップ。 ／ｉｆ許出ルｑ人 沖電気工業株式会社手続補正書 昭和５８年１０月１９日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年 特 許 願第 １７７５８８ 号２、
発明の名称 ウェハーアライメント方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の１１刊 昭和 年 月 日 （
自発）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 ＝４１μ卿μの４ｍ１ １）明細Ｗ１頁末行「ウィンドー」を「ウィンド」と訂
正する。 ２）同５頁１８行「チッパ」を「チップ」と訂正する。
めの図、第２図はこの発明のウエハーアライメント時法
の一実施例を説明するための図である。。 １１・・・レチクル、１２・・・ウェハー、１３・・・
ステップ経路、１４・・・チップ、１５・チップのパタ
ーン部、１６．２２・・・アライメントマーク、−１７
・・・アライメントマークの重ね合わぜ、１８・・・縮
小レンズ、１９・・ウィンド、２０・・・隣接チップ。 ／ｉｆ許出ルｑ人 沖電気工業株式会社手続補正書 昭和５８年１０月１９日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年 特 許 願第 １７７５８８ 号２、
発明の名称 ウェハーアライメント方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の１１刊 昭和 年 月 日 （
自発）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 ＝４１μ卿μの４ｍ１ １）明細Ｗ１頁末行「ウィンドー」を「ウィンド」と訂
正する。 ２）同５頁１８行「チッパ」を「チップ」と訂正する。
Claims (1)
- ホトリソ工程において、回路パターンの投影光学系を通
してウェハースチッパなどでウェハーの各チップごとに
レチクルの、ｅターン部またはアライメントマークとマ
ーク合わせを行ってアライメントを行い、このアライメ
ント完了後に上記ウェハーのマーク合わせを行ったチッ
プ罠隣接するチップと対応するように上ＨＣ，レチクル
にウィンドを形成し、」二記マーク合わせを行ったチッ
プの露光時に上記ウィンドラ通して」−記隣接するチッ
プのアライメントマークーヒのレジスｌｒ同時に露光す
ることを特徴とするウェハーアライメント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177588A JPS5967631A (ja) | 1982-10-12 | 1982-10-12 | ウエハ−アライメント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177588A JPS5967631A (ja) | 1982-10-12 | 1982-10-12 | ウエハ−アライメント方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967631A true JPS5967631A (ja) | 1984-04-17 |
| JPS6258139B2 JPS6258139B2 (ja) | 1987-12-04 |
Family
ID=16033608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177588A Granted JPS5967631A (ja) | 1982-10-12 | 1982-10-12 | ウエハ−アライメント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60108914A (ja) * | 1983-11-17 | 1985-06-14 | Nec Corp | ペレット位置検出方法およびその装置 |
| JP2006336745A (ja) * | 2005-06-01 | 2006-12-14 | Shinko Electric Co Ltd | 電磁クラッチ／ブレーキ |
| US7604099B2 (en) | 2004-03-15 | 2009-10-20 | Mitsubishi Electric Corporation | Brake device for elevator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179582A (en) * | 1975-01-07 | 1976-07-10 | Canon Kk | Araimentoyokii pataanhogohoho |
| JPS58159327A (ja) * | 1982-03-18 | 1983-09-21 | Oki Electric Ind Co Ltd | ウエ−ハアラインメントマ−クの保存方法 |
-
1982
- 1982-10-12 JP JP57177588A patent/JPS5967631A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179582A (en) * | 1975-01-07 | 1976-07-10 | Canon Kk | Araimentoyokii pataanhogohoho |
| JPS58159327A (ja) * | 1982-03-18 | 1983-09-21 | Oki Electric Ind Co Ltd | ウエ−ハアラインメントマ−クの保存方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60108914A (ja) * | 1983-11-17 | 1985-06-14 | Nec Corp | ペレット位置検出方法およびその装置 |
| US7604099B2 (en) | 2004-03-15 | 2009-10-20 | Mitsubishi Electric Corporation | Brake device for elevator |
| JP2006336745A (ja) * | 2005-06-01 | 2006-12-14 | Shinko Electric Co Ltd | 電磁クラッチ／ブレーキ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258139B2 (ja) | 1987-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114072A (en) | Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPS5967631A (ja) | ウエハ−アライメント方法 | |
| JPS59160144A (ja) | ホトマスク | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPH03144453A (ja) | 露光用マスク及び半導体装置の製造方法 | |
| JPH0864520A (ja) | レチクルの回転誤差測定用のレチクルおよび方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JP2000306830A (ja) | 露光方法 | |
| JP3056598B2 (ja) | 露光装置とアライメント精度測定方法 | |
| US5932376A (en) | Phase-shifting mask structure | |
| JPH0845810A (ja) | レジストパターン形成方法 | |
| JPS62271428A (ja) | 投影露光方法及び投影露光装置 | |
| KR200181369Y1 (ko) | 노광 장치 | |
| TW200300961A (en) | Multiple photolithographic exposures with different clear patterns | |
| JPS6127548A (ja) | 非接触式露光装置 | |
| JP2884767B2 (ja) | 観察装置 | |
| JPH05102004A (ja) | レジストパターン形成方法 | |
| JP2003100600A (ja) | レジストパターン形成方法 | |
| JPH0934100A (ja) | レティクルとレティクルにより作成される半導体装置 | |
| JPS6092619A (ja) | 半導体ウエフアのマスク位置決め法 | |
| JPS61121057A (ja) | 露光装置 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPS6072232A (ja) | パタ−ン位置合わせ方法 | |
| JPS6146025A (ja) | 投影露光方法 |