JPS5961215A - ヒステリシス回路 - Google Patents
ヒステリシス回路Info
- Publication number
- JPS5961215A JPS5961215A JP57170376A JP17037682A JPS5961215A JP S5961215 A JPS5961215 A JP S5961215A JP 57170376 A JP57170376 A JP 57170376A JP 17037682 A JP17037682 A JP 17037682A JP S5961215 A JPS5961215 A JP S5961215A
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- circuit
- current
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の技術分野〕
この発明は低電源゛耐圧での動作ヲ1」能としたヒステ
リシス回路にlij、+する。 〔発明の技術的背景〕 周知のようC二、神々の信号処理を安定に行うため
リシス回路にlij、+する。 〔発明の技術的背景〕 周知のようC二、神々の信号処理を安定に行うため
【二
は、ヒステリシス回路は欠かせないものとなっている。 このようrLヒステリシス回路として、従来第INに示
されるように、トランジスタQ t −Q*低抗1(
、−R11を・口して構成されるものカー良く使用され
ている0 ′1−なわぢ、第1図の回路は、入力端子1へ。 のレベルが低い状態でトランジスタQ1がオフとなりト
ランジスタQ、かオフとされ出力童晶i子uu’ro
力レベルがローレベルとなる口こ力状態C二おいて、
抵抗Ra 、Hs 17J砿統中点a、aのi、4i
圧νaは。 と71つているO但し、鼾諒VB中圧、抵抗1(。 〜R5の各抵抗値はそれぞれの符号で示1−も力とTる
r そして、入力端子1へ。のレベIレカー略Va十〇、7
[V)1以上にyzるとトランジスタQ、力1オンとな
I)、トランジスタQ1がプ゛フして、出ノjg湘4
u U Tol/JレベルがノAイレベlトとなるOこ
の状態Iには、入力端子lへ。のレベルが少々低下して
モ、トランジスタQ、は、オンの状態を保持Tるも力で
ある。 これにより、第1し4の回路はヒステリシス特性を何す
ることになる。 〔背景技術の問題点〕 し刀)しながら、第1回動ヒステリシス回路はヒステリ
シス幅ン低抗1(、、R,の抵抗111ケ設定、するこ
とC二よ’、I P)1足のヒステリシス111吊を1
斗℃いるため、ヒステリシス幅の設定が難しく1つ安定
して小さなヒステリシス幅を得ることが困難であるとい
った問題点を有しているOそし℃なによI】も、動作状
態で等測的に1列接続される抵抗数が多いので1例えば
i#vB小圧が1v以下刃ような低量で動作させること
が大きな欠点であり、小型化した携帯用゛重子機器に実
装する(二は良好とは言えなかったO 〔発明の目的〕 この発明は上記の点に難みてなされたもので。 狛に低い°酵諒中圧で動作をなすと共C二、小さなヒス
テリシス幅でも安定して設定し得るきわめて良好なヒス
テリシス回路を提供することを目的とするものである◎ 〔づ己 明 の 仕+要 〕 この発明は、エミッタ接地形力増幅器を構成1″るトラ
ンジスタと、このトランジスタのコレクタ側に大小異な
るいずれかのレベルの定−流を供する]′Jlの手段と
、上記トランジスタのコレクタ電流と上記@lの手段が
供する定猷流との差を検出し、七の侠出結果に応じて上
記第1の手段力定電Jj’Eレベルの大小を切換える第
2の手段とを具備してなることを特飲とするも力である
。 〔発明の実施1り11〕 以−ト、この発明の実施(り11を況明するに先立ら。 こ17J ’tM明の基本構成となるも力(二ついて説
明する。 すなわら、この発明g二よるヒステリシス回路の主要な
動CF−ンな丁例えばNPN形力トランジスタQ、は、
ペースが入力端′−j−1N1C二接硯され。 エミッタが接地され、コレクタが出力端子(JUT。 に接続されると共C二後述するスイッチング制御回路7
1の入力端子f二接続されている0上記トランジスタQ
IIOJコレクタ(二tg−、* #Vccが定”醸諺
源1.をづt−(2て接続される一方、同じく電源VC
Cが定電’tjlt 源1 、およびスイッチング回路
Sを直列的C二介して接続されている。 上記スイッチング制御回路11げ、出力端子が上記スイ
ッチング回路8の制(財)入力端に接続されており、入
力端子(二重mLが流れ込めば上記スイッチング回路δ
にオンとし、入力端子から市7At、ががr、れ出せば
上記スイッチング回路8にオフと1−るようC二なされ
ている0 以上のように前取されるヒステリシス回路において、小
力端1子IN、カレベルが低い場合、トランジスタQ+
+のコレフタル流はきわめ1:微少であるので、スイ
ッチング制御回路llは、入力端に重罰が流れ込みスイ
ッチング回路S?オンとし出力端+uuT、カレベルン
所定のレベル(ハイレベル)とするようになる@ Ht二、入力端子IN、(7Jレベルがしだいに上昇し
略所定のレベルVl(ン超えると、上記トランジスタQ
I Iのコレクタ電流が増加するので。 スイッチング制御回路11は、入力娼、子に電流がメ、
Iすれ込みスイッチング回路Sをオフと−Cる◎こα〕
状態で入力端子INのレベルが少々低下しても、トラン
ジスタQ++は、コレクタ電流が定1F心諒l、電流よ
りも大きく、出力端子IJLJT。 (lルベルヲ萌定のレベル(ローレベル)に保持下るよ
うに劾r「テる◎ これ(二対して、入力端子1NICJJレベルが略i!
Ir定カレベルVL以下となると、スイッチング制nt
f1回路IIは、入力端子(二中流が流れ込みスイッチ
ング回路82オンと丁/:Ir=これにより。 トランジスタQl lは、出力端レベルを肋定のレベル
(イ1イレベルンに保持するようC二動作Tや。 なお、上G己しπu丁定力レベルνHおよびVLは、各
酵流諒118よび12それぞれの一流欠その符号で示し
、トランジスタQIIの逆万回飽4引市15st’t’
1日で示すも力と1−才1ji。 is l。 V L =V T tn()Is で示されるものである。但し、VTは熱7M圧で子の草
荷vqと゛[れは、νT=□で示されるものであるひ したがって第2図の回路のヒスプリシス12吊VHLは I で示されることになる。つまり、ヒステリシス幅VHL
は、醪流比1.+1.で定められるもの”e 、 G4
J エバ7;g 7u −CV TがkHf 26 C
m V :) 、 ’@流比i、:t、+i、が1=1
0であQとすれは略60[mV]程a 力(tiと7よ
る。 以−F、上記し定基本I′g成に基づき偏成されるこの
発明力実施卸1について詳細C二説明する。 丁なわち、第3図(二示すようじ入力端:J−LN。 は抵抗R1,を介してNPNjヒのトランジスタQl
。 のベースに接続されている・このトランジスタQ目は、
エミッタが件地され、コレクタが的接的C二に’NP形
のトランジスタQ、3のベースおよびPNP形のトラン
ジスタQ14のコレクタに接続されると共f:定電猟源
1.を介して小節νC0に接地されている0上記トラン
ジスタQCsは。 エミッタが抵抗R1を介して電源VOO(−接続され、
コレクタが出力端子(JLJT、およびNl’NJヒの
トランジスタQ、、(/Jベースに面接的に接1t+:
Ai gれると共C二抵抗RIB ’i介し、て接地さ
れている◎土δ己トランジスタQ+ 4は、エミッタが
電源VOOに接続され、ベースが図示極性のダイオード
Q+ s ’a’介して゛単節VOOC接続されると共
にN)’N形のトランジスタQl 7のコレクタに#続
され、カレントミラー回路ytQ成している0上記ダイ
オ一ドQ1gは、ベースおよびコレクタが共ノ山11売
されるいわゆるダイオード接続されたトラン・ジスタで
なるものである@ 上記トランジスタ(J+ 1は、エミッタが接地され、
ベースが定W流源11ffを介して電源Voaに接続さ
れると共(二1例えばトランジスタがダイオード接続さ
れる図示極性のダイオードQl g ’1介して接地さ
れ、カレントミラー(!!I略ン略取構成いる。上記ト
ランジスタQI5は、エミッタが接地され、コレクタが
上り己定電流源11.およびダイオードQHm力接続中
点に接続されている。 すなわち9以上のように構成されるヒステリシス回路に
おいて、入力端子IN、のレベルが1氏くトランジスタ
Q8.のコレクタ電流が定量を危源し++’1Jti’
l介およびトランジスタQ、番のコレクタ電流の相よt
iも少いと、トランジスタQ+Bがオフすると共にトラ
ンジスタQ+sがオフTにとになる口この場合、トラン
ジスタQ14は、上記の如(ダイオードQ、6とカレン
トミラー回路に構成するも力であり、トランジスタQl
?とダイオードQ+sでなるカレントミラー回路によ
t3そのコレクタ電流が足箪流源工目′4.虎に略等し
く7よるものであるロセして、出力端子uu’r、のレ
ベルは、ローレベルとなる。 これに対して入力端子IN、のレベルが大きくなりPr
wのレベルVHを超えると、トランジスタQ+5がオン
とfIIJ、)ランジスタQIsがオンすることによI
j )ランジスタQl?がオフとなる〇これによヲ」、
トランジスタQ1.がオフとなるの−C,人力幅子11
i、のレベルが1111定のレベルシム以下とならない
限+1 )ラノジスタQIsはオン状態ン保持し、出力
端子tJLIT、のレベルがハイレベルとなされるもの
である0まf二1人力繻7−1へ。 シ」レベルが吐−ドしVbPJ、Fと7よると、再びト
ランジスタQI Bがオフとなり、出力端; TJ−0
UTzカレベルがローレベルとなる状態となるも力であ
る0 なお、上記力場合、萌疋ノ〕レベルV HfLらびにV
Lは、それぞれ、定′串流課111およびll!c/J
谷市尚ンその釘号で示しトランジスタQl fカッ史方
向陥tiJ中IA’t を180で示1と丁れは。 Is。 とlよる、これC二よ1)、第3図の回路Q」ヒステリ
シス幅VHLは 1、 ・ となるものであシ)、− したがって、第31ス1の回路は、ヒステリシス1ii
V)I Lカ定aa1M l+ 1 オ、c iJ
L z l/J ’Jr ’r44NJIr Cよi
J定め1」諌るので、小び4【ヒスブリシス中口であっ
ても7ど定に設定でることが′C′きるも力である〇そ
してなによ1ノも、第31米からもわかるよう(二。 ヒステリシス回路(/J主要な動作& 7J: ’l−
)ランジスタの被制hU!申極(エミッタおよびコレク
タ)f二接続される抵抗数が少なくなる力で1例えは0
.8〜0.9〔νJ 4j一度のきわめて低い′串源へ
1圧で」!υ作するので良ハであるロ ー万、この発明に二よるヒステリシス路+a: 、 f
J!1えは第4図C二示すように、第3図の回16カト
ランジスタQl ff 〜Q2!、抵抗1す、〜R1
3,ダイオー) DI I、u、、 j定電1斤LII
3啄1ffil11!2で構1戎することもできる0こ
力回路は、弔3I81OJ回路と同様の動作をなし、同
様の効果を供するものである。(υL7.第4図第4弟
中、第3一部分ミニは同符号を1・1してその説明を省
略する。 そして、 L(45図は菫流入力形としたヒステリシス
回路で不+1.伯号゛屯l童源21ツノ出力端がトラノ
ジスタQ12α〕ペースに(’2P Mされると共に例
えはゲイメート陸海cしたトランジスタでrlる図示極
性のタイメ°−FQgsケづrし゛〔接地されている◎
こカダイメードζJs + 、1′6よひトランジスタ
・tJ、+2は、カレントミラー回路を構成するも力で
。 電i’lii、イ1)号源2ツカ出力゛吊6iE、 i
二1晴等しい′市が1がトラン亡ンスタQ+ t C’
Jコレクタに流れるようC二なっでいる◎なお、第5図
中、第3因と同−品性には1「、」−91号’& (;
J’ t、そl/J iiQ明に省Ill、%、”14
る0さpq il 、こ力発明≦−よるヒステリシス回
路は。 r)J6し4冨二示されるよう薯二、トランジスタGJ
IIのコレクタC二供される゛吊IMントーランジスタ
Q、41によヲノー少きせるようC−シても第3図の回
路と間柱の効果に得ることかできるC T7′Lわち、タイシーFQ&Mとカレントミラー回路
を構成するトランジスタQ4MおよびダイオードQ44
とカレントミラー回路を構成するトランジスタQ41が
共にオンである場合、定電流源工、−市〃tのうちから
略定電流源I41電、l蔀C二香しい電流が接地(−側
路されるようになっている。 そして、トランジスタQ411は、トランジスタQ+2
のコレクタレベルC二記、じ℃トランジスタQ411を
オンオフし5以ってトランジスタQ−2のコレクタに供
される゛小流レベルを切換えるよう(ニなっている。 この結果、第6図の回路は、ヒステリシス幅VHLが定
市流ン1止17.および141の各′串l丸をその符号
で示すものとすれは。 Ill”’141 で示され、ヒステリシス幅ケ小さくても安ポに設定し得
るものであ愉)、弔6図からもわ刀するようにきわめて
低い嘔源VCC’#圧で動作Tるもので良好である6な
お、第6図中s R11はトランジスタQ411の負荷
抵抗であGJ 、その他第31)9と同、一部分には同
一符号を付しその説明を省略するものとする0 なお、この発明は上記実施例のみに限定されるものでは
な(、神々の新形は適用はこの発明の要旨を逸脱しない
範囲で可能であることは言う迄もない◎ 〔発明の効果〕 以上マ)二連したようにこOv発明によれは、特に低い
゛市源耐圧で動作をなTと共に、小さなヒステリシス幅
でも安定して設足し得るきわめて艮好なヒステリシス回
路ン提供Tることができるも力である口 4、図II]、: (7JIF)車な説明第INは従来
Qvヒステリシス回路の構成を示す回路図、第2図はこ
力発明に係るヒステリシス回路内基本構成を示す図、第
3図はこの発明C1係るヒステリシス回路の一実施例に
示す回路図、第4図乃至第6図はそれぞれ他のシモ施j
’yll 4示す回路内である。 Q+ I−Q+ s −Q+ ? −)ランジスタ、1
..1゜、”IT I 11 z・・・定電a、源、8
・・・スイッチング回路、11・・・スイッチング制御
回路、 Ql s + Ql g・・・ダイオード、 出願人代理人 弁理士 鈴 江 武 彦第10 第3図 第20 第4図
は、ヒステリシス回路は欠かせないものとなっている。 このようrLヒステリシス回路として、従来第INに示
されるように、トランジスタQ t −Q*低抗1(
、−R11を・口して構成されるものカー良く使用され
ている0 ′1−なわぢ、第1図の回路は、入力端子1へ。 のレベルが低い状態でトランジスタQ1がオフとなりト
ランジスタQ、かオフとされ出力童晶i子uu’ro
力レベルがローレベルとなる口こ力状態C二おいて、
抵抗Ra 、Hs 17J砿統中点a、aのi、4i
圧νaは。 と71つているO但し、鼾諒VB中圧、抵抗1(。 〜R5の各抵抗値はそれぞれの符号で示1−も力とTる
r そして、入力端子1へ。のレベIレカー略Va十〇、7
[V)1以上にyzるとトランジスタQ、力1オンとな
I)、トランジスタQ1がプ゛フして、出ノjg湘4
u U Tol/JレベルがノAイレベlトとなるOこ
の状態Iには、入力端子lへ。のレベルが少々低下して
モ、トランジスタQ、は、オンの状態を保持Tるも力で
ある。 これにより、第1し4の回路はヒステリシス特性を何す
ることになる。 〔背景技術の問題点〕 し刀)しながら、第1回動ヒステリシス回路はヒステリ
シス幅ン低抗1(、、R,の抵抗111ケ設定、するこ
とC二よ’、I P)1足のヒステリシス111吊を1
斗℃いるため、ヒステリシス幅の設定が難しく1つ安定
して小さなヒステリシス幅を得ることが困難であるとい
った問題点を有しているOそし℃なによI】も、動作状
態で等測的に1列接続される抵抗数が多いので1例えば
i#vB小圧が1v以下刃ような低量で動作させること
が大きな欠点であり、小型化した携帯用゛重子機器に実
装する(二は良好とは言えなかったO 〔発明の目的〕 この発明は上記の点に難みてなされたもので。 狛に低い°酵諒中圧で動作をなすと共C二、小さなヒス
テリシス幅でも安定して設定し得るきわめて良好なヒス
テリシス回路を提供することを目的とするものである◎ 〔づ己 明 の 仕+要 〕 この発明は、エミッタ接地形力増幅器を構成1″るトラ
ンジスタと、このトランジスタのコレクタ側に大小異な
るいずれかのレベルの定−流を供する]′Jlの手段と
、上記トランジスタのコレクタ電流と上記@lの手段が
供する定猷流との差を検出し、七の侠出結果に応じて上
記第1の手段力定電Jj’Eレベルの大小を切換える第
2の手段とを具備してなることを特飲とするも力である
。 〔発明の実施1り11〕 以−ト、この発明の実施(り11を況明するに先立ら。 こ17J ’tM明の基本構成となるも力(二ついて説
明する。 すなわら、この発明g二よるヒステリシス回路の主要な
動CF−ンな丁例えばNPN形力トランジスタQ、は、
ペースが入力端′−j−1N1C二接硯され。 エミッタが接地され、コレクタが出力端子(JUT。 に接続されると共C二後述するスイッチング制御回路7
1の入力端子f二接続されている0上記トランジスタQ
IIOJコレクタ(二tg−、* #Vccが定”醸諺
源1.をづt−(2て接続される一方、同じく電源VC
Cが定電’tjlt 源1 、およびスイッチング回路
Sを直列的C二介して接続されている。 上記スイッチング制御回路11げ、出力端子が上記スイ
ッチング回路8の制(財)入力端に接続されており、入
力端子(二重mLが流れ込めば上記スイッチング回路δ
にオンとし、入力端子から市7At、ががr、れ出せば
上記スイッチング回路8にオフと1−るようC二なされ
ている0 以上のように前取されるヒステリシス回路において、小
力端1子IN、カレベルが低い場合、トランジスタQ+
+のコレフタル流はきわめ1:微少であるので、スイ
ッチング制御回路llは、入力端に重罰が流れ込みスイ
ッチング回路S?オンとし出力端+uuT、カレベルン
所定のレベル(ハイレベル)とするようになる@ Ht二、入力端子IN、(7Jレベルがしだいに上昇し
略所定のレベルVl(ン超えると、上記トランジスタQ
I Iのコレクタ電流が増加するので。 スイッチング制御回路11は、入力娼、子に電流がメ、
Iすれ込みスイッチング回路Sをオフと−Cる◎こα〕
状態で入力端子INのレベルが少々低下しても、トラン
ジスタQ++は、コレクタ電流が定1F心諒l、電流よ
りも大きく、出力端子IJLJT。 (lルベルヲ萌定のレベル(ローレベル)に保持下るよ
うに劾r「テる◎ これ(二対して、入力端子1NICJJレベルが略i!
Ir定カレベルVL以下となると、スイッチング制nt
f1回路IIは、入力端子(二中流が流れ込みスイッチ
ング回路82オンと丁/:Ir=これにより。 トランジスタQl lは、出力端レベルを肋定のレベル
(イ1イレベルンに保持するようC二動作Tや。 なお、上G己しπu丁定力レベルνHおよびVLは、各
酵流諒118よび12それぞれの一流欠その符号で示し
、トランジスタQIIの逆万回飽4引市15st’t’
1日で示すも力と1−才1ji。 is l。 V L =V T tn()Is で示されるものである。但し、VTは熱7M圧で子の草
荷vqと゛[れは、νT=□で示されるものであるひ したがって第2図の回路のヒスプリシス12吊VHLは I で示されることになる。つまり、ヒステリシス幅VHL
は、醪流比1.+1.で定められるもの”e 、 G4
J エバ7;g 7u −CV TがkHf 26 C
m V :) 、 ’@流比i、:t、+i、が1=1
0であQとすれは略60[mV]程a 力(tiと7よ
る。 以−F、上記し定基本I′g成に基づき偏成されるこの
発明力実施卸1について詳細C二説明する。 丁なわち、第3図(二示すようじ入力端:J−LN。 は抵抗R1,を介してNPNjヒのトランジスタQl
。 のベースに接続されている・このトランジスタQ目は、
エミッタが件地され、コレクタが的接的C二に’NP形
のトランジスタQ、3のベースおよびPNP形のトラン
ジスタQ14のコレクタに接続されると共f:定電猟源
1.を介して小節νC0に接地されている0上記トラン
ジスタQCsは。 エミッタが抵抗R1を介して電源VOO(−接続され、
コレクタが出力端子(JLJT、およびNl’NJヒの
トランジスタQ、、(/Jベースに面接的に接1t+:
Ai gれると共C二抵抗RIB ’i介し、て接地さ
れている◎土δ己トランジスタQ+ 4は、エミッタが
電源VOOに接続され、ベースが図示極性のダイオード
Q+ s ’a’介して゛単節VOOC接続されると共
にN)’N形のトランジスタQl 7のコレクタに#続
され、カレントミラー回路ytQ成している0上記ダイ
オ一ドQ1gは、ベースおよびコレクタが共ノ山11売
されるいわゆるダイオード接続されたトラン・ジスタで
なるものである@ 上記トランジスタ(J+ 1は、エミッタが接地され、
ベースが定W流源11ffを介して電源Voaに接続さ
れると共(二1例えばトランジスタがダイオード接続さ
れる図示極性のダイオードQl g ’1介して接地さ
れ、カレントミラー(!!I略ン略取構成いる。上記ト
ランジスタQI5は、エミッタが接地され、コレクタが
上り己定電流源11.およびダイオードQHm力接続中
点に接続されている。 すなわち9以上のように構成されるヒステリシス回路に
おいて、入力端子IN、のレベルが1氏くトランジスタ
Q8.のコレクタ電流が定量を危源し++’1Jti’
l介およびトランジスタQ、番のコレクタ電流の相よt
iも少いと、トランジスタQ+Bがオフすると共にトラ
ンジスタQ+sがオフTにとになる口この場合、トラン
ジスタQ14は、上記の如(ダイオードQ、6とカレン
トミラー回路に構成するも力であり、トランジスタQl
?とダイオードQ+sでなるカレントミラー回路によ
t3そのコレクタ電流が足箪流源工目′4.虎に略等し
く7よるものであるロセして、出力端子uu’r、のレ
ベルは、ローレベルとなる。 これに対して入力端子IN、のレベルが大きくなりPr
wのレベルVHを超えると、トランジスタQ+5がオン
とfIIJ、)ランジスタQIsがオンすることによI
j )ランジスタQl?がオフとなる〇これによヲ」、
トランジスタQ1.がオフとなるの−C,人力幅子11
i、のレベルが1111定のレベルシム以下とならない
限+1 )ラノジスタQIsはオン状態ン保持し、出力
端子tJLIT、のレベルがハイレベルとなされるもの
である0まf二1人力繻7−1へ。 シ」レベルが吐−ドしVbPJ、Fと7よると、再びト
ランジスタQI Bがオフとなり、出力端; TJ−0
UTzカレベルがローレベルとなる状態となるも力であ
る0 なお、上記力場合、萌疋ノ〕レベルV HfLらびにV
Lは、それぞれ、定′串流課111およびll!c/J
谷市尚ンその釘号で示しトランジスタQl fカッ史方
向陥tiJ中IA’t を180で示1と丁れは。 Is。 とlよる、これC二よ1)、第3図の回路Q」ヒステリ
シス幅VHLは 1、 ・ となるものであシ)、− したがって、第31ス1の回路は、ヒステリシス1ii
V)I Lカ定aa1M l+ 1 オ、c iJ
L z l/J ’Jr ’r44NJIr Cよi
J定め1」諌るので、小び4【ヒスブリシス中口であっ
ても7ど定に設定でることが′C′きるも力である〇そ
してなによ1ノも、第31米からもわかるよう(二。 ヒステリシス回路(/J主要な動作& 7J: ’l−
)ランジスタの被制hU!申極(エミッタおよびコレク
タ)f二接続される抵抗数が少なくなる力で1例えは0
.8〜0.9〔νJ 4j一度のきわめて低い′串源へ
1圧で」!υ作するので良ハであるロ ー万、この発明に二よるヒステリシス路+a: 、 f
J!1えは第4図C二示すように、第3図の回16カト
ランジスタQl ff 〜Q2!、抵抗1す、〜R1
3,ダイオー) DI I、u、、 j定電1斤LII
3啄1ffil11!2で構1戎することもできる0こ
力回路は、弔3I81OJ回路と同様の動作をなし、同
様の効果を供するものである。(υL7.第4図第4弟
中、第3一部分ミニは同符号を1・1してその説明を省
略する。 そして、 L(45図は菫流入力形としたヒステリシス
回路で不+1.伯号゛屯l童源21ツノ出力端がトラノ
ジスタQ12α〕ペースに(’2P Mされると共に例
えはゲイメート陸海cしたトランジスタでrlる図示極
性のタイメ°−FQgsケづrし゛〔接地されている◎
こカダイメードζJs + 、1′6よひトランジスタ
・tJ、+2は、カレントミラー回路を構成するも力で
。 電i’lii、イ1)号源2ツカ出力゛吊6iE、 i
二1晴等しい′市が1がトラン亡ンスタQ+ t C’
Jコレクタに流れるようC二なっでいる◎なお、第5図
中、第3因と同−品性には1「、」−91号’& (;
J’ t、そl/J iiQ明に省Ill、%、”14
る0さpq il 、こ力発明≦−よるヒステリシス回
路は。 r)J6し4冨二示されるよう薯二、トランジスタGJ
IIのコレクタC二供される゛吊IMントーランジスタ
Q、41によヲノー少きせるようC−シても第3図の回
路と間柱の効果に得ることかできるC T7′Lわち、タイシーFQ&Mとカレントミラー回路
を構成するトランジスタQ4MおよびダイオードQ44
とカレントミラー回路を構成するトランジスタQ41が
共にオンである場合、定電流源工、−市〃tのうちから
略定電流源I41電、l蔀C二香しい電流が接地(−側
路されるようになっている。 そして、トランジスタQ411は、トランジスタQ+2
のコレクタレベルC二記、じ℃トランジスタQ411を
オンオフし5以ってトランジスタQ−2のコレクタに供
される゛小流レベルを切換えるよう(ニなっている。 この結果、第6図の回路は、ヒステリシス幅VHLが定
市流ン1止17.および141の各′串l丸をその符号
で示すものとすれは。 Ill”’141 で示され、ヒステリシス幅ケ小さくても安ポに設定し得
るものであ愉)、弔6図からもわ刀するようにきわめて
低い嘔源VCC’#圧で動作Tるもので良好である6な
お、第6図中s R11はトランジスタQ411の負荷
抵抗であGJ 、その他第31)9と同、一部分には同
一符号を付しその説明を省略するものとする0 なお、この発明は上記実施例のみに限定されるものでは
な(、神々の新形は適用はこの発明の要旨を逸脱しない
範囲で可能であることは言う迄もない◎ 〔発明の効果〕 以上マ)二連したようにこOv発明によれは、特に低い
゛市源耐圧で動作をなTと共に、小さなヒステリシス幅
でも安定して設足し得るきわめて艮好なヒステリシス回
路ン提供Tることができるも力である口 4、図II]、: (7JIF)車な説明第INは従来
Qvヒステリシス回路の構成を示す回路図、第2図はこ
力発明に係るヒステリシス回路内基本構成を示す図、第
3図はこの発明C1係るヒステリシス回路の一実施例に
示す回路図、第4図乃至第6図はそれぞれ他のシモ施j
’yll 4示す回路内である。 Q+ I−Q+ s −Q+ ? −)ランジスタ、1
..1゜、”IT I 11 z・・・定電a、源、8
・・・スイッチング回路、11・・・スイッチング制御
回路、 Ql s + Ql g・・・ダイオード、 出願人代理人 弁理士 鈴 江 武 彦第10 第3図 第20 第4図
Claims (1)
- エミッタ接地形増幅器ケ構byするトランジスタと、こ
のトランジスタのコレクタに大小異なるいずれ刀1のレ
ベルの定’N IQ Y供する第lカ手段ト、fFjL
、tランジスタカコレクタ鼾流と上記第10」手段が供
する定゛串流との差を検出し、その検出結果に1心じて
上記第1の手段の定串゛流レベルの大小ン切換える第2
の手段とを具!Jio してなることを特徴とするヒス
テリシス回路e
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57170376A JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
US06/537,064 US4551691A (en) | 1982-09-29 | 1983-09-29 | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57170376A JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5961215A true JPS5961215A (ja) | 1984-04-07 |
JPH0315844B2 JPH0315844B2 (ja) | 1991-03-04 |
Family
ID=15903787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57170376A Granted JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5961215A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62148367A (ja) * | 1985-12-23 | 1987-07-02 | 株式会社神戸製鋼所 | 耐摩耗性高強度高靭性高硬度セラミツクス焼結体及びその製造方法 |
CN105004900A (zh) * | 2014-04-25 | 2015-10-28 | 精工电子有限公司 | 电源电压监视电路及具有该电源电压监视电路的电子电路 |
JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
-
1982
- 1982-09-29 JP JP57170376A patent/JPS5961215A/ja active Granted
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62148367A (ja) * | 1985-12-23 | 1987-07-02 | 株式会社神戸製鋼所 | 耐摩耗性高強度高靭性高硬度セラミツクス焼結体及びその製造方法 |
CN105004900A (zh) * | 2014-04-25 | 2015-10-28 | 精工电子有限公司 | 电源电压监视电路及具有该电源电压监视电路的电子电路 |
KR20150123716A (ko) * | 2014-04-25 | 2015-11-04 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
JP2015211345A (ja) * | 2014-04-25 | 2015-11-24 | セイコーインスツル株式会社 | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 |
TWI648951B (zh) * | 2014-04-25 | 2019-01-21 | 日商艾普凌科有限公司 | 電源電壓監視電路、及具備該電源電壓監視電路的電子電路 |
JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
US10355675B2 (en) | 2015-09-24 | 2019-07-16 | Ablic Inc. | Input circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0315844B2 (ja) | 1991-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
JPH0727424B2 (ja) | 定電流源回路 | |
US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
JPS5961215A (ja) | ヒステリシス回路 | |
CN113851077A (zh) | 一种led显示屏恒流源驱动模组及恒流源增益控制方法 | |
JPS58138111A (ja) | 差動検出回路 | |
JPH09306193A (ja) | サンプルホールド回路 | |
JP3562141B2 (ja) | 電流出力回路 | |
JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
US6559706B2 (en) | Mixer circuitry | |
JP2615447B2 (ja) | 直流モータの速度制御装置 | |
JPS62243427A (ja) | バイポ−ラ信号駆動回路 | |
JPS5966725A (ja) | 定電流回路 | |
JPH05259841A (ja) | 電圧比較回路 | |
WO2019231913A1 (en) | Lower voltage switching of current mode logic circuits | |
JPH0514072A (ja) | 半導体装置 | |
JPH0616572B2 (ja) | 半導体回路装置 | |
JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
JPS62212713A (ja) | Mis電圧安定化装置 | |
JPH04219810A (ja) | 電源回路 | |
JPH05218762A (ja) | 増幅装置 | |
JPH04302203A (ja) | 利得制御回路 | |
JPH084390B2 (ja) | 電子ガバナ | |
JPH0317415B2 (ja) |