JPS5961215A - ヒステリシス回路 - Google Patents
ヒステリシス回路Info
- Publication number
- JPS5961215A JPS5961215A JP57170376A JP17037682A JPS5961215A JP S5961215 A JPS5961215 A JP S5961215A JP 57170376 A JP57170376 A JP 57170376A JP 17037682 A JP17037682 A JP 17037682A JP S5961215 A JPS5961215 A JP S5961215A
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- circuit
- current
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の技術分野〕
この発明は低電源゛耐圧での動作ヲ１」能としたヒステ
リシス回路にｌｉｊ、＋する。 〔発明の技術的背景〕 周知のようＣ二、神々の信号処理を安定に行うため
リシス回路にｌｉｊ、＋する。 〔発明の技術的背景〕 周知のようＣ二、神々の信号処理を安定に行うため
【二
は、ヒステリシス回路は欠かせないものとなっている。 このようｒＬヒステリシス回路として、従来第ＩＮに示
されるように、トランジスタＱ ｔ −Ｑ＊低抗１（
、−Ｒ１１を・口して構成されるものカー良く使用され
ている０ ′１−なわぢ、第１図の回路は、入力端子１へ。 のレベルが低い状態でトランジスタＱ１がオフとなりト
ランジスタＱ、かオフとされ出力童晶ｉ子ｕｕ’ｒｏ
力レベルがローレベルとなる口こ力状態Ｃ二おいて、
抵抗Ｒａ 、Ｈｓ １７Ｊ砿統中点ａ、ａのｉ、４ｉ
圧νａは。 と７１つているＯ但し、鼾諒ＶＢ中圧、抵抗１（。 〜Ｒ５の各抵抗値はそれぞれの符号で示１−も力とＴる
ｒ そして、入力端子１へ。のレベＩレカー略Ｖａ十〇、７
［Ｖ）１以上にｙｚるとトランジスタＱ、力１オンとな
Ｉ）、トランジスタＱ１がプ゛フして、出ノｊｇ湘４
ｕ Ｕ Ｔｏｌ／ＪレベルがノＡイレベｌトとなるＯこ
の状態Ｉには、入力端子ｌへ。のレベルが少々低下して
モ、トランジスタＱ、は、オンの状態を保持Ｔるも力で
ある。 これにより、第１し４の回路はヒステリシス特性を何す
ることになる。 〔背景技術の問題点〕 し刀）しながら、第１回動ヒステリシス回路はヒステリ
シス幅ン低抗１（、、Ｒ，の抵抗１１１ケ設定、するこ
とＣ二よ’、Ｉ Ｐ）１足のヒステリシス１１１吊を１
斗℃いるため、ヒステリシス幅の設定が難しく１つ安定
して小さなヒステリシス幅を得ることが困難であるとい
った問題点を有しているＯそし℃なによＩ】も、動作状
態で等測的に１列接続される抵抗数が多いので１例えば
ｉ＃ｖＢ小圧が１ｖ以下刃ような低量で動作させること
が大きな欠点であり、小型化した携帯用゛重子機器に実
装する（二は良好とは言えなかったＯ 〔発明の目的〕 この発明は上記の点に難みてなされたもので。 狛に低い°酵諒中圧で動作をなすと共Ｃ二、小さなヒス
テリシス幅でも安定して設定し得るきわめて良好なヒス
テリシス回路を提供することを目的とするものである◎ 〔づ己 明 の 仕＋要 〕 この発明は、エミッタ接地形力増幅器を構成１″るトラ
ンジスタと、このトランジスタのコレクタ側に大小異な
るいずれかのレベルの定−流を供する］′Ｊｌの手段と
、上記トランジスタのコレクタ電流と上記＠ｌの手段が
供する定猷流との差を検出し、七の侠出結果に応じて上
記第１の手段力定電Ｊｊ’Ｅレベルの大小を切換える第
２の手段とを具備してなることを特飲とするも力である
。 〔発明の実施１り１１〕 以−ト、この発明の実施（り１１を況明するに先立ら。 こ１７Ｊ ’ｔＭ明の基本構成となるも力（二ついて説
明する。 すなわら、この発明ｇ二よるヒステリシス回路の主要な
動ＣＦ−ンな丁例えばＮＰＮ形力トランジスタＱ、は、
ペースが入力端′−ｊ−１Ｎ１Ｃ二接硯され。 エミッタが接地され、コレクタが出力端子（ＪＵＴ。 に接続されると共Ｃ二後述するスイッチング制御回路７
１の入力端子ｆ二接続されている０上記トランジスタＱ
ＩＩＯＪコレクタ（二ｔｇ−、＊ ＃Ｖｃｃが定”醸諺
源１．をづｔ−（２て接続される一方、同じく電源ＶＣ
Ｃが定電’ｔｊｌｔ 源１ 、およびスイッチング回路
Ｓを直列的Ｃ二介して接続されている。 上記スイッチング制御回路１１げ、出力端子が上記スイ
ッチング回路８の制（財）入力端に接続されており、入
力端子（二重ｍＬが流れ込めば上記スイッチング回路δ
にオンとし、入力端子から市７Ａｔ、ががｒ、れ出せば
上記スイッチング回路８にオフと１−るようＣ二なされ
ている０ 以上のように前取されるヒステリシス回路において、小
力端１子ＩＮ、カレベルが低い場合、トランジスタＱ＋
＋のコレフタル流はきわめ１：微少であるので、スイ
ッチング制御回路ｌｌは、入力端に重罰が流れ込みスイ
ッチング回路Ｓ？オンとし出力端＋ｕｕＴ、カレベルン
所定のレベル（ハイレベル）とするようになる＠ Ｈｔ二、入力端子ＩＮ、（７Ｊレベルがしだいに上昇し
略所定のレベルＶｌ（ン超えると、上記トランジスタＱ
Ｉ Ｉのコレクタ電流が増加するので。 スイッチング制御回路１１は、入力娼、子に電流がメ、
Ｉすれ込みスイッチング回路Ｓをオフと−Ｃる◎こα〕
状態で入力端子ＩＮのレベルが少々低下しても、トラン
ジスタＱ＋＋は、コレクタ電流が定１Ｆ心諒ｌ、電流よ
りも大きく、出力端子ＩＪＬＪＴ。 （ｌルベルヲ萌定のレベル（ローレベル）に保持下るよ
うに劾ｒ「テる◎ これ（二対して、入力端子１ＮＩＣＪＪレベルが略ｉ！
Ｉｒ定カレベルＶＬ以下となると、スイッチング制ｎｔ
ｆ１回路ＩＩは、入力端子（二中流が流れ込みスイッチ
ング回路８２オンと丁／：Ｉｒ＝これにより。 トランジスタＱｌ ｌは、出力端レベルを肋定のレベル
（イ１イレベルンに保持するようＣ二動作Ｔや。 なお、上Ｇ己しπｕ丁定力レベルνＨおよびＶＬは、各
酵流諒１１８よび１２それぞれの一流欠その符号で示し
、トランジスタＱＩＩの逆万回飽４引市１５ｓｔ’ｔ’
１日で示すも力と１−才１ｊｉ。 ｉｓ ｌ。 Ｖ Ｌ ＝Ｖ Ｔ ｔｎ（）Ｉｓ で示されるものである。但し、ＶＴは熱７Ｍ圧で子の草
荷ｖｑと゛［れは、νＴ＝□で示されるものであるひ したがって第２図の回路のヒスプリシス１２吊ＶＨＬは Ｉ で示されることになる。つまり、ヒステリシス幅ＶＨＬ
は、醪流比１．＋１．で定められるもの”ｅ 、 Ｇ４
Ｊ エバ７；ｇ ７ｕ −ＣＶ ＴがｋＨｆ ２６ Ｃ
ｍ Ｖ ：） 、 ’＠流比ｉ、：ｔ、＋ｉ、が１＝１
０であＱとすれは略６０［ｍＶ］程ａ 力（ｔｉと７よ
る。 以−Ｆ、上記し定基本Ｉ′ｇ成に基づき偏成されるこの
発明力実施卸１について詳細Ｃ二説明する。 丁なわち、第３図（二示すようじ入力端：Ｊ−ＬＮ。 は抵抗Ｒ１，を介してＮＰＮｊヒのトランジスタＱｌ
。 のベースに接続されている・このトランジスタＱ目は、
エミッタが件地され、コレクタが的接的Ｃ二に’ＮＰ形
のトランジスタＱ、３のベースおよびＰＮＰ形のトラン
ジスタＱ１４のコレクタに接続されると共ｆ：定電猟源
１．を介して小節νＣ０に接地されている０上記トラン
ジスタＱＣｓは。 エミッタが抵抗Ｒ１を介して電源ＶＯＯ（−接続され、
コレクタが出力端子（ＪＬＪＴ、およびＮｌ’ＮＪヒの
トランジスタＱ、、（／Ｊベースに面接的に接１ｔ＋：
Ａｉ ｇれると共Ｃ二抵抗ＲＩＢ ’ｉ介し、て接地さ
れている◎土δ己トランジスタＱ＋ ４は、エミッタが
電源ＶＯＯに接続され、ベースが図示極性のダイオード
Ｑ＋ ｓ ’ａ’介して゛単節ＶＯＯＣ接続されると共
にＮ）’Ｎ形のトランジスタＱｌ ７のコレクタに＃続
され、カレントミラー回路ｙｔＱ成している０上記ダイ
オ一ドＱ１ｇは、ベースおよびコレクタが共ノ山１１売
されるいわゆるダイオード接続されたトラン・ジスタで
なるものである＠ 上記トランジスタ（Ｊ＋ １は、エミッタが接地され、
ベースが定Ｗ流源１１ｆｆを介して電源Ｖｏａに接続さ
れると共（二１例えばトランジスタがダイオード接続さ
れる図示極性のダイオードＱｌ ｇ ’１介して接地さ
れ、カレントミラー（！！Ｉ略ン略取構成いる。上記ト
ランジスタＱＩ５は、エミッタが接地され、コレクタが
上り己定電流源１１．およびダイオードＱＨｍ力接続中
点に接続されている。 すなわち９以上のように構成されるヒステリシス回路に
おいて、入力端子ＩＮ、のレベルが１氏くトランジスタ
Ｑ８．のコレクタ電流が定量を危源し＋＋’１Ｊｔｉ’
ｌ介およびトランジスタＱ、番のコレクタ電流の相よｔ
ｉも少いと、トランジスタＱ＋Ｂがオフすると共にトラ
ンジスタＱ＋ｓがオフＴにとになる口この場合、トラン
ジスタＱ１４は、上記の如（ダイオードＱ、６とカレン
トミラー回路に構成するも力であり、トランジスタＱｌ
？とダイオードＱ＋ｓでなるカレントミラー回路によ
ｔ３そのコレクタ電流が足箪流源工目′４．虎に略等し
く７よるものであるロセして、出力端子ｕｕ’ｒ、のレ
ベルは、ローレベルとなる。 これに対して入力端子ＩＮ、のレベルが大きくなりＰｒ
ｗのレベルＶＨを超えると、トランジスタＱ＋５がオン
とｆＩＩＪ、）ランジスタＱＩｓがオンすることによＩ
ｊ ）ランジスタＱｌ？がオフとなる〇これによヲ」、
トランジスタＱ１．がオフとなるの−Ｃ，人力幅子１１
ｉ、のレベルが１１１１定のレベルシム以下とならない
限＋１ ）ラノジスタＱＩｓはオン状態ン保持し、出力
端子ｔＪＬＩＴ、のレベルがハイレベルとなされるもの
である０まｆ二１人力繻７−１へ。 シ」レベルが吐−ドしＶｂＰＪ、Ｆと７よると、再びト
ランジスタＱＩ Ｂがオフとなり、出力端； ＴＪ−０
ＵＴｚカレベルがローレベルとなる状態となるも力であ
る０ なお、上記力場合、萌疋ノ〕レベルＶ ＨｆＬらびにＶ
Ｌは、それぞれ、定′串流課１１１およびｌｌ！ｃ／Ｊ
谷市尚ンその釘号で示しトランジスタＱｌ ｆカッ史方
向陥ｔｉＪ中ＩＡ’ｔ を１８０で示１と丁れは。 Ｉｓ。 とｌよる、これＣ二よ１）、第３図の回路Ｑ」ヒステリ
シス幅ＶＨＬは １、 ・ となるものであシ）、− したがって、第３１ス１の回路は、ヒステリシス１ｉｉ
Ｖ）Ｉ Ｌカ定ａａ１Ｍ ｌ＋ １ オ、ｃ ｉＪ
Ｌ ｚ ｌ／Ｊ ’Ｊｒ ’ｒ４４ＮＪＩｒ Ｃよｉ
Ｊ定め１」諌るので、小び４【ヒスブリシス中口であっ
ても７ど定に設定でることが′Ｃ′きるも力である〇そ
してなによ１ノも、第３１米からもわかるよう（二。 ヒステリシス回路（／Ｊ主要な動作＆ ７Ｊ： ’ｌ−
）ランジスタの被制ｈＵ！申極（エミッタおよびコレク
タ）ｆ二接続される抵抗数が少なくなる力で１例えは０
．８〜０．９〔νＪ ４ｊ一度のきわめて低い′串源へ
１圧で」！υ作するので良ハであるロ ー万、この発明に二よるヒステリシス路＋ａ： 、 ｆ
Ｊ！１えは第４図Ｃ二示すように、第３図の回１６カト
ランジスタＱｌ ｆｆ 〜Ｑ２！、抵抗１す、〜Ｒ１
３，ダイオー） ＤＩ Ｉ、ｕ、、 ｊ定電１斤ＬＩＩ
３啄１ｆｆｉｌ１１！２で構１戎することもできる０こ
力回路は、弔３Ｉ８１ＯＪ回路と同様の動作をなし、同
様の効果を供するものである。（υＬ７．第４図第４弟
中、第３一部分ミニは同符号を１・１してその説明を省
略する。 そして、 Ｌ（４５図は菫流入力形としたヒステリシス
回路で不＋１．伯号゛屯ｌ童源２１ツノ出力端がトラノ
ジスタＱ１２α〕ペースに（’２Ｐ Ｍされると共に例
えはゲイメート陸海ｃしたトランジスタでｒｌる図示極
性のタイメ°−ＦＱｇｓケづｒし゛〔接地されている◎
こカダイメードζＪｓ ＋ 、１′６よひトランジスタ
・ｔＪ、＋２は、カレントミラー回路を構成するも力で
。 電ｉ’ｌｉｉ、イ１）号源２ツカ出力゛吊６ｉＥ、 ｉ
二１晴等しい′市が１がトラン亡ンスタＱ＋ ｔ Ｃ’
Ｊコレクタに流れるようＣ二なっでいる◎なお、第５図
中、第３因と同−品性には１「、」−９１号’＆ （；
Ｊ’ ｔ、そｌ／Ｊ ｉｉＱ明に省Ｉｌｌ、％、”１４
る０さｐｑ ｉｌ 、こ力発明≦−よるヒステリシス回
路は。 ｒ）Ｊ６し４冨二示されるよう薯二、トランジスタＧＪ
ＩＩのコレクタＣ二供される゛吊ＩＭントーランジスタ
Ｑ、４１によヲノー少きせるようＣ−シても第３図の回
路と間柱の効果に得ることかできるＣ Ｔ７′Ｌわち、タイシーＦＱ＆Ｍとカレントミラー回路
を構成するトランジスタＱ４ＭおよびダイオードＱ４４
とカレントミラー回路を構成するトランジスタＱ４１が
共にオンである場合、定電流源工、−市〃ｔのうちから
略定電流源Ｉ４１電、ｌ蔀Ｃ二香しい電流が接地（−側
路されるようになっている。 そして、トランジスタＱ４１１は、トランジスタＱ＋２
のコレクタレベルＣ二記、じ℃トランジスタＱ４１１を
オンオフし５以ってトランジスタＱ−２のコレクタに供
される゛小流レベルを切換えるよう（ニなっている。 この結果、第６図の回路は、ヒステリシス幅ＶＨＬが定
市流ン１止１７．および１４１の各′串ｌ丸をその符号
で示すものとすれは。 Ｉｌｌ”’１４１ で示され、ヒステリシス幅ケ小さくても安ポに設定し得
るものであ愉）、弔６図からもわ刀するようにきわめて
低い嘔源ＶＣＣ’＃圧で動作Ｔるもので良好である６な
お、第６図中ｓ Ｒ１１はトランジスタＱ４１１の負荷
抵抗であＧＪ 、その他第３１）９と同、一部分には同
一符号を付しその説明を省略するものとする０ なお、この発明は上記実施例のみに限定されるものでは
な（、神々の新形は適用はこの発明の要旨を逸脱しない
範囲で可能であることは言う迄もない◎ 〔発明の効果〕 以上マ）二連したようにこＯｖ発明によれは、特に低い
゛市源耐圧で動作をなＴと共に、小さなヒステリシス幅
でも安定して設足し得るきわめて艮好なヒステリシス回
路ン提供Ｔることができるも力である口 ４、図ＩＩ］、： （７ＪＩＦ）車な説明第ＩＮは従来
Ｑｖヒステリシス回路の構成を示す回路図、第２図はこ
力発明に係るヒステリシス回路内基本構成を示す図、第
３図はこの発明Ｃ１係るヒステリシス回路の一実施例に
示す回路図、第４図乃至第６図はそれぞれ他のシモ施ｊ
’ｙｌｌ ４示す回路内である。 Ｑ＋ Ｉ−Ｑ＋ ｓ −Ｑ＋ ？ −）ランジスタ、１
．．１゜、”ＩＴ Ｉ １１ ｚ・・・定電ａ、源、８
・・・スイッチング回路、１１・・・スイッチング制御
回路、 Ｑｌ ｓ ＋ Ｑｌ ｇ・・・ダイオード、 出願人代理人 弁理士 鈴 江 武 彦第１０ 第３図 第２０ 第４図
は、ヒステリシス回路は欠かせないものとなっている。 このようｒＬヒステリシス回路として、従来第ＩＮに示
されるように、トランジスタＱ ｔ −Ｑ＊低抗１（
、−Ｒ１１を・口して構成されるものカー良く使用され
ている０ ′１−なわぢ、第１図の回路は、入力端子１へ。 のレベルが低い状態でトランジスタＱ１がオフとなりト
ランジスタＱ、かオフとされ出力童晶ｉ子ｕｕ’ｒｏ
力レベルがローレベルとなる口こ力状態Ｃ二おいて、
抵抗Ｒａ 、Ｈｓ １７Ｊ砿統中点ａ、ａのｉ、４ｉ
圧νａは。 と７１つているＯ但し、鼾諒ＶＢ中圧、抵抗１（。 〜Ｒ５の各抵抗値はそれぞれの符号で示１−も力とＴる
ｒ そして、入力端子１へ。のレベＩレカー略Ｖａ十〇、７
［Ｖ）１以上にｙｚるとトランジスタＱ、力１オンとな
Ｉ）、トランジスタＱ１がプ゛フして、出ノｊｇ湘４
ｕ Ｕ Ｔｏｌ／ＪレベルがノＡイレベｌトとなるＯこ
の状態Ｉには、入力端子ｌへ。のレベルが少々低下して
モ、トランジスタＱ、は、オンの状態を保持Ｔるも力で
ある。 これにより、第１し４の回路はヒステリシス特性を何す
ることになる。 〔背景技術の問題点〕 し刀）しながら、第１回動ヒステリシス回路はヒステリ
シス幅ン低抗１（、、Ｒ，の抵抗１１１ケ設定、するこ
とＣ二よ’、Ｉ Ｐ）１足のヒステリシス１１１吊を１
斗℃いるため、ヒステリシス幅の設定が難しく１つ安定
して小さなヒステリシス幅を得ることが困難であるとい
った問題点を有しているＯそし℃なによＩ】も、動作状
態で等測的に１列接続される抵抗数が多いので１例えば
ｉ＃ｖＢ小圧が１ｖ以下刃ような低量で動作させること
が大きな欠点であり、小型化した携帯用゛重子機器に実
装する（二は良好とは言えなかったＯ 〔発明の目的〕 この発明は上記の点に難みてなされたもので。 狛に低い°酵諒中圧で動作をなすと共Ｃ二、小さなヒス
テリシス幅でも安定して設定し得るきわめて良好なヒス
テリシス回路を提供することを目的とするものである◎ 〔づ己 明 の 仕＋要 〕 この発明は、エミッタ接地形力増幅器を構成１″るトラ
ンジスタと、このトランジスタのコレクタ側に大小異な
るいずれかのレベルの定−流を供する］′Ｊｌの手段と
、上記トランジスタのコレクタ電流と上記＠ｌの手段が
供する定猷流との差を検出し、七の侠出結果に応じて上
記第１の手段力定電Ｊｊ’Ｅレベルの大小を切換える第
２の手段とを具備してなることを特飲とするも力である
。 〔発明の実施１り１１〕 以−ト、この発明の実施（り１１を況明するに先立ら。 こ１７Ｊ ’ｔＭ明の基本構成となるも力（二ついて説
明する。 すなわら、この発明ｇ二よるヒステリシス回路の主要な
動ＣＦ−ンな丁例えばＮＰＮ形力トランジスタＱ、は、
ペースが入力端′−ｊ−１Ｎ１Ｃ二接硯され。 エミッタが接地され、コレクタが出力端子（ＪＵＴ。 に接続されると共Ｃ二後述するスイッチング制御回路７
１の入力端子ｆ二接続されている０上記トランジスタＱ
ＩＩＯＪコレクタ（二ｔｇ−、＊ ＃Ｖｃｃが定”醸諺
源１．をづｔ−（２て接続される一方、同じく電源ＶＣ
Ｃが定電’ｔｊｌｔ 源１ 、およびスイッチング回路
Ｓを直列的Ｃ二介して接続されている。 上記スイッチング制御回路１１げ、出力端子が上記スイ
ッチング回路８の制（財）入力端に接続されており、入
力端子（二重ｍＬが流れ込めば上記スイッチング回路δ
にオンとし、入力端子から市７Ａｔ、ががｒ、れ出せば
上記スイッチング回路８にオフと１−るようＣ二なされ
ている０ 以上のように前取されるヒステリシス回路において、小
力端１子ＩＮ、カレベルが低い場合、トランジスタＱ＋
＋のコレフタル流はきわめ１：微少であるので、スイ
ッチング制御回路ｌｌは、入力端に重罰が流れ込みスイ
ッチング回路Ｓ？オンとし出力端＋ｕｕＴ、カレベルン
所定のレベル（ハイレベル）とするようになる＠ Ｈｔ二、入力端子ＩＮ、（７Ｊレベルがしだいに上昇し
略所定のレベルＶｌ（ン超えると、上記トランジスタＱ
Ｉ Ｉのコレクタ電流が増加するので。 スイッチング制御回路１１は、入力娼、子に電流がメ、
Ｉすれ込みスイッチング回路Ｓをオフと−Ｃる◎こα〕
状態で入力端子ＩＮのレベルが少々低下しても、トラン
ジスタＱ＋＋は、コレクタ電流が定１Ｆ心諒ｌ、電流よ
りも大きく、出力端子ＩＪＬＪＴ。 （ｌルベルヲ萌定のレベル（ローレベル）に保持下るよ
うに劾ｒ「テる◎ これ（二対して、入力端子１ＮＩＣＪＪレベルが略ｉ！
Ｉｒ定カレベルＶＬ以下となると、スイッチング制ｎｔ
ｆ１回路ＩＩは、入力端子（二中流が流れ込みスイッチ
ング回路８２オンと丁／：Ｉｒ＝これにより。 トランジスタＱｌ ｌは、出力端レベルを肋定のレベル
（イ１イレベルンに保持するようＣ二動作Ｔや。 なお、上Ｇ己しπｕ丁定力レベルνＨおよびＶＬは、各
酵流諒１１８よび１２それぞれの一流欠その符号で示し
、トランジスタＱＩＩの逆万回飽４引市１５ｓｔ’ｔ’
１日で示すも力と１−才１ｊｉ。 ｉｓ ｌ。 Ｖ Ｌ ＝Ｖ Ｔ ｔｎ（）Ｉｓ で示されるものである。但し、ＶＴは熱７Ｍ圧で子の草
荷ｖｑと゛［れは、νＴ＝□で示されるものであるひ したがって第２図の回路のヒスプリシス１２吊ＶＨＬは Ｉ で示されることになる。つまり、ヒステリシス幅ＶＨＬ
は、醪流比１．＋１．で定められるもの”ｅ 、 Ｇ４
Ｊ エバ７；ｇ ７ｕ −ＣＶ ＴがｋＨｆ ２６ Ｃ
ｍ Ｖ ：） 、 ’＠流比ｉ、：ｔ、＋ｉ、が１＝１
０であＱとすれは略６０［ｍＶ］程ａ 力（ｔｉと７よ
る。 以−Ｆ、上記し定基本Ｉ′ｇ成に基づき偏成されるこの
発明力実施卸１について詳細Ｃ二説明する。 丁なわち、第３図（二示すようじ入力端：Ｊ−ＬＮ。 は抵抗Ｒ１，を介してＮＰＮｊヒのトランジスタＱｌ
。 のベースに接続されている・このトランジスタＱ目は、
エミッタが件地され、コレクタが的接的Ｃ二に’ＮＰ形
のトランジスタＱ、３のベースおよびＰＮＰ形のトラン
ジスタＱ１４のコレクタに接続されると共ｆ：定電猟源
１．を介して小節νＣ０に接地されている０上記トラン
ジスタＱＣｓは。 エミッタが抵抗Ｒ１を介して電源ＶＯＯ（−接続され、
コレクタが出力端子（ＪＬＪＴ、およびＮｌ’ＮＪヒの
トランジスタＱ、、（／Ｊベースに面接的に接１ｔ＋：
Ａｉ ｇれると共Ｃ二抵抗ＲＩＢ ’ｉ介し、て接地さ
れている◎土δ己トランジスタＱ＋ ４は、エミッタが
電源ＶＯＯに接続され、ベースが図示極性のダイオード
Ｑ＋ ｓ ’ａ’介して゛単節ＶＯＯＣ接続されると共
にＮ）’Ｎ形のトランジスタＱｌ ７のコレクタに＃続
され、カレントミラー回路ｙｔＱ成している０上記ダイ
オ一ドＱ１ｇは、ベースおよびコレクタが共ノ山１１売
されるいわゆるダイオード接続されたトラン・ジスタで
なるものである＠ 上記トランジスタ（Ｊ＋ １は、エミッタが接地され、
ベースが定Ｗ流源１１ｆｆを介して電源Ｖｏａに接続さ
れると共（二１例えばトランジスタがダイオード接続さ
れる図示極性のダイオードＱｌ ｇ ’１介して接地さ
れ、カレントミラー（！！Ｉ略ン略取構成いる。上記ト
ランジスタＱＩ５は、エミッタが接地され、コレクタが
上り己定電流源１１．およびダイオードＱＨｍ力接続中
点に接続されている。 すなわち９以上のように構成されるヒステリシス回路に
おいて、入力端子ＩＮ、のレベルが１氏くトランジスタ
Ｑ８．のコレクタ電流が定量を危源し＋＋’１Ｊｔｉ’
ｌ介およびトランジスタＱ、番のコレクタ電流の相よｔ
ｉも少いと、トランジスタＱ＋Ｂがオフすると共にトラ
ンジスタＱ＋ｓがオフＴにとになる口この場合、トラン
ジスタＱ１４は、上記の如（ダイオードＱ、６とカレン
トミラー回路に構成するも力であり、トランジスタＱｌ
？とダイオードＱ＋ｓでなるカレントミラー回路によ
ｔ３そのコレクタ電流が足箪流源工目′４．虎に略等し
く７よるものであるロセして、出力端子ｕｕ’ｒ、のレ
ベルは、ローレベルとなる。 これに対して入力端子ＩＮ、のレベルが大きくなりＰｒ
ｗのレベルＶＨを超えると、トランジスタＱ＋５がオン
とｆＩＩＪ、）ランジスタＱＩｓがオンすることによＩ
ｊ ）ランジスタＱｌ？がオフとなる〇これによヲ」、
トランジスタＱ１．がオフとなるの−Ｃ，人力幅子１１
ｉ、のレベルが１１１１定のレベルシム以下とならない
限＋１ ）ラノジスタＱＩｓはオン状態ン保持し、出力
端子ｔＪＬＩＴ、のレベルがハイレベルとなされるもの
である０まｆ二１人力繻７−１へ。 シ」レベルが吐−ドしＶｂＰＪ、Ｆと７よると、再びト
ランジスタＱＩ Ｂがオフとなり、出力端； ＴＪ−０
ＵＴｚカレベルがローレベルとなる状態となるも力であ
る０ なお、上記力場合、萌疋ノ〕レベルＶ ＨｆＬらびにＶ
Ｌは、それぞれ、定′串流課１１１およびｌｌ！ｃ／Ｊ
谷市尚ンその釘号で示しトランジスタＱｌ ｆカッ史方
向陥ｔｉＪ中ＩＡ’ｔ を１８０で示１と丁れは。 Ｉｓ。 とｌよる、これＣ二よ１）、第３図の回路Ｑ」ヒステリ
シス幅ＶＨＬは １、 ・ となるものであシ）、− したがって、第３１ス１の回路は、ヒステリシス１ｉｉ
Ｖ）Ｉ Ｌカ定ａａ１Ｍ ｌ＋ １ オ、ｃ ｉＪ
Ｌ ｚ ｌ／Ｊ ’Ｊｒ ’ｒ４４ＮＪＩｒ Ｃよｉ
Ｊ定め１」諌るので、小び４【ヒスブリシス中口であっ
ても７ど定に設定でることが′Ｃ′きるも力である〇そ
してなによ１ノも、第３１米からもわかるよう（二。 ヒステリシス回路（／Ｊ主要な動作＆ ７Ｊ： ’ｌ−
）ランジスタの被制ｈＵ！申極（エミッタおよびコレク
タ）ｆ二接続される抵抗数が少なくなる力で１例えは０
．８〜０．９〔νＪ ４ｊ一度のきわめて低い′串源へ
１圧で」！υ作するので良ハであるロ ー万、この発明に二よるヒステリシス路＋ａ： 、 ｆ
Ｊ！１えは第４図Ｃ二示すように、第３図の回１６カト
ランジスタＱｌ ｆｆ 〜Ｑ２！、抵抗１す、〜Ｒ１
３，ダイオー） ＤＩ Ｉ、ｕ、、 ｊ定電１斤ＬＩＩ
３啄１ｆｆｉｌ１１！２で構１戎することもできる０こ
力回路は、弔３Ｉ８１ＯＪ回路と同様の動作をなし、同
様の効果を供するものである。（υＬ７．第４図第４弟
中、第３一部分ミニは同符号を１・１してその説明を省
略する。 そして、 Ｌ（４５図は菫流入力形としたヒステリシス
回路で不＋１．伯号゛屯ｌ童源２１ツノ出力端がトラノ
ジスタＱ１２α〕ペースに（’２Ｐ Ｍされると共に例
えはゲイメート陸海ｃしたトランジスタでｒｌる図示極
性のタイメ°−ＦＱｇｓケづｒし゛〔接地されている◎
こカダイメードζＪｓ ＋ 、１′６よひトランジスタ
・ｔＪ、＋２は、カレントミラー回路を構成するも力で
。 電ｉ’ｌｉｉ、イ１）号源２ツカ出力゛吊６ｉＥ、 ｉ
二１晴等しい′市が１がトラン亡ンスタＱ＋ ｔ Ｃ’
Ｊコレクタに流れるようＣ二なっでいる◎なお、第５図
中、第３因と同−品性には１「、」−９１号’＆ （；
Ｊ’ ｔ、そｌ／Ｊ ｉｉＱ明に省Ｉｌｌ、％、”１４
る０さｐｑ ｉｌ 、こ力発明≦−よるヒステリシス回
路は。 ｒ）Ｊ６し４冨二示されるよう薯二、トランジスタＧＪ
ＩＩのコレクタＣ二供される゛吊ＩＭントーランジスタ
Ｑ、４１によヲノー少きせるようＣ−シても第３図の回
路と間柱の効果に得ることかできるＣ Ｔ７′Ｌわち、タイシーＦＱ＆Ｍとカレントミラー回路
を構成するトランジスタＱ４ＭおよびダイオードＱ４４
とカレントミラー回路を構成するトランジスタＱ４１が
共にオンである場合、定電流源工、−市〃ｔのうちから
略定電流源Ｉ４１電、ｌ蔀Ｃ二香しい電流が接地（−側
路されるようになっている。 そして、トランジスタＱ４１１は、トランジスタＱ＋２
のコレクタレベルＣ二記、じ℃トランジスタＱ４１１を
オンオフし５以ってトランジスタＱ−２のコレクタに供
される゛小流レベルを切換えるよう（ニなっている。 この結果、第６図の回路は、ヒステリシス幅ＶＨＬが定
市流ン１止１７．および１４１の各′串ｌ丸をその符号
で示すものとすれは。 Ｉｌｌ”’１４１ で示され、ヒステリシス幅ケ小さくても安ポに設定し得
るものであ愉）、弔６図からもわ刀するようにきわめて
低い嘔源ＶＣＣ’＃圧で動作Ｔるもので良好である６な
お、第６図中ｓ Ｒ１１はトランジスタＱ４１１の負荷
抵抗であＧＪ 、その他第３１）９と同、一部分には同
一符号を付しその説明を省略するものとする０ なお、この発明は上記実施例のみに限定されるものでは
な（、神々の新形は適用はこの発明の要旨を逸脱しない
範囲で可能であることは言う迄もない◎ 〔発明の効果〕 以上マ）二連したようにこＯｖ発明によれは、特に低い
゛市源耐圧で動作をなＴと共に、小さなヒステリシス幅
でも安定して設足し得るきわめて艮好なヒステリシス回
路ン提供Ｔることができるも力である口 ４、図ＩＩ］、： （７ＪＩＦ）車な説明第ＩＮは従来
Ｑｖヒステリシス回路の構成を示す回路図、第２図はこ
力発明に係るヒステリシス回路内基本構成を示す図、第
３図はこの発明Ｃ１係るヒステリシス回路の一実施例に
示す回路図、第４図乃至第６図はそれぞれ他のシモ施ｊ
’ｙｌｌ ４示す回路内である。 Ｑ＋ Ｉ−Ｑ＋ ｓ −Ｑ＋ ？ −）ランジスタ、１
．．１゜、”ＩＴ Ｉ １１ ｚ・・・定電ａ、源、８
・・・スイッチング回路、１１・・・スイッチング制御
回路、 Ｑｌ ｓ ＋ Ｑｌ ｇ・・・ダイオード、 出願人代理人 弁理士 鈴 江 武 彦第１０ 第３図 第２０ 第４図
Claims (1)
- エミッタ接地形増幅器ケ構ｂｙするトランジスタと、こ
のトランジスタのコレクタに大小異なるいずれ刀１のレ
ベルの定’Ｎ ＩＱ Ｙ供する第ｌカ手段ト、ｆＦｊＬ
、ｔランジスタカコレクタ鼾流と上記第１０」手段が供
する定゛串流との差を検出し、その検出結果に１心じて
上記第１の手段の定串゛流レベルの大小ン切換える第２
の手段とを具！Ｊｉｏ してなることを特徴とするヒス
テリシス回路ｅ
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170376A JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
| US06/537,064 US4551691A (en) | 1982-09-29 | 1983-09-29 | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170376A JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961215A true JPS5961215A (ja) | 1984-04-07 |
| JPH0315844B2 JPH0315844B2 (ja) | 1991-03-04 |
Family
ID=15903787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170376A Granted JPS5961215A (ja) | 1982-09-29 | 1982-09-29 | ヒステリシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961215A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62148367A (ja) * | 1985-12-23 | 1987-07-02 | 株式会社神戸製鋼所 | 耐摩耗性高強度高靭性高硬度セラミツクス焼結体及びその製造方法 |
| CN105004900A (zh) * | 2014-04-25 | 2015-10-28 | 精工电子有限公司 | 电源电压监视电路及具有该电源电压监视电路的电子电路 |
| JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
-
1982
- 1982-09-29 JP JP57170376A patent/JPS5961215A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62148367A (ja) * | 1985-12-23 | 1987-07-02 | 株式会社神戸製鋼所 | 耐摩耗性高強度高靭性高硬度セラミツクス焼結体及びその製造方法 |
| CN105004900A (zh) * | 2014-04-25 | 2015-10-28 | 精工电子有限公司 | 电源电压监视电路及具有该电源电压监视电路的电子电路 |
| KR20150123716A (ko) * | 2014-04-25 | 2015-11-04 | 세이코 인스트루 가부시키가이샤 | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 |
| JP2015211345A (ja) * | 2014-04-25 | 2015-11-24 | セイコーインスツル株式会社 | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 |
| TWI648951B (zh) * | 2014-04-25 | 2019-01-21 | 日商艾普凌科有限公司 | 電源電壓監視電路、及具備該電源電壓監視電路的電子電路 |
| JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
| US10355675B2 (en) | 2015-09-24 | 2019-07-16 | Ablic Inc. | Input circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315844B2 (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| JPS5961215A (ja) | ヒステリシス回路 | |
| CN113851077A (zh) | 一种led显示屏恒流源驱动模组及恒流源增益控制方法 | |
| JPS58138111A (ja) | 差動検出回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JP3562141B2 (ja) | 電流出力回路 | |
| JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
| US6559706B2 (en) | Mixer circuitry | |
| JP2615447B2 (ja) | 直流モータの速度制御装置 | |
| JPS62243427A (ja) | バイポ−ラ信号駆動回路 | |
| JPS5966725A (ja) | 定電流回路 | |
| JPH05259841A (ja) | 電圧比較回路 | |
| WO2019231913A1 (en) | Lower voltage switching of current mode logic circuits | |
| JPH0514072A (ja) | 半導体装置 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPS62212713A (ja) | Ｍｉｓ電圧安定化装置 | |
| JPH04219810A (ja) | 電源回路 | |
| JPH05218762A (ja) | 増幅装置 | |
| JPH04302203A (ja) | 利得制御回路 | |
| JPH084390B2 (ja) | 電子ガバナ | |
| JPH0317415B2 (ja) |