JPS5961213A - 可変周波数発振回路 - Google Patents
可変周波数発振回路Info
- Publication number
- JPS5961213A JPS5961213A JP57170387A JP17038782A JPS5961213A JP S5961213 A JPS5961213 A JP S5961213A JP 57170387 A JP57170387 A JP 57170387A JP 17038782 A JP17038782 A JP 17038782A JP S5961213 A JPS5961213 A JP S5961213A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- constant current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は低電源電圧動作を可能とした、電子的に発振
周波数を制御する可変周波数発振回路に関する。
周波数を制御する可変周波数発振回路に関する。
近時、ＦＭラジオ受信機の分野では、ＰＬＬ（位相同期
）回路技術の発達によシ、きわめて容易にステレオ信号
の復調をなすマルチプレックス回路を構成し得るように
なっている。このようなＰＬＬ回路は、ＩＣ（集積回路
）化に好適するものであシ、以ってＦＭラジオ受信機の
小型化に大いに寄与するものである。
）回路技術の発達によシ、きわめて容易にステレオ信号
の復調をなすマルチプレックス回路を構成し得るように
なっている。このようなＰＬＬ回路は、ＩＣ（集積回路
）化に好適するものであシ、以ってＦＭラジオ受信機の
小型化に大いに寄与するものである。
しかしながら、携帯用ＦＭラジオ受信機などの小型化し
た機器において、更に小型化するためには例えば電池な
どの他の部品が占有する容積を少く抑える必要があシ、
このためには例えば種々の機器の回路を低電源電圧で動
作させることがきわめて効果的である。
た機器において、更に小型化するためには例えば電池な
どの他の部品が占有する容積を少く抑える必要があシ、
このためには例えば種々の機器の回路を低電源電圧で動
作させることがきわめて効果的である。
ところで、ＦＭラジオ受信機などに使用されるＰＬＬ回
路は、周知の如く位相比較器、ローパスフィルタ、可変
周波数発振回路でなるＶＣＯ（電圧制御発振器）を有し
て構成されるようになっている。このｖＣＯは、制御電
圧に応じてその発撤回波数が定められるものであり、特
に従来その低電源電圧化が課題とされていた。
路は、周知の如く位相比較器、ローパスフィルタ、可変
周波数発振回路でなるＶＣＯ（電圧制御発振器）を有し
て構成されるようになっている。このｖＣＯは、制御電
圧に応じてその発撤回波数が定められるものであり、特
に従来その低電源電圧化が課題とされていた。
第１図はこのようなＶＣＯの構成を示す回路図である。
す々わち、トランジスタ（Ｊ＋、Ｑｚおよび定電流源１
．は差動増幅回路を構成する。コンデンサＣＩ、抵抗Ｒ
１は、ｖＣＯの発振周波数を定める時定数回路を構成す
る。抵抗Ｒ２、Ｒ３および定電流源■２は、差動増幅器
の基準電圧（しきい値）を生成する回路を構成する。ダ
イオードＤ！、トランジスタＱ３および定電流源■３は
カレントミラー回路を構成する。トランジスタＱ４．Ｑ
５抵抗Ｒ４ｅ Ｒ５、およびダイオードＤ２は、コンデ
ンサＣ１の充電および差動増幅器の基準電圧レベルを制
御する制御回路を構成するものである。なお、電流源Ｉ
。は、ＶＣＱ制御電圧に対応してコンデンサＣ１に対す
る充電電流を供給するものである。
．は差動増幅回路を構成する。コンデンサＣＩ、抵抗Ｒ
１は、ｖＣＯの発振周波数を定める時定数回路を構成す
る。抵抗Ｒ２、Ｒ３および定電流源■２は、差動増幅器
の基準電圧（しきい値）を生成する回路を構成する。ダ
イオードＤ！、トランジスタＱ３および定電流源■３は
カレントミラー回路を構成する。トランジスタＱ４．Ｑ
５抵抗Ｒ４ｅ Ｒ５、およびダイオードＤ２は、コンデ
ンサＣ１の充電および差動増幅器の基準電圧レベルを制
御する制御回路を構成するものである。なお、電流源Ｉ
。は、ＶＣＱ制御電圧に対応してコンデンサＣ１に対す
る充電電流を供給するものである。
弐に、第２図（、）および（ｂ）を用いて第１図のＶＣ
ｏの動作について、説明する。なお、第２図（、）は第
１図の回路におけるトランジスタＱ１のペース（ａ点）
のレベルを示すものであシ、同図（ｂ）は第１図におけ
るトランジスタＱ！のペース（ｂ点）のレベルを示すも
のである。
ｏの動作について、説明する。なお、第２図（、）は第
１図の回路におけるトランジスタＱ１のペース（ａ点）
のレベルを示すものであシ、同図（ｂ）は第１図におけ
るトランジスタＱ！のペース（ｂ点）のレベルを示すも
のである。
すなわち、期間Ｔ１においてｂ点のレベルは例えば−ｖ
Ｈレベルにあり、ａ点のレベルをｖａとすると、ｖ３は
ｖａ≧−ｖＨとなるようになっている。この場合、トラ
ンジスタＱｌがオン状態にあシ、ダイオードＤ１、トラ
ンジスタＱ３を有してなるカレントミラー回路により、
トランジスタＱ４．Ｑ５がそれぞれオン状態を維持する
。この結果、ａ点のレベルは（コンデンサＣＩおよび抵
抗Ｒ４の各定数をそれらの符号で示Ｌγ：４４ ）Ｃ
Ｉ −Ｒ４なる時定数でレベルｖ８ＴＢに漸近するよう
に指数的に下降する。
Ｈレベルにあり、ａ点のレベルをｖａとすると、ｖ３は
ｖａ≧−ｖＨとなるようになっている。この場合、トラ
ンジスタＱｌがオン状態にあシ、ダイオードＤ１、トラ
ンジスタＱ３を有してなるカレントミラー回路により、
トランジスタＱ４．Ｑ５がそれぞれオン状態を維持する
。この結果、ａ点のレベルは（コンデンサＣＩおよび抵
抗Ｒ４の各定数をそれらの符号で示Ｌγ：４４ ）Ｃ
Ｉ −Ｒ４なる時定数でレベルｖ８ＴＢに漸近するよう
に指数的に下降する。
但し、この場合抵抗Ｒ４の抵抗値は抵抗Ｒ。
の抵抗値よシも充分に小さいものと仮定する。
また、レベル−ｖＨはトランジスタＱ、オン状態におけ
るｂ点のレベルでアル、レベルｖＩＩＴＩＩ ／ｄト
ランジスタ９５オン状態における抵抗Ｒ３および定電流
源■２の接続中点のレベルである。
るｂ点のレベルでアル、レベルｖＩＩＴＩＩ ／ｄト
ランジスタ９５オン状態における抵抗Ｒ３および定電流
源■２の接続中点のレベルである。
次に、ａ点のレベルがレベル−Ｖ□に略等しくなると、
トランジスタＱ１がオフとなシ、以ってトランジスタＱ
４．Ｑ５がそれぞれオフとなる。この結果、ｂ点のレベ
ルは瞬時に−ｖＨとなり、ａ点の電位は抵抗Ｒ２の抵抗
値をその符号で示すと、ＣＩＲＩなる時定数で電源ＶＣ
Ｃ電圧に、漸近するように上昇する。そして、ａ点のレ
ベルが−ＶＬに略一致するとトランジスタ’Ｑ＋ がオ
ンと々シ、トランジスタＱ４．ＱＳがオンとなる。以下
、上記の動作を繰シ返すことにより、第１図めＶＣＯは
継続して発振をなすものである◇但シ、レベル−ｖＬは
トランジスタＱ！Ｉオフ状態でのｂ点のレベルで′鼠る
。また第２図（、）および（ｂ）中’ｔｓｖｃｃレベル
をその符号を付して示すものである。
トランジスタＱ１がオフとなシ、以ってトランジスタＱ
４．Ｑ５がそれぞれオフとなる。この結果、ｂ点のレベ
ルは瞬時に−ｖＨとなり、ａ点の電位は抵抗Ｒ２の抵抗
値をその符号で示すと、ＣＩＲＩなる時定数で電源ＶＣ
Ｃ電圧に、漸近するように上昇する。そして、ａ点のレ
ベルが−ＶＬに略一致するとトランジスタ’Ｑ＋ がオ
ンと々シ、トランジスタＱ４．ＱＳがオンとなる。以下
、上記の動作を繰シ返すことにより、第１図めＶＣＯは
継続して発振をなすものである◇但シ、レベル−ｖＬは
トランジスタＱ！Ｉオフ状態でのｂ点のレベルで′鼠る
。また第２図（、）および（ｂ）中’ｔｓｖｃｃレベル
をその符号を付して示すものである。
上記の説明では、電流源ＩＯの電流を無視して説明した
が、第１図のＶＣＯは電流源■。の電流に応じてコンデ
ンサＣ１の充電時間ならびに放電時間が変化するので、
その発振周波数が変化するものである。
が、第１図のＶＣＯは電流源■。の電流に応じてコンデ
ンサＣ１の充電時間ならびに放電時間が変化するので、
その発振周波数が変化するものである。
しかしながら、このようなＶＣＯはＭ１図からもわかる
ように、ダイオードＤ２の順方向電圧、トランジスタＱ
４あるいはＱ５のペース−エミッタ間電圧、トランジス
タＱ３のコレクターエミッタ間電圧によシ、電源電圧が
略２■以上なければ動作せず、例えば乾電池１本で動作
させることができないといった問題があシ、このため携
帯用機器に実装する場合にその小型化を妨げるものであ
った。
ように、ダイオードＤ２の順方向電圧、トランジスタＱ
４あるいはＱ５のペース−エミッタ間電圧、トランジス
タＱ３のコレクターエミッタ間電圧によシ、電源電圧が
略２■以上なければ動作せず、例えば乾電池１本で動作
させることができないといった問題があシ、このため携
帯用機器に実装する場合にその小型化を妨げるものであ
った。
この発明は上記の点に鑑みてなされたもので、可及的に
低電源電圧での動作をｉ３Ｊ能としたきわめて良好な可
変周波数発振回路を提供することを目的とする。
低電源電圧での動作をｉ３Ｊ能としたきわめて良好な可
変周波数発振回路を提供することを目的とする。
この発明は、エミッタ接地形増幅器を構成するトランジ
スタと、このトランジスタのバイアス回路を構成する定
電流源および時定数回路と、上記時定数回路に発振周波
数制御用電流を供する電流源と、上記トランジスタのコ
レクタ側に大小異なるいずれかのレベルの定電流を供す
る第１の手段と、上記トランジスタのコレクタ電流と上
記第１の手段が供する定電流との差を検出し、その検出
結果に応じて上記第１の手段の定電流レベルの大小を切
換えると共に上記定電流源のオンオフをなす第２の手段
とを具備してなることを特徴とするものである。
スタと、このトランジスタのバイアス回路を構成する定
電流源および時定数回路と、上記時定数回路に発振周波
数制御用電流を供する電流源と、上記トランジスタのコ
レクタ側に大小異なるいずれかのレベルの定電流を供す
る第１の手段と、上記トランジスタのコレクタ電流と上
記第１の手段が供する定電流との差を検出し、その検出
結果に応じて上記第１の手段の定電流レベルの大小を切
換えると共に上記定電流源のオンオフをなす第２の手段
とを具備してなることを特徴とするものである。
以下、この発明の一実施例を説明するに先立ち、この発
明の基本構成となるものについて説明する。
明の基本構成となるものについて説明する。
すなわち、この発明による可変周波数発振回路の発振用
の例えばＮＰＮ形のトランジスタＱｔ＋は、ペースが抵
抗ＲＯｓ コンデンサｃｏを奎列接続した時定数回路を
介して接地され、コレクタが定電源Ｉ１１を介して電源
Ｖ。Ｃに接続され、エミッタが接地されている。また上
記トランジスタＱｌｌは、ペースがスイッチング回路Ｓ
！および定電流源ｉｎを直列的に介して電源ｖｃｃに接
続され、コレクタがスイッチング回路Ｓ２および定電流
源１１３を直列的に介して電源ＶＣｏに接続されると共
に、直接的にスイッチング制御回路１１の入力端に接続
されている。このスイッチング制御回路１１は、入力端
に電流が流れ込めば上記各スイッチング回路ｓｌ、ｓ、
を共にオンとし、入力端から電流が流れ出せば上記スイ
ッチング回路Ｓ！ 、ｓ＝ を共にオフとするものであ
る。
の例えばＮＰＮ形のトランジスタＱｔ＋は、ペースが抵
抗ＲＯｓ コンデンサｃｏを奎列接続した時定数回路を
介して接地され、コレクタが定電源Ｉ１１を介して電源
Ｖ。Ｃに接続され、エミッタが接地されている。また上
記トランジスタＱｌｌは、ペースがスイッチング回路Ｓ
！および定電流源ｉｎを直列的に介して電源ｖｃｃに接
続され、コレクタがスイッチング回路Ｓ２および定電流
源１１３を直列的に介して電源ＶＣｏに接続されると共
に、直接的にスイッチング制御回路１１の入力端に接続
されている。このスイッチング制御回路１１は、入力端
に電流が流れ込めば上記各スイッチング回路ｓｌ、ｓ、
を共にオンとし、入力端から電流が流れ出せば上記スイ
ッチング回路Ｓ！ 、ｓ＝ を共にオフとするものであ
る。
なお、トランジスタＱｏのペースおよびコンデンサｃｏ
の接続中点には、一端が接地される第１図の電流源ＩＯ
の他端が接続されている。
の接続中点には、一端が接地される第１図の電流源ＩＯ
の他端が接続されている。
すなわち以上のように構成される可変周波数発振回路に
おいて、電源Ｖ、。オンとした直後でトランジスタＱ！
＋のペースのレベルカ低くスイッチング制御回路１１は
、入力端に％流が流れ込みスイッチング回路Ｓ、および
Ｓ！をオンとする。これによシトランジスタＱｔｔは、
定電流源Ｉ２電流でコンデンサｃｏが充電されるにした
がいコレクタ電流が増加する。そして、トランジスタＱ
ｌｌのコレクタ電流が定電流源Ｉ、および■３各電流の
和よりも大きくなると、スイッチング制御回路１ノは、
入力端から電流が流れ出し、スイッチング回路Ｓ、、、
Ｓ、をそれぞれオフとする。
おいて、電源Ｖ、。オンとした直後でトランジスタＱ！
＋のペースのレベルカ低くスイッチング制御回路１１は
、入力端に％流が流れ込みスイッチング回路Ｓ、および
Ｓ！をオンとする。これによシトランジスタＱｔｔは、
定電流源Ｉ２電流でコンデンサｃｏが充電されるにした
がいコレクタ電流が増加する。そして、トランジスタＱ
ｌｌのコレクタ電流が定電流源Ｉ、および■３各電流の
和よりも大きくなると、スイッチング制御回路１ノは、
入力端から電流が流れ出し、スイッチング回路Ｓ、、、
Ｓ、をそれぞれオフとする。
すると、抵抗Ｒ，を介してコンデンサＣ，の放電が開始
され、トランジスタＱ１＋は、ペースのレベルが低下し
てコレクタ電流が減少する。
され、トランジスタＱ１＋は、ペースのレベルが低下し
てコレクタ電流が減少する。
そして、トランジスタＱｌ＋のコレクタ電流が定電流源
ＩＩＩ電流よシも小さくなると、スイッチング制御回路
１ノは、入力端に電流が流れ込みスイッチング回路Ｓ！
、Ｓ、をそれぞれオンとするものである。以下、上記
したような動作を繰シ返すことによシ、継続して発振を
なすようになる。
ＩＩＩ電流よシも小さくなると、スイッチング制御回路
１ノは、入力端に電流が流れ込みスイッチング回路Ｓ！
、Ｓ、をそれぞれオンとするものである。以下、上記
したような動作を繰シ返すことによシ、継続して発振を
なすようになる。
なお、第２図の回路は、電流源Ｉ。の電？Ｉｕに応じて
コンデンサｃｏの充電期間ならびに放電期間が変化する
ので、発振周波数が変化することになる。
コンデンサｃｏの充電期間ならびに放電期間が変化する
ので、発振周波数が変化することになる。
また、スイッチング制御回路１ノによシ、スイッチング
回路Ｓ！ 、Ｓ＝がオフとされるときのトランジスタＱ
ｌｌのコレクタレベルｖＨ１スイッチング回路５１ｅＳ
２がオンされるときのトランジスタＱ＋ｔのコレクタレ
ベルｖＬそれぞれは、定電流源Ｉｌｌ および１１３の
各電流をその符号で示すと共にトランジスタＱ１１の逆
方同包和電流をＩＢとすれば、 となる。但し、ＶＴは熱電圧であシ、ｋをがルツマン定
数、Ｔを絶対温度、ｑを電子の電荷としより、第２図の
回路の発振振幅レベルＶ。ｓｃは、となり、電流（■１
１＋１１３ ）とＩｌｌの比で定められることがわかる
。
回路Ｓ！ 、Ｓ＝がオフとされるときのトランジスタＱ
ｌｌのコレクタレベルｖＨ１スイッチング回路５１ｅＳ
２がオンされるときのトランジスタＱ＋ｔのコレクタレ
ベルｖＬそれぞれは、定電流源Ｉｌｌ および１１３の
各電流をその符号で示すと共にトランジスタＱ１１の逆
方同包和電流をＩＢとすれば、 となる。但し、ＶＴは熱電圧であシ、ｋをがルツマン定
数、Ｔを絶対温度、ｑを電子の電荷としより、第２図の
回路の発振振幅レベルＶ。ｓｃは、となり、電流（■１
１＋１１３ ）とＩｌｌの比で定められることがわかる
。
サラに、コンデンサＣ８、抵抗Ｒ，の各定数をそれらの
符号で示し、電流源Ｉ。および定電流源１１２の各電流
をその符号で示す七、コンデンサＣ６の放電期間Ｔａお
よび充電期間Ｔ２はそれぞれ で示されるものである。
符号で示し、電流源Ｉ。および定電流源１１２の各電流
をその符号で示す七、コンデンサＣ６の放電期間Ｔａお
よび充電期間Ｔ２はそれぞれ で示されるものである。
以下、上記した基本構成に基づき構成されるこの発明の
実施例について詳細に説明する。
実施例について詳細に説明する。
第４図は、この発明による可変周波数発振回路を示すも
のである。但し第４図中第３図と同一部分には同一符号
を付してその説明を省略するものとする。
のである。但し第４図中第３図と同一部分には同一符号
を付してその説明を省略するものとする。
す々わら、前記トランジスタＱｏのペースは、ＰＮＰ形
のトランジスタＱ１２のコレクタに接続されている。上
記トランジスタＱ１２のエミッタは、前記電源ｖｃｃに
接続されている。前記トランジスタＱｏのコレクタは、
ＰＮＰ形のトランジスタＱ１３およびＱ１４それぞれの
コレクタに接続されると共にＰＮＰ形のトランジスタＱ
ｔｓのペースに接続されている。
のトランジスタＱ１２のコレクタに接続されている。上
記トランジスタＱ１２のエミッタは、前記電源ｖｃｃに
接続されている。前記トランジスタＱｏのコレクタは、
ＰＮＰ形のトランジスタＱ１３およびＱ１４それぞれの
コレクタに接続されると共にＰＮＰ形のトランジスタＱ
ｔｓのペースに接続されている。
上記トランジスタＱ１３は、エミッタが前記電源ｖｃｃ
に接続され、ペースがダイオードＤｌｌのカソードと定
電流源ｌ５Ｌ一端との接続中点に接続されている。上記
ダイオードＤｌｌのアノードは前記電源ｖｃｃに接続さ
れている。上記定電流源ＩＪ＆の他端は接地されている
。つまり、上記トランジスタＱ１３、ダイオードＤｌｌ
ｓ定電流源■８ハ、第３図の前記定電流源■■に対応す
る部分を構成するものである。
に接続され、ペースがダイオードＤｌｌのカソードと定
電流源ｌ５Ｌ一端との接続中点に接続されている。上記
ダイオードＤｌｌのアノードは前記電源ｖｃｃに接続さ
れている。上記定電流源ＩＪ＆の他端は接地されている
。つまり、上記トランジスタＱ１３、ダイオードＤｌｌ
ｓ定電流源■８ハ、第３図の前記定電流源■■に対応す
る部分を構成するものである。
上記トランジスタＱ１４のコレクタは前記電源ｖｃｃに
接続されている。
接続されている。
上記トランジスタＱ＋ｓは、エミッタが前記電源ｖｃｃ
に接続され、コレクタがＮＰＮ形のトランジスタＱ１６
のペースに接続されると共に抵抗Ｒｔｔを介して接地さ
れている。上記トランジスタＱ１ｇは、エミッタが接地
され、コレクタがＮＰＮ 形のトランジスタＱ１７のペ
ース、定電流源■ｂの一端、ダイオードＤ１２のアノー
ドに共通に接続されている。上記定電流源Ｉｂの他端は
接地されている。上記ダイオードＤ１２のカソードは接
地されている。
に接続され、コレクタがＮＰＮ形のトランジスタＱ１６
のペースに接続されると共に抵抗Ｒｔｔを介して接地さ
れている。上記トランジスタＱ１ｇは、エミッタが接地
され、コレクタがＮＰＮ 形のトランジスタＱ１７のペ
ース、定電流源■ｂの一端、ダイオードＤ１２のアノー
ドに共通に接続されている。上記定電流源Ｉｂの他端は
接地されている。上記ダイオードＤ１２のカソードは接
地されている。
上記トランジスタＱ１７は、エミッタが接地され、コレ
クタが前記トランジスタＱ１ｚ ｅ Ｑ１４各ペースに
接続されると共にダイオードＤＩ３のカソードに接続さ
れている。上記ダイオードＤＩ１１のアノードは前記電
源ｖｃｃに接続されている。
クタが前記トランジスタＱ１ｚ ｅ Ｑ１４各ペースに
接続されると共にダイオードＤＩ３のカソードに接続さ
れている。上記ダイオードＤＩ１１のアノードは前記電
源ｖｃｃに接続されている。
つまシ、上記トランジスタＱｘｚ ＊ Ｑ１４ ｔ Ｑ
１７定電流源Ｉｂ１ダイオードＤ１２ ｅ Ｄ１３は、
第３図の前記定電流源”１２ ＊ ’１３ 、スイッチ
ング回路Ｓｌ 、Ｓ２に対応する部分を構成する。上記
トランジスタＱｌｓ ＊ Ｑｔｇ 、抵抗Ｒ１１は、第
３図の前記スイッチング制御回路１ノに対応する部分を
構成するものである。
１７定電流源Ｉｂ１ダイオードＤ１２ ｅ Ｄ１３は、
第３図の前記定電流源”１２ ＊ ’１３ 、スイッチ
ング回路Ｓｌ 、Ｓ２に対応する部分を構成する。上記
トランジスタＱｌｓ ＊ Ｑｔｇ 、抵抗Ｒ１１は、第
３図の前記スイッチング制御回路１ノに対応する部分を
構成するものである。
次に、以上のように構成される可変周波数発振回路の動
作を第５図（−）および（ｂ）を用いて説明する。但し
、第５図（ａ）は第４図のトランジスタＱｌｌ （７）
ペースとコンデンサｃｏとの接続中点（Ａ点）のレベル
変化を示し、第５図（ｂ）は第４図のトランジスタＱｕ
のコレクタ電流を示すものである。
作を第５図（−）および（ｂ）を用いて説明する。但し
、第５図（ａ）は第４図のトランジスタＱｌｌ （７）
ペースとコンデンサｃｏとの接続中点（Ａ点）のレベル
変化を示し、第５図（ｂ）は第４図のトランジスタＱｕ
のコレクタ電流を示すものである。
すなわち、Ａ点のレベルが低く大きさが■。
なる定電流源■１電流に略等しいトランジスタＱ１３の
コレクタ電流よシもトランジスタＱ＋ｔのコレクタ電流
Ｉ、が少い場合、トランジスタＱ＋ｓ ＊ Ｑｔｇは共
にオフとなる。これと共に、ダイオードＤ１２、トラン
ジスタＱ１？でなるカレントミラー回路、およびダイオ
ードＤＩ！、）ランジースタＱ＋２ ＊ Ｑ１４でなる
カレントミラー回路によシ、トランジスタＱｘｚ ｒ
Ｑ１４・それぞれには、定電流源Ｉｂ電流に略等しい電
流■８が流れることになる。これによシ、第５図（ａ）
、 （ｂ）の期間Ｔｂに示１如く、コンデンサＣ６は
大きさが■□なるトランジスタＱ＋ｚのコレクタ電流に
よシ充電される。
コレクタ電流よシもトランジスタＱ＋ｔのコレクタ電流
Ｉ、が少い場合、トランジスタＱ＋ｓ ＊ Ｑｔｇは共
にオフとなる。これと共に、ダイオードＤ１２、トラン
ジスタＱ１？でなるカレントミラー回路、およびダイオ
ードＤＩ！、）ランジースタＱ＋２ ＊ Ｑ１４でなる
カレントミラー回路によシ、トランジスタＱｘｚ ｒ
Ｑ１４・それぞれには、定電流源Ｉｂ電流に略等しい電
流■８が流れることになる。これによシ、第５図（ａ）
、 （ｂ）の期間Ｔｂに示１如く、コンデンサＣ６は
大きさが■□なるトランジスタＱ＋ｚのコレクタ電流に
よシ充電される。
そして、Ａ点のレベルが上昇し、トランジスタＱｔｔの
コレクタ電流Ｉ。の大きさがＩえ＋■８ よりも大き
くなると、トランジスタＱｌｓおよびＱｌｓがオンとな
り、トランジスタＱ１７をオフとする◎これにより、ト
ランジスタＱ１２ ｍ Ｑ１４それぞれのコレクタ電流
が共に零となシ、Ａ点のレベルが第５図（、）および（
ｂ）の期間Ｔａに示す如くＲ６ｃ。
コレクタ電流Ｉ。の大きさがＩえ＋■８ よりも大き
くなると、トランジスタＱｌｓおよびＱｌｓがオンとな
り、トランジスタＱ１７をオフとする◎これにより、ト
ランジスタＱ１２ ｍ Ｑ１４それぞれのコレクタ電流
が共に零となシ、Ａ点のレベルが第５図（、）および（
ｂ）の期間Ｔａに示す如くＲ６ｃ。
なる時定数で下降し、再びトランジスタＱｌ＋のコレク
タ電流ＩＣが大きさＩＡなるトランジスタＱ１ｍのコレ
クタ電流よシも小さくなると、トランジスタＱｔｓおよ
びＱｌｇが共にオンとなる。
タ電流ＩＣが大きさＩＡなるトランジスタＱ１ｍのコレ
クタ電流よシも小さくなると、トランジスタＱｔｓおよ
びＱｌｇが共にオンとなる。
以上のような動作を繰シ返すことによシ、第４図の町変
周波数発振回路は、継続して発振をなし、電流源Ｉ、電
流の変化に応じてその発振周波数を変化させるものであ
る。
周波数発振回路は、継続して発振をなし、電流源Ｉ、電
流の変化に応じてその発振周波数を変化させるものであ
る。
そして、第４図の回路においてトランジスタＱｏのコレ
クタレベルの最大値をｖＨ，最小値をｖＬとすると、 となるので、発振レベル■。８ｃハ、 となる。つまシ、第４図の回路の発振振幅Ｖ。８ｃは、
定電流源ＩａおよびＩｂの各電流により設定されるので
、きわめて安定であり、小さくすることもできるもので
ある。
クタレベルの最大値をｖＨ，最小値をｖＬとすると、 となるので、発振レベル■。８ｃハ、 となる。つまシ、第４図の回路の発振振幅Ｖ。８ｃは、
定電流源ＩａおよびＩｂの各電流により設定されるので
、きわめて安定であり、小さくすることもできるもので
ある。
一方、期間ＴａおよびＴｂは次式のように、定電流源Ｉ
＆およびＩｂの各電流により決定されるものであシ、発
振周波数は電源電圧の変動などの影響によらずきわめて
安定するようになる。
＆およびＩｂの各電流により決定されるものであシ、発
振周波数は電源電圧の変動などの影響によらずきわめて
安定するようになる。
なお、周知のように、トランジスタＱｘ意ｅ Ｑ１４の
各コレクタ電流は、それぞれのトランジスタＱ１２およ
びＱ１４のエミッタ面積を変えることによシ変更するこ
とができるものである。
各コレクタ電流は、それぞれのトランジスタＱ１２およ
びＱ１４のエミッタ面積を変えることによシ変更するこ
とができるものである。
そして、肝要なことは、第４図からもわかるように、ト
ランジスタＱｔｔ乃至Ｑ１７のベース−エミッタ間電圧
、ダイオードＤｌｌ乃至Ｄ１３の順方向電圧がそれぞれ
直列的に印加される部分がないので第４図の町変周波数
発振回路は、最小路０．８〜０．９ｖ程度の電源Ｖ。Ｃ
電圧で動作し得るものであシ、きわめて良好である。
ランジスタＱｔｔ乃至Ｑ１７のベース−エミッタ間電圧
、ダイオードＤｌｌ乃至Ｄ１３の順方向電圧がそれぞれ
直列的に印加される部分がないので第４図の町変周波数
発振回路は、最小路０．８〜０．９ｖ程度の電源Ｖ。Ｃ
電圧で動作し得るものであシ、きわめて良好である。
′また、この発明による可変周波数発振回路は、第４図
の回路に限定されるものではなく第６図のようにトラン
ジスタＱ１１〜Ｑ２６ 、ダイオードＤ２１ ＃ Ｄ２
２ 、定電流源■２．１ ｚ ”２２、コンデンサＣＯ
ｓ抵抗ＲＯ％電流巣■ｏで構成することができる。つま
９４６図の回路は、第４図の回路のトランジスタＱｏ〜
Ｑｔｙの導電形を逆にして構成したものと略対応するも
のである。なお第６図中、第４図と同一部分には同一符
号を伺ずものとする。
の回路に限定されるものではなく第６図のようにトラン
ジスタＱ１１〜Ｑ２６ 、ダイオードＤ２１ ＃ Ｄ２
２ 、定電流源■２．１ ｚ ”２２、コンデンサＣＯ
ｓ抵抗ＲＯ％電流巣■ｏで構成することができる。つま
９４６図の回路は、第４図の回路のトランジスタＱｏ〜
Ｑｔｙの導電形を逆にして構成したものと略対応するも
のである。なお第６図中、第４図と同一部分には同一符
号を伺ずものとする。
さらに、この発明による可変周波数発振回路は、第７図
に示すように構成することもできるものである。
に示すように構成することもできるものである。
すなわち、第３図の定電流源’ＩＩ ＃ ’１２ ＊
１１３スイッチング回路５ｌａｓｈ、スイッチング制御
回路１ノに対応する部分がトランジスタＱｓ＋〜Ｑ３５
、抵抗Ｒ３１〜Ｒ３４、ダイオードＩ）ａｔ、定電流源
ｉｓｘで構成されるものである。この回路では、トラン
ジスタＱ３４ ｅ Ｑｓｓが共にオンとなると、トラン
ジスタＱ３１ ｖ Ｑｓｓは、エミッタレベルが低下し
てカットオフとなシ、第３図のスイッチング回路ｓｌ、
ｓ、がオフとなった状態に対応するようになっている。
１１３スイッチング回路５ｌａｓｈ、スイッチング制御
回路１ノに対応する部分がトランジスタＱｓ＋〜Ｑ３５
、抵抗Ｒ３１〜Ｒ３４、ダイオードＩ）ａｔ、定電流源
ｉｓｘで構成されるものである。この回路では、トラン
ジスタＱ３４ ｅ Ｑｓｓが共にオンとなると、トラン
ジスタＱ３１ ｖ Ｑｓｓは、エミッタレベルが低下し
てカットオフとなシ、第３図のスイッチング回路ｓｌ、
ｓ、がオフとなった状態に対応するようになっている。
但し、第７図中、第３図と同一部分には同一符号を何し
その説明を省略するものとする。
その説明を省略するものとする。
その他、種々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは言う迄もない。
い範囲で可能であることは言う迄もない。
以上詳述したようにこの発明によれば、可及的に低電源
電圧での動作を可能としたきわめて良好な町変周波数発
振回路を提供することができるものである。
電圧での動作を可能としたきわめて良好な町変周波数発
振回路を提供することができるものである。
第１図は従来の可変周波数発振回路を示す回路図、第２
図（ａ）および（ｂ）は第１図の回路の動作を説明する
ために用いた図、第３図はこの発明によるｏＪ変周波数
発振回路の動作原理を説明するだめに用いた図、第４１
ｓ／ｌはこの発明に係る町変周波級発振回路の一実施例
を示す回路図、第５図（８） 、 ’（ｂ）は第４図の
回路の動作を説明するために用いた図、第６図および第
７図はそれぞれ他の実施例を示す回路図である。 Ｑｎ＝Ｑ＋７・・・トランジスタ、ＲＯｅ Ｒ１１−抵
抗、Ｃｏ コ・ンデンザ、Ｉｌｌ〜ｌ＋ａ ＋ Ｉａ
ｅ Ｉｂ ”’定電流源、ＩＯ・・・ち、流源、５１
ｅｓ２・・・スイッチング回路、１１・・・スイッチン
グ制御ｔ’１１回路、ＤＩＩ〜Ｉ）ｉｓ・・・ダイオー
ド。 出願人代理人 弁理士 鈴 江 武 彦第４図 第５図
図（ａ）および（ｂ）は第１図の回路の動作を説明する
ために用いた図、第３図はこの発明によるｏＪ変周波数
発振回路の動作原理を説明するだめに用いた図、第４１
ｓ／ｌはこの発明に係る町変周波級発振回路の一実施例
を示す回路図、第５図（８） 、 ’（ｂ）は第４図の
回路の動作を説明するために用いた図、第６図および第
７図はそれぞれ他の実施例を示す回路図である。 Ｑｎ＝Ｑ＋７・・・トランジスタ、ＲＯｅ Ｒ１１−抵
抗、Ｃｏ コ・ンデンザ、Ｉｌｌ〜ｌ＋ａ ＋ Ｉａ
ｅ Ｉｂ ”’定電流源、ＩＯ・・・ち、流源、５１
ｅｓ２・・・スイッチング回路、１１・・・スイッチン
グ制御ｔ’１１回路、ＤＩＩ〜Ｉ）ｉｓ・・・ダイオー
ド。 出願人代理人 弁理士 鈴 江 武 彦第４図 第５図
Claims (1)
- エミッタ接地形増幅器を構成するトランジスタと、この
トランジスタのバイアス回路を構成する定電流源および
時定数回路と、上記時定数回路に発振周波数制御用電流
を供する電流源と、上記トランジスタのコレクタ側に大
小異なるいずれかのレベルの定電流を供する第１の手段
と、上記トランジスタのコレクタ電流と上記第１の手段
が供する定電流との差を検出し、その検出結果に応じて
上記第１の手段の定電流レベルの大小を切換えると共に
上記定電流源のオンオフをなす第２の手段とを具備して
なることを特徴とする可変周波数発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170387A JPS5961213A (ja) | 1982-09-29 | 1982-09-29 | 可変周波数発振回路 |
| US06/537,064 US4551691A (en) | 1982-09-29 | 1983-09-29 | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170387A JPS5961213A (ja) | 1982-09-29 | 1982-09-29 | 可変周波数発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961213A true JPS5961213A (ja) | 1984-04-07 |
| JPH0320088B2 JPH0320088B2 (ja) | 1991-03-18 |
Family
ID=15903985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170387A Granted JPS5961213A (ja) | 1982-09-29 | 1982-09-29 | 可変周波数発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961213A (ja) |
-
1982
- 1982-09-29 JP JP57170387A patent/JPS5961213A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320088B2 (ja) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485312A (en) | Hysteresis circuit | |
| US4977381A (en) | Differential relaxation oscillator | |
| EP0608151B1 (en) | A high speed and low drift charge pump circuit | |
| US4587500A (en) | Variable reactance circuit producing negative to positive varying reactance | |
| US5357216A (en) | Current sourcing and sinking circuit for driving a VCO charge pump | |
| EP0296668B1 (en) | Relaxation oscillator | |
| US4353039A (en) | Monolithic astable multivibrator circuit | |
| US5896070A (en) | Voltage or current controlled emitter-coupled multivibrator with pull-down amplifiers | |
| EP1109317A1 (en) | A controller oscillator system and method | |
| US7015767B2 (en) | Function generator and temperature compensated crystal oscillator | |
| US4633195A (en) | Balanced oscillator with constant emitter voltage level | |
| EP0654894B1 (en) | Integrated oscillator circuits | |
| JPS5961213A (ja) | 可変周波数発振回路 | |
| JP2004023570A (ja) | 平衡型発振器およびそれを用いた電子装置 | |
| US6384668B2 (en) | Charge pump circuit | |
| JPH0786839A (ja) | 移相器及びそれを用いたｆｍ受信機 | |
| US5467051A (en) | Low voltage precision switch | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JP2755219B2 (ja) | 発振回路 | |
| JP2752972B2 (ja) | 可変周波数発振回路 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JP2000224034A (ja) | Ｐｌｌ回路 | |
| JPS5811082Y2 (ja) | 分周器 | |
| JP2602327B2 (ja) | 発振回路 | |
| JPS6150406A (ja) | １端子型発振回路 |