JPS5960793A - 半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体メモリに関する。

（２）技術の背景 近年半導体メモリの小形、高集積化ならひに高速化が重
要な課題として検討されている。したがってこれらの課
題は徐々に改善されつつある。然しなから半導体メモリ
の利用効率を向上させるという課題については余９検削
されていない。つまυ１つの半導体メモリ（以下単にメ
モリとも称す）をどれだけ上動に活用するかである。例
えばマイクロコンビーータにおいてはデータのビット数
が少ないことから、メモリを頻繁にアクセスして所宏の
ジョブを実行する場合もある。然しいくら頻繁にアクセ
スを必要としても、原則として１回のアク゛セスには１
つのアドレスしか受は付けることができない。そこでい
わゆるデュアルｙｉ？　−）　ＲＡＭ（ｒａｎｄｏｍ　
ａｃｃｅｓｓ　ｍｅｍｏｒｙ）なるものが提案された。

これは、アクセスのルートを２以上持ち異なるビット線
上の２つのメモリセルに対し同時に続出しと１込みが行
えるものであり、又、同一のメモリセルからその記憶デ
ータＤおよび反転データＤを別々のルートから同時に読
み出すこともてきるというものである。本発明はこのよ
うなデュアルポー）　ＲＡＭについて言及する。

（３）従来技術と問題点 第１図は従来のデュアルポー）　ＲＡＭを説明するため
の回路図であり、１つのメモリセルＭＣのみを取り出し
て示す。メモリセルＭＣはワード線（Ｗ）とビット７Ｈ
対（ＢＩ、、ＢＬ）の父点毎に接ｆ−ｉ１“される。

デュアルポ−）　ＲＡＭにおいては、ワード線（Ｗ）が
とＢＬＲｌＢＬＲからなる。書込み時においては、シー
ド線Ｗｗ、ビット線Ｂ　Ｌｗ、Ｂ　Ｌｗが選択され、引
込みデータＤｗ、ＤｗがメモリセルＭＣに与えられる。

一方読出し時には、中央処理装置（ＣＰ［Ｊ　）からの
指令によって１つのルートを３１にして、読出しデータ
Ｄ、７５Ｃ得られる。このときは、ワード線ＷＲとビッ
ト線ＢＬＢが選択される。そして、もし同時にＣＰＵか
らの指令によって別のルートを通じて当該メモリセルＭ
Ｃにアクセスがあれば反転読出しデータＤＲが出力され
る。このときは、ワード線ＷＲもピット線ＢＬＲも選択
される。ここに二重読出しアクセスが可能となる。又、
図示しない別のメモリセルに読出しがあったとき、同時
のタイミングでメモリセルＭｅ　Ｋ　ｍＪ記書込みを行
うことも可能である。かくしてメモリの利用効率は向上
する。

ところで第１図のメモリセルＭＣを見ると、これはスタ
ティック形メモリセルからなる０スタテイツク形メモリ
セルは例えばフリアゾ。フロップ形式で構成され、いわ
ゆる非破壊読出しが可能である。つまり、データの読出
しと共にそのデータが消去されないものである。このよ
うに非破壊読出しが可能であるが故に、同一メモリセル
ＭＣからの同時的な読出しくＤＲおよびＤＲ）が可能と
なる。

この点からすれば、いわゆるダイナミック形のメモリセ
ルから同時的な読出しを行うことは、常識的には小熱し
ながら実用されているメモリにはスタティック形とダイ
ナミック形とがあｐ１高集積のメモリにはむしろダイナ
ミック形のものが多い。したがって、ダイナミック形の
メモリではいわゆるデュアルポー）　ＲＡＭ（４）発明
の目的 上記間組点に鑑み本発明は、ダイナミック形メモリ金い
わゆるプーアルボートＲＡＭとして使用可能にする半導
体メモリを提案することを目的とするものである。

（５）発明の構成 上記目的を達成するため本発明は、ダイナミック形メモ
リに不司欠なリフレッシュを周期的に行うためのセンス
アンプが各ビット線対毎に設けられていることに着目し
、このセンスアンプによって保持されるデータ（ＤＲ２
ＤＲ）を同時に読出し可能とするようにしたことを特徴
とするものである。

（６）発明の実施例 第２図は本発明に基づく半導体メモリの一部を取り出し
て示す回路図である。すなわち、１つのビット線対につ
いてのみ示すが、他のビット線対についても全く同じ構
成である。本図において、Ｗｌ　、Ｗｉ　・・・Ｗは複
数本のワード線であり、ピット線対ＢＬ、ＢＩ、毎にダ
イナミック形のメモリセルＭＣ’が接続される。例えは
ｌトランジスタ（Ｔｒ）−１キヤＡ’シタ（Ｃ）形のメ
モリセルである。このようにキャパシタＣをデータ１１
体とするものは、不ｎ」避的な放電による保持データの
消滅を防ぐため周期的にデータの再刊込みを行う。いわ
ゆるリフレッシュであ・る。このリフレッシュ動作を行
うのがセンスアンプＳＡでるる。センスアン７’ＳＡは
例えばクリップ、フロップからなり、消滅しかけている
データを元どおりに再生して再びメモリセルＭＣ’に与
える。したがってセンスアンプＳＡは短期間の間、当該
メモリセルＭＣ’のデータを非破壊で記１．ハ保持する
機能を果す。しかもこのセンスアン７’ＳＡは読出し有
込みのいずれのサイクルでも全てのコラムにあるものが
並列的に動作して記憶保持動作を行なう。本発明は、こ
の非破壊の記憶保持機能に層目し、ダイナミック形メモ
リセルからなるメモリであっても、前述したデュアルポ
ートＲＡＭとして使用可能とする。

第２図に示す如く、少なくとも２つのコラムデコーダＣ
Ｄ、およびＣＤ２を備える。コラムデコーダＣＤＩは、
図示の構成によれば、ダート対Ｇｌ　を介して読出し／
書込みパスＢｌに接続し、コラムデコーダＣＤ２．はｆ
−）対Ｇ２を介して読出しパスＢ２に接続する。今仮に
１図中の上側メモリセルＭＣ’よシデータＤを、その下
側のメモリセルＭＣ′より反転データＤをそれぞれ別々
のルートから同時的に読出す要求があったとすると、第
１のルートについてはアドレスバスＡｌによってコラム
デコーダＣＤｌを選択し、第２のルー）Ｋついてはコラ
ムアドレスバスＡ、によってコラムデコーダＣＤ２を選
択することＫよって、所望のデータが各該ルートに対し
てそれぞれ供給される。

コラムデコーダＣＤ、についてはゲート対Ｇ１が図示す
るごとく接続しているからデータの書込みも行える。し
たがって書込みアクセスはコラムデコーダＣＤ、　’ｉ
介してのみ行われる。もし図示するメモリセルＭＣ’の
いずれかに（ワード線を適当に選択して）ｙ″−夕の書
込みをしているのと同時鴫、図示しない他のメモリセル
にからのデータの読出し要求があれば、当該他のメモリ
セルの選択ならびにデータの読出しは図示しない他のコ
ラムデコーダ（ＣＤｚ）を用いて行われる。なお、コラ
ムデコーダＣＤ、により制御されるダート対Ｇ２は、ビ
。

ト線対に対して、各ｙ−トにおいて接続するから、メモ
リセルのデータを読出してもこれを破壊することはない
が、コラムデコ−ダＣＤ１によシ制御されるｙ−ト対Ｇ
１は、メモリセルとパスＢｓを短絡的に接続する豐から
非破壊読出しを保障し得ない。

このため、少なくともコラムデコーダＣＤＩを選択して
読出す場合は、通常のダイナミック形ＲＡＭの場合と同
様に、パスＢ１に外部アンプを接続して再書き込みを行
なうようにすることが望ましい。

第３図は第２図の構成を含んでなる半導体メモリの全体
を示すブロック図である。本図において、ＳＡはセンス
アンプの群、ＭＣＡはメモリセルＭＣ’のアレイである
。第２図のワード線（Ｗｌ　　＃Ｗ＋・・・Ｗｎ）ｉｔ
ロウデコーダＲＤにより、ロウアドレスＲＡに従って、
選択される。ＣＤＩはコラムデコーダの群、ＣＤｚもコ
ラムデコーダの群であ勺、それぞれコラムアドレスバス
Ａ、およびＡ２によって各々１つが選択され、それぞれ
読出しバッファＲＤ、およびＲＤ２を介して読出しデー
タＤＲ１およびＤＲｌを出カスる。コラムデコーダＣＤ
、側はデータの書込みも行え、書込みデータＤＷを書込
みアンプＷＡを通して受信する。

（７）発明の詳細 な説明したように本発明によれば、ダイナミック形メモ
リであってもデュアルポートＲＡＭとしての動作が実現
される。

【図面の簡単な説明】

第１図は従来のデュアルポート ための回路図、第２図は本発明に基づく半導体メモリの
一部を取シ出して示す回路図、第３図は第２図の構成を
含んでなる半導体メモリの全体を示すブロック図である
。 ｗ、、９１・・・Ｗ　・・・ワード線、ＢＬおよびＥＬ
・・・ビット線対、ＭＣ，ＭＣ’・・・メモリセル、Ｓ
Ａ・・・センスアンプ、ＣＤｔ　ｒ　ＣＤ２・・・コラ
ムデコーダ、Ｇ　１　＃　Ｇ　２・・・ダート対。 第１図 ＤＷ　　　ＤＲＤＲＤＷ

Claims (1)

【特許請求の範囲】
1. １、軸数のワード線と、複数のビット線対と、これらワ
   ード線およびビット線対の各交点毎に接続されるダイナ
   ミック形のメモリセルと、各前記ビット線対の間に接続
   され各前記メモリセルの保持データをリフレッシ−する
   センスアンシト、各前記ビット線対を選択するためのコ
   ラムデコーダとを有してなる半導体メモリにおいて、前
   記コラムデコーダを少なくとも２組備え、これらコラム
   デコーダによってそれぞれ匍Ｊ　ｆ１１＋され当該ビッ
   ト線対の双方に接続するデータ読出しあるイハデータ畳
   込みのためダート対を各該コラムテコーダ毎に設けた仁
   と全特徴とする半導体メモリ。