JPS595669A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS595669A JPS595669A JP11515582A JP11515582A JPS595669A JP S595669 A JPS595669 A JP S595669A JP 11515582 A JP11515582 A JP 11515582A JP 11515582 A JP11515582 A JP 11515582A JP S595669 A JPS595669 A JP S595669A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating material
- metal
- silicon element
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に微細パターン′構造を
有する半導体素子に好適な成極構造に関する。
有する半導体素子に好適な成極構造に関する。
ゲートターンオフサイリスク（以下ＧＴＯ）やトランジ
スタはその半導体素子のカンード側あるいはエミッタ側
が微細パターンとなっている。
スタはその半導体素子のカンード側あるいはエミッタ側
が微細パターンとなっている。
ＧＴＯを例にとるに、微細パターンとなっているｎエミ
ツタ層およびｐペース層上の電極膜に金属箔からなる引
出し電・甑を牛田付けして、この引出し電極により外部
回路と接続するような構造、いわゆる微細電極構造を採
用する理由は、大きな主回路１流を制御電流でオン・オ
フ制御するため、主回路および制御回路の半導体素子表
面の屯極膜における電位降下が素子のスイッチング特性
に影響しないようにするためである。
ツタ層およびｐペース層上の電極膜に金属箔からなる引
出し電・甑を牛田付けして、この引出し電極により外部
回路と接続するような構造、いわゆる微細電極構造を採
用する理由は、大きな主回路１流を制御電流でオン・オ
フ制御するため、主回路および制御回路の半導体素子表
面の屯極膜における電位降下が素子のスイッチング特性
に影響しないようにするためである。
微細電極構造の従来例を第１図に示す。
図において、絶縁材１１ａ、１２ａｓ中継金属電極１１
Ｃ，１２Ｃ％およびこれらを接着する銀鑞１１ｂ、１２
ｂ、とからなる金属・絶縁材複合体１１．１２は櫛状の
電極金属Ｗ３３，４と図示していない外部鑞極とを接続
するための中継体であり、それぞれカンード、ゲート用
でありシリコン素子１とともにアノード電極板６の上に
半田７で接着される。
Ｃ，１２Ｃ％およびこれらを接着する銀鑞１１ｂ、１２
ｂ、とからなる金属・絶縁材複合体１１．１２は櫛状の
電極金属Ｗ３３，４と図示していない外部鑞極とを接続
するための中継体であり、それぞれカンード、ゲート用
でありシリコン素子１とともにアノード電極板６の上に
半田７で接着される。
またカソード電極金属箔３、ゲート電極金属箔４はシリ
コン素子１上の＠、＠膜２とは半田５で接着され、金属
・絶縁材複合体１１．１２とはそれぞれ半田１３．１４
で接着されている。
コン素子１上の＠、＠膜２とは半田５で接着され、金属
・絶縁材複合体１１．１２とはそれぞれ半田１３．１４
で接着されている。
この微細電極構造の組立は例えば以下のように行なわれ
る。
る。
まず、１１：極金属箔３，４をそれぞれ、シリコン素子
１上の電極膜２と半田５で仮半田付しておいて、各部品
、および接着用半田を固定用治具にセットする。固定用
治具は各部品が所定の位置に配置されるように設計され
ている。つぎにセットされたものをベルトコンベアにの
せ加熱炉内を通過させる。固定用治具が高温部を通過す
ると半田が溶けて各部品が接着される。
１上の電極膜２と半田５で仮半田付しておいて、各部品
、および接着用半田を固定用治具にセットする。固定用
治具は各部品が所定の位置に配置されるように設計され
ている。つぎにセットされたものをベルトコンベアにの
せ加熱炉内を通過させる。固定用治具が高温部を通過す
ると半田が溶けて各部品が接着される。
正常な接着がされると第２図（ａ）のように電極金属箔
３，４がシリコン素子１上の電極膜２に半田５で接着爆
れ−Ｃいる。
３，４がシリコン素子１上の電極膜２に半田５で接着爆
れ−Ｃいる。
とζろが従来の構造では高？Ｍ部の通過後第２図（１）
）のようにゲート賀匪金属箔４とカソード１（イ１鉢金
桝箔３とが接触して１〜まう不良が多く発生した。
）のようにゲート賀匪金属箔４とカソード１（イ１鉢金
桝箔３とが接触して１〜まう不良が多く発生した。
この接触はｐベース層１１）とｎエミッタ１ａを短絡す
るためシリコン素子】のｆｌ＋ＩＪ御能カを失なわせる
。
るためシリコン素子】のｆｌ＋ＩＪ御能カを失なわせる
。
この不良原因を究明した結果、以下のことが判明した。
金鴇・絶縁材複合体１１．１２およびシリコン素子１と
は固定用治具により固定されているが、治具のしよめあ
い寸法公差があるため各部品が加熱炉を通過するときの
撮動により種々の方向へずれる。例えば金ｐし絶縁材複
合体１１．１２が、第１図（ａ）のＹ−Ｙの方向にそれ
ぞれ反対の方向にずｈると、′ＮＬ極金Ｍｆｆｉ３．４
はそれぞれ金属・絶縁相複合体１１．１２−ヒにのせら
れてお一部、組立時には電極金属箔３．４の上には適当
なウェイトがのせられているため、金属・絶縁材複合体
１１．１２と共に電極金嘴箔３，４が互いに反対方向に
ずれ、シリコン素子１上で第２図（ｂＪのような接触不
良を生じる。
は固定用治具により固定されているが、治具のしよめあ
い寸法公差があるため各部品が加熱炉を通過するときの
撮動により種々の方向へずれる。例えば金ｐし絶縁材複
合体１１．１２が、第１図（ａ）のＹ−Ｙの方向にそれ
ぞれ反対の方向にずｈると、′ＮＬ極金Ｍｆｆｉ３．４
はそれぞれ金属・絶縁相複合体１１．１２−ヒにのせら
れてお一部、組立時には電極金属箔３．４の上には適当
なウェイトがのせられているため、金属・絶縁材複合体
１１．１２と共に電極金嘴箔３，４が互いに反対方向に
ずれ、シリコン素子１上で第２図（ｂＪのような接触不
良を生じる。
ＧＴＯはその主電流制御のためｎエミツタ層１ａを微細
に分割しており、電極膜２の間隔は通常０．１〜０．２
ｔｒｍ程度である。従って金属・絶縁材複合体１１．１
２が組立時に独立にずれる構造では、通常の治具公差に
よりゲート用ル極金属箔４とカソード用電極金属箔３と
が接触する可能性が大きい。
に分割しており、電極膜２の間隔は通常０．１〜０．２
ｔｒｍ程度である。従って金属・絶縁材複合体１１．１
２が組立時に独立にずれる構造では、通常の治具公差に
よりゲート用ル極金属箔４とカソード用電極金属箔３と
が接触する可能性が大きい。
また金属・絶縁材複合体１１．１２が第１図のＹ−Ｙの
同一方向にずれても、シリコン素子１に対してずれが生
じ、第２図（Ｃ）のようにカソード。
同一方向にずれても、シリコン素子１に対してずれが生
じ、第２図（Ｃ）のようにカソード。
ゲート用両を極金属箔３．４が接触不良も生じた。
これはシリコン素子１が金属・絶縁材複合体１１゜１２
に対し組立時に固定治具の公差内で独立にずれるためで
ある。
に対し組立時に固定治具の公差内で独立にずれるためで
ある。
以上のように従来例では組立時にゲート、カソードの短
絡不良が発生しやすく、微細電極構造の量産上の大きな
問題点となっていた。
絡不良が発生しやすく、微細電極構造の量産上の大きな
問題点となっていた。
本発明の目的は前記のような組立時にカソード。
ゲート用電極金属箔の接触がおきることのない量産性の
よい倣細唯罹構造の半導体装置を提供することにある。
よい倣細唯罹構造の半導体装置を提供することにある。
本発明の特徴とするところは、環状の絶縁材の孔内にシ
リコン素子をその周縁が外接するように収納せしめ、絶
縁材の主面の一部に２個の中継金ス・４電極を設け、各
中継金属′電極と上記シリコン素子の微細パターンとな
った所定個所を２個の櫛状の１甑金属箔で半田によ多接
続していることにある。
リコン素子をその周縁が外接するように収納せしめ、絶
縁材の主面の一部に２個の中継金ス・４電極を設け、各
中継金属′電極と上記シリコン素子の微細パターンとな
った所定個所を２個の櫛状の１甑金属箔で半田によ多接
続していることにある。
以下、本発明を図面に示した一実施例により説明する。
（
第３図は本発明の一実施例を示しておシ、第１図と同一
′吻１目当！吻は同一符号を付けている。
′吻１目当！吻は同一符号を付けている。
第３図においで、ゲート用中継金属′電極３１ｃ、カソ
ード用中継金属心４Ｍ ３１ ｅはセラミックの猿状絶
縁祠３１ａに銀臘３１ｂ、３１ｄで接着されで、金属・
絶縁材複合体３１を形成している。シリコン素子１は金
属・絶縁材複合体３１の開孔内壁の対向した突出部３１
ｆ、３１ｇＫ接触して位置決めされている。組立は、従
来例と同様、ｐＨＭ金属箔３，４の歯部を、シリコン素
子１０所定個所に半田により仮付しておいてから、アノ
ード電（愼仮６上に半田７、金９４・絶縁材複合体３１
、シリコン素子工と電極金属箔３．′４の仮付けしたも
の、半田３２．３３をセットし、ウェイトをのせて、加
熱炉を通過させた。この時、半田５，７゜３２．３３が
溶融するが、シリコン素子１、中継金属’成極３１ ｃ
、 ３１ ｅの相対位置は変らないため、少々、振動が
加わっても、ウェイトにより、シリコン素子１と電極金
属箔３，４の相対位置はほとんど変化しないので、各部
品は所定位置に半田付けされ、第２図（ｂ）、 （Ｃ）
に示すような不良は生じない。
ード用中継金属心４Ｍ ３１ ｅはセラミックの猿状絶
縁祠３１ａに銀臘３１ｂ、３１ｄで接着されで、金属・
絶縁材複合体３１を形成している。シリコン素子１は金
属・絶縁材複合体３１の開孔内壁の対向した突出部３１
ｆ、３１ｇＫ接触して位置決めされている。組立は、従
来例と同様、ｐＨＭ金属箔３，４の歯部を、シリコン素
子１０所定個所に半田により仮付しておいてから、アノ
ード電（愼仮６上に半田７、金９４・絶縁材複合体３１
、シリコン素子工と電極金属箔３．′４の仮付けしたも
の、半田３２．３３をセットし、ウェイトをのせて、加
熱炉を通過させた。この時、半田５，７゜３２．３３が
溶融するが、シリコン素子１、中継金属’成極３１ ｃ
、 ３１ ｅの相対位置は変らないため、少々、振動が
加わっても、ウェイトにより、シリコン素子１と電極金
属箔３，４の相対位置はほとんど変化しないので、各部
品は所定位置に半田付けされ、第２図（ｂ）、 （Ｃ）
に示すような不良は生じない。
本実施例では第４図のように絶縁材３１ａの内争ｏ、Ｏ
Ｌ＋ １ 。
Ｌ＋ １ 。
壁の距離はＤ＝１５’ 、シリコン素子１の外縁
の寸法はｄ ＝ １５−〇・０３“１ としている。こ
の場合の最大すきは０．０８ ｍｍであり、′重態金属
箔３゜４のゲート、カソード間距離Ｐ＝０．２ｒｒｍで
あり、シリコン赤子１が最大にずれてもゲート、カソー
ド間距離に達することはない。一般的には第４図Ｐ＞（
Ｄ ｄ）ｙＡｘ ２ ′ にすることが好ましい。ＧＴＯの場合ゲート、カソード
短絡は致命不良となるため、後工程における異物混入の
可能性を考えると、２倍の余裕をとる必要があるからで
ある。
の寸法はｄ ＝ １５−〇・０３“１ としている。こ
の場合の最大すきは０．０８ ｍｍであり、′重態金属
箔３゜４のゲート、カソード間距離Ｐ＝０．２ｒｒｍで
あり、シリコン赤子１が最大にずれてもゲート、カソー
ド間距離に達することはない。一般的には第４図Ｐ＞（
Ｄ ｄ）ｙＡｘ ２ ′ にすることが好ましい。ＧＴＯの場合ゲート、カソード
短絡は致命不良となるため、後工程における異物混入の
可能性を考えると、２倍の余裕をとる必要があるからで
ある。
上記のように本発明ｉＣよれば、組立時にゲート、カン
ード用纜極金属箔の接触がおきることのない量産性のよ
い微細電極構造の半導体装置が得られる。
ード用纜極金属箔の接触がおきることのない量産性のよ
い微細電極構造の半導体装置が得られる。
第１図は従来のＧＴＯを示しており、（ａ）はカンード
側からみた平面図、（ｂ）は（ａ）のＸ−Ｘ切断線に沿
った断面図、第２図は第１図（ａ）のＹ−Ｙ切断線に沿
った断面図で、（ａ）は正しい接着状況を示す図、（ｂ
）、（Ｃ）は接着不良状況を示す図、第３図は本発明の
一実施例になるＧＴＯを示しており、（Ｒ）はカンード
側からみた平面図、（ｂ）は（旬のｘ −ｘｖＪ断線に
沿った断面図、第４図は第３図（ａ）のＹ−Ｙ切断線に
沿った断面図である。 １・・・シリコン素子、２・・・電極膜、３．４・・・
電極金属箔、５．７，３２．３３・・・半田、６・・・
アノード、ＪＪ極板、３１・・・金属・絶縁材複合体、
３１ａ・・・絶縁材、３１ｂ、３１ｄ−・・銀鑞、３１
Ｃ，３１ｅ”’第１図 （（１） ＜ｂ） 第２図 （にＺ） （ｂ） Ｃ□） 第６図 （ａン （ｂ）
側からみた平面図、（ｂ）は（ａ）のＸ−Ｘ切断線に沿
った断面図、第２図は第１図（ａ）のＹ−Ｙ切断線に沿
った断面図で、（ａ）は正しい接着状況を示す図、（ｂ
）、（Ｃ）は接着不良状況を示す図、第３図は本発明の
一実施例になるＧＴＯを示しており、（Ｒ）はカンード
側からみた平面図、（ｂ）は（旬のｘ −ｘｖＪ断線に
沿った断面図、第４図は第３図（ａ）のＹ−Ｙ切断線に
沿った断面図である。 １・・・シリコン素子、２・・・電極膜、３．４・・・
電極金属箔、５．７，３２．３３・・・半田、６・・・
アノード、ＪＪ極板、３１・・・金属・絶縁材複合体、
３１ａ・・・絶縁材、３１ｂ、３１ｄ−・・銀鑞、３１
Ｃ，３１ｅ”’第１図 （（１） ＜ｂ） 第２図 （にＺ） （ｂ） Ｃ□） 第６図 （ａン （ｂ）
Claims (1)
- 【特許請求の範囲】 １、環状の絶縁材とその開孔内に外縁が接するように収
納された半導体素子が１個の電極板上に接着され、上記
半導体素子の上記電極板と接着されない側の主表面は微
細パターンを持ち、上記絶縁材の上記電極板と接着され
ない側の主表面に２個の中継金属電極が接着されておシ
、上記半導体素子の微細パターンの所定個所と各中継金
属電極は２個の櫛状の′電極金属箔と半田により接着さ
れていることを特徴とする半導体装置。 ２、上記第１項において、半導体素子の微細パターンは
エミツタ層が平行配置されており、電極金属箔の歯状部
が接着されていることを特徴とする半導体装置。 ３、上記第１項において、半導体素子は絶縁材の対向す
る両内壁に接していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11515582A JPS595669A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11515582A JPS595669A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595669A true JPS595669A (ja) | 1984-01-12 |
Family
ID=14655683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11515582A Pending JPS595669A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595669A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177190A (ja) * | 1986-01-30 | 1987-08-04 | Hiroshi Ogawa | 防食方法 |
| JPH01215988A (ja) * | 1988-02-24 | 1989-08-29 | Nippon Boshoku Kogyo Kk | 導配管類の電気防食法 |
| EP0758741A2 (de) * | 1995-08-16 | 1997-02-19 | Mercedes-Benz Ag | Überprüfbarer Foliendrucksensor |
-
1982
- 1982-07-01 JP JP11515582A patent/JPS595669A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177190A (ja) * | 1986-01-30 | 1987-08-04 | Hiroshi Ogawa | 防食方法 |
| JPH01215988A (ja) * | 1988-02-24 | 1989-08-29 | Nippon Boshoku Kogyo Kk | 導配管類の電気防食法 |
| EP0758741A2 (de) * | 1995-08-16 | 1997-02-19 | Mercedes-Benz Ag | Überprüfbarer Foliendrucksensor |
| EP0758741A3 (de) * | 1995-08-16 | 1998-02-25 | Daimler-Benz Aktiengesellschaft | Überprüfbarer Foliendrucksensor |
| US6505521B1 (en) | 1995-08-16 | 2003-01-14 | Daimlerchrysler Ag | Foil pressure sensor which can be tested |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296834B1 (ko) | 반도체장치 | |
| KR950001369B1 (ko) | 다층 리드프레임 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP3028875B2 (ja) | リードフレームの製造方法 | |
| JPS595669A (ja) | 半導体装置 | |
| JP2013145964A (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| US20070102825A1 (en) | Semiconductor package and method of fabricating same | |
| JPH03125440A (ja) | 電子部品 | |
| JP2000183211A (ja) | 半導体装置の製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2790675B2 (ja) | リードフレーム | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP2500236Y2 (ja) | フイルムキヤリアテ―プ | |
| JP2008091970A (ja) | 圧電発振器とその製造方法 | |
| JPH047850A (ja) | テープキャリア | |
| JPH036029Y2 (ja) | ||
| JPS62108545A (ja) | プリント基板型パッケ−ジ | |
| JPH03256352A (ja) | 半導体装置 | |
| JPS60251636A (ja) | 半導体装置 | |
| JPH02246143A (ja) | リードフレーム | |
| JPS62165418A (ja) | 圧電振動子チツプ製造方法 | |
| JPS6151953A (ja) | 半導体装置 | |
| JPH02168661A (ja) | 複合リードフレームの製造方法 |