JPS595636A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS595636A
JPS595636A JP57113897A JP11389782A JPS595636A JP S595636 A JPS595636 A JP S595636A JP 57113897 A JP57113897 A JP 57113897A JP 11389782 A JP11389782 A JP 11389782A JP S595636 A JPS595636 A JP S595636A
Authority
JP
Japan
Prior art keywords
leads
relay
lead
pellet
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57113897A
Other languages
English (en)
Inventor
Yasuyuki Yamazaki
康行 山崎
Kanji Otsuka
寛治 大塚
Hiroshi Hososaka
細坂　啓
Tamotsu Usami
保 宇佐美
Kunizo Sawara
佐原　邦造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57113897A priority Critical patent/JPS595636A/ja
Publication of JPS595636A publication Critical patent/JPS595636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多ビン化な目的とした半導体装置に関するもの
である。
近年の大型コンピュータに使用されるＬＳＩ等の半導体
装置は、内部の牛導体素子ベレッ）Ｋ形成する回路の高
密度高集積化に伴なっ℃そのり−ド（ピン）数が増大し
、ますます多ビン化になる傾向にあろうこのため、この
種の素子ペレットを内装するリード側の構成およびその
パッケージがこの傾向に追従できなくなって来℃いると
い５問題がある。
即ち、この梱の半導体装置は１通常素子ペレットの周囲
にインナリードを配設した上でペレットのＩＩＥＭパッ
ドとインナリードとな夫々１つずつ対応させながら極細
線ワイヤで接続するようにしているため、ビン数の増大
に伴なってインナリード数を増大する妃・要が生するつ
したがって、同じ周位置に従来よりも多数のインナリー
ドを配設するためにはインナリードの幅寸法な小さくし
かつインナリードのピッチ間寸法も小さくしなければな
らないが、このようにインナリード幅やピッチ寸法を小
さくするとインｌ−リードの製造誤差やインナリードの
僅少な変形によってインナリードへのワイヤ接続が峰め
て困難になり、高倍軸性のワイヤ接続状態が潜られなく
なる。特にリードフレームを用いるパッケージではイン
ナーリードを打抜きやエツチングにて形成しているため
インナーリードを高精度に製作することは困難であり、
前述した不具合を更に顕著なものにする結果となってい
る。
これに対し、インナーリードをペレット外周の離れた位
置に配設することにより周寸法をかせぎ。
これＫよりインナーリードの幅寸法やピッチ寸法を低減
しなくとも実質的なインナーリード数の増大を図る試み
がなされている、しかしながらこの構成ではペレットと
インナーリードの間隔が大きくなるために両者す接続す
るワイヤの長さが長くなり、隣接するワイヤ相互の接触
（短絡）事故が生じて信頼性の低下を生ずるという不具
合がある。
したがって本発明の目的はワイヤ相互の接触を防止して
ワイヤ接続の信頼性を高め、これによりインナリード数
の増大を可能にして装置の多ピン化に対応することので
きる半導体装置を提供するととＫある。
この目的な達成するために本発明は、インナーリードを
ペレット外周の離れた位置に配設すると共にペレットと
インナリードとの間に中継リードを配設し、ペレットと
インナリードとの間に掛装するワイヤの中間一部をこの
中継リードに接続してワイヤに節度を付与するように構
成している。
以下、本発明を図示の実権例により説明する。
第１図および第２図は本発明の一実施例を示し、特にリ
ードフレームを使用した半導体装置の例を示している。
図において、１はコバールや４２アロイ等の会馬板を打
抜き或いはエツチングにて形成したリードフレームであ
り、その中央には従来よりも若干大寸法に形成したタブ
２を有し、その周囲に多数本のインナリード３を配設し
ている。
前記タブ２はタブリード４を介して外周のフレーム５に
連結され、かつインナリード３の各外周側は外部導出リ
ードとしてのアウタリード６としてＮ成していることは
勿論であるが、後述するレジ／モールド後にこのフレー
ムを切離させることは言うまでもないつまた。前記イン
ナリード３はタブ２０大寸法化によって配置される周位
置が外方位置とされ、これにより従来と同一のリード幅
やピッチ寸法を有しながらも配設可能なインナリード数
を増大できる。
一方、前記タブ２上には中継リード７を固設している。
この中継リード７は略方形をしたシリコン等の基板８０
周辺部に薄膜或いは厚膜技術を利用して中継リード部９
を配設しており、この中継リード部９は少なくとも前記
インナリード３に対応する数だけ設けられる。そして、
この中継リード７は前記タブ２上に金シリコン共晶を利
用して固着すると共に、中継リードの中央に素子ペレッ
ト１０を固着するうしかる上でペレット１０の電極バッ
ド１１とインナリード３との間に極細線からなるワイヤ
１２を接続するが、このときワイヤ１２の中間一部１２
ａを前記中継リード部９に接続する、これによりワイヤ
１２は二重橋状部で接続される。このワイヤの接続の完
了後、タブ２゜インナリード３等な含むようにしてレジ
ン１３によるモールドを行ない、パッケージを完成する
のである。
以上の構成によれば、素子ペレット１０の高密度高集積
化が進められてそのＷ１極パッド１１数やリード数（イ
ンナリード数）が増大されても、インナリード３は従来
よりも外周位置に配設していることからリード幅やピッ
チ寸法を従来と同等に保つことができ、これによりリー
ド製作誤差や変形によるインナリー１位置のずれを防止
できる。
一方、ペレット１０とインナリード３とのワイヤ接続に
あっては、ワイヤ１２はその中間一部１２ａを中継リー
ド部９に固着しているので、１１極バツド１１とインナ
リード３との開のワイヤ１２の長さが長くなってもワイ
ヤの中間部が左右方向に偏倚されることは殆んどなく、
ワイヤの中間部に節度が与えられる。これにより隣接す
るワイヤ相互の接触は防止でき、ワイヤ接続の信頼性を
高めることができる。したがって、高密度高集積化に伴
な５１Ｊ−ド数の増加にかかわらずワイヤ接続の信頼性
を高め、多ビン化に対応した高信頼性の半導体装置を得
ることができるのである。
第３図は本発明をセラミックパッケージに適用した実施
例を示し、図において１４はセラミックベース、１５は
セラミックキャップ、１６はガラス１７にて溶着された
リードであるうこのリード１６はインナリード１８を従
来よりも外周位置に配設し、これにより同寸法を増大し
てリード数の増大にもかかわらずリード幅寸法、ピッチ
寸法を従来と同程に保持している。前記セラミックベー
ス１４はその上面中央にペレット１９固着用のメタライ
ズ層２０を形成しているが、このメタライズの形成と同
時にペレット周囲位置に中継リードとしての複数個の中
継リード部２１をメタライズ形成している。そして、前
記メタライズ層２０上にはペースト等を用いてペレット
１９を固着し。
このペレット１９の電極パクドと前記インナリード１８
とな接続するワイヤ２２の中間一部２２ａを前記中継リ
ード部２１に接続しているのである。
本実施例においても、ワイヤ２２の長さは長くなるがワ
イヤの中間部を中継リード部２１に固着しているのでワ
イヤの中間部に節度を付与し、これにより隣接するワイ
ヤ相互間の接触を防止して信頼性の向上を図ることがで
きるのである。
以上のように本発明の半導体装置によれば、ペレットと
インナリードとの間に中継リードな配設し、ペレットと
インナリード間に接続するワイヤの中間一部を中継リー
ドに固着するようにｆＰＩ成し【いるので、インナリー
ド数が増大してワイヤが長寸法された場合にもワイヤの
中間部に節度を与えてワイヤ相互の接触を防止でき、こ
れによりワイヤ接続の信頼性を高めると共に装置の多ビ
ン化に対応することができる。また、ワイヤの中間一部
を中継リードに固着するだけであるから、ＩＩ数本のワ
イヤを中継リードを介して接続するようなものよりもワ
イヤボンディングに要する工数の低減を図ることができ
るという効果もある。
【図面の簡単な説明】
第１図は本発明の半導体装置の平面図。 第２図はその断面□。 第３図は他の実施例の断面図である。 １・・・リードフレーム、２・・・りブ、３・・・イン
ナーリード、７・・・中継リード、９・・・中継リード
部。 １０・・・ペレット、１１・・・ｍ極パッド、１２・・
・ワイヤ、１２ａ・・・中間一部、１３・・・レジン、
１４・・・セラミックベース、１６・・・リード、１８
・・・インナリード、１９・・・ペレット、２１・・・
中継リード、２２・・・ワイヤ、２２ａ・・・中間一部
。

Claims (1)

  1. 【特許請求の範囲】 １、パッケージ内の略中央に配設した半導体素子ベレッ
    トと、このペレットの周囲に配設した複数個のリードと
    を備え、前記ペレットとリードとなワイヤ接続した半導
    体装置において、前記ペレットとリードとの間に中継リ
    ードを配設し、この中継リードに前記ワイヤの中間一部
    を接続したことを特徴とする半導体装置。 ２、中継リードはペレットを固着可能な基板上に複ｒ＆
    個の中継リード部を薄膜或いは厚膜技術にて形成してな
    る特許請求の範囲第１項記載の半導体装置。
JP57113897A 1982-07-02 1982-07-02 半導体装置 Pending JPS595636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57113897A JPS595636A (ja) 1982-07-02 1982-07-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113897A JPS595636A (ja) 1982-07-02 1982-07-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS595636A true JPS595636A (ja) 1984-01-12

Family

ID=14623884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113897A Pending JPS595636A (ja) 1982-07-02 1982-07-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS595636A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111755U (ja) * 1991-03-15 1992-09-29 ソニー株式会社 サーデイツプタイプ固体撮像素子のインナーリード形状
JPH0582707A (ja) * 1991-09-24 1993-04-02 Kyocera Corp 半導体装置
JPH08224004A (ja) * 1995-12-12 1996-09-03 Iseki & Co Ltd 施肥装置付き乗用型田植機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111755U (ja) * 1991-03-15 1992-09-29 ソニー株式会社 サーデイツプタイプ固体撮像素子のインナーリード形状
JPH0582707A (ja) * 1991-09-24 1993-04-02 Kyocera Corp 半導体装置
JPH08224004A (ja) * 1995-12-12 1996-09-03 Iseki & Co Ltd 施肥装置付き乗用型田植機

Similar Documents

Publication Publication Date Title
US5508565A (en) Semiconductor device having a plurality of chips having identical circuit arrangement sealed in package
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
US20050189626A1 (en) Semiconductor device support structures
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JPH0729934A (ja) バンプを持つ半導体構造
JP2001351983A (ja) 半導体装置及びその製造方法
JPS6046040A (ja) 半導体装置
JPS595636A (ja) 半導体装置
JP2541532B2 (ja) 半導体モジュ―ル
JPS59139660A (ja) 半導体装置
JPH0476927A (ja) 半導体集積回路
JPS63104435A (ja) 半導体装置
JPH0897243A (ja) 樹脂封止型半導体装置
KR100664795B1 (ko) 와이어 스택형 반도체 패키지 및 그 구조
JPH0671059B2 (ja) メモリモジュール
JP2005116861A (ja) 半導体装置およびそのレイアウト方法
JPS6366959A (ja) 多重リ−ドフレ−ム
JPS6240752A (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2562773Y2 (ja) 半導体集積回路素子
US6159774A (en) Multi-layer interconnection layout between a chip core and peripheral devices
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
JPS58192335A (ja) 半導体装置
US20020093079A1 (en) Grid array package with increased electrical grounding routes and method of fabrication
JPS6151953A (ja) 半導体装置