JPS595636A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS595636A JPS595636A JP57113897A JP11389782A JPS595636A JP S595636 A JPS595636 A JP S595636A JP 57113897 A JP57113897 A JP 57113897A JP 11389782 A JP11389782 A JP 11389782A JP S595636 A JPS595636 A JP S595636A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- relay
- lead
- pellet
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多ビン化な目的とした半導体装置に関するもの
である。
である。
近年の大型コンピュータに使用されるLSI等の半導体
装置は、内部の牛導体素子ベレッ)K形成する回路の高
密度高集積化に伴なっ℃そのり−ド(ピン)数が増大し
、ますます多ビン化になる傾向にあろうこのため、この
種の素子ペレットを内装するリード側の構成およびその
パッケージがこの傾向に追従できなくなって来℃いると
い5問題がある。
装置は、内部の牛導体素子ベレッ)K形成する回路の高
密度高集積化に伴なっ℃そのり−ド(ピン)数が増大し
、ますます多ビン化になる傾向にあろうこのため、この
種の素子ペレットを内装するリード側の構成およびその
パッケージがこの傾向に追従できなくなって来℃いると
い5問題がある。
即ち、この梱の半導体装置は1通常素子ペレットの周囲
にインナリードを配設した上でペレットのIIEMパッ
ドとインナリードとな夫々1つずつ対応させながら極細
線ワイヤで接続するようにしているため、ビン数の増大
に伴なってインナリード数を増大する妃・要が生するつ
したがって、同じ周位置に従来よりも多数のインナリー
ドを配設するためにはインナリードの幅寸法な小さくし
かつインナリードのピッチ間寸法も小さくしなければな
らないが、このようにインナリード幅やピッチ寸法を小
さくするとインl−リードの製造誤差やインナリードの
僅少な変形によってインナリードへのワイヤ接続が峰め
て困難になり、高倍軸性のワイヤ接続状態が潜られなく
なる。特にリードフレームを用いるパッケージではイン
ナーリードを打抜きやエツチングにて形成しているため
インナーリードを高精度に製作することは困難であり、
前述した不具合を更に顕著なものにする結果となってい
る。
にインナリードを配設した上でペレットのIIEMパッ
ドとインナリードとな夫々1つずつ対応させながら極細
線ワイヤで接続するようにしているため、ビン数の増大
に伴なってインナリード数を増大する妃・要が生するつ
したがって、同じ周位置に従来よりも多数のインナリー
ドを配設するためにはインナリードの幅寸法な小さくし
かつインナリードのピッチ間寸法も小さくしなければな
らないが、このようにインナリード幅やピッチ寸法を小
さくするとインl−リードの製造誤差やインナリードの
僅少な変形によってインナリードへのワイヤ接続が峰め
て困難になり、高倍軸性のワイヤ接続状態が潜られなく
なる。特にリードフレームを用いるパッケージではイン
ナーリードを打抜きやエツチングにて形成しているため
インナーリードを高精度に製作することは困難であり、
前述した不具合を更に顕著なものにする結果となってい
る。
これに対し、インナーリードをペレット外周の離れた位
置に配設することにより周寸法をかせぎ。
置に配設することにより周寸法をかせぎ。
これKよりインナーリードの幅寸法やピッチ寸法を低減
しなくとも実質的なインナーリード数の増大を図る試み
がなされている、しかしながらこの構成ではペレットと
インナーリードの間隔が大きくなるために両者す接続す
るワイヤの長さが長くなり、隣接するワイヤ相互の接触
(短絡)事故が生じて信頼性の低下を生ずるという不具
合がある。
しなくとも実質的なインナーリード数の増大を図る試み
がなされている、しかしながらこの構成ではペレットと
インナーリードの間隔が大きくなるために両者す接続す
るワイヤの長さが長くなり、隣接するワイヤ相互の接触
(短絡)事故が生じて信頼性の低下を生ずるという不具
合がある。
したがって本発明の目的はワイヤ相互の接触を防止して
ワイヤ接続の信頼性を高め、これによりインナリード数
の増大を可能にして装置の多ピン化に対応することので
きる半導体装置を提供するととKある。
ワイヤ接続の信頼性を高め、これによりインナリード数
の増大を可能にして装置の多ピン化に対応することので
きる半導体装置を提供するととKある。
この目的な達成するために本発明は、インナーリードを
ペレット外周の離れた位置に配設すると共にペレットと
インナリードとの間に中継リードを配設し、ペレットと
インナリードとの間に掛装するワイヤの中間一部をこの
中継リードに接続してワイヤに節度を付与するように構
成している。
ペレット外周の離れた位置に配設すると共にペレットと
インナリードとの間に中継リードを配設し、ペレットと
インナリードとの間に掛装するワイヤの中間一部をこの
中継リードに接続してワイヤに節度を付与するように構
成している。
以下、本発明を図示の実権例により説明する。
第1図および第2図は本発明の一実施例を示し、特にリ
ードフレームを使用した半導体装置の例を示している。
ードフレームを使用した半導体装置の例を示している。
図において、1はコバールや42アロイ等の会馬板を打
抜き或いはエツチングにて形成したリードフレームであ
り、その中央には従来よりも若干大寸法に形成したタブ
2を有し、その周囲に多数本のインナリード3を配設し
ている。
抜き或いはエツチングにて形成したリードフレームであ
り、その中央には従来よりも若干大寸法に形成したタブ
2を有し、その周囲に多数本のインナリード3を配設し
ている。
前記タブ2はタブリード4を介して外周のフレーム5に
連結され、かつインナリード3の各外周側は外部導出リ
ードとしてのアウタリード6としてN成していることは
勿論であるが、後述するレジ/モールド後にこのフレー
ムを切離させることは言うまでもないつまた。前記イン
ナリード3はタブ20大寸法化によって配置される周位
置が外方位置とされ、これにより従来と同一のリード幅
やピッチ寸法を有しながらも配設可能なインナリード数
を増大できる。
連結され、かつインナリード3の各外周側は外部導出リ
ードとしてのアウタリード6としてN成していることは
勿論であるが、後述するレジ/モールド後にこのフレー
ムを切離させることは言うまでもないつまた。前記イン
ナリード3はタブ20大寸法化によって配置される周位
置が外方位置とされ、これにより従来と同一のリード幅
やピッチ寸法を有しながらも配設可能なインナリード数
を増大できる。
一方、前記タブ2上には中継リード7を固設している。
この中継リード7は略方形をしたシリコン等の基板80
周辺部に薄膜或いは厚膜技術を利用して中継リード部9
を配設しており、この中継リード部9は少なくとも前記
インナリード3に対応する数だけ設けられる。そして、
この中継リード7は前記タブ2上に金シリコン共晶を利
用して固着すると共に、中継リードの中央に素子ペレッ
ト10を固着するうしかる上でペレット10の電極バッ
ド11とインナリード3との間に極細線からなるワイヤ
12を接続するが、このときワイヤ12の中間一部12
aを前記中継リード部9に接続する、これによりワイヤ
12は二重橋状部で接続される。このワイヤの接続の完
了後、タブ2゜インナリード3等な含むようにしてレジ
ン13によるモールドを行ない、パッケージを完成する
のである。
周辺部に薄膜或いは厚膜技術を利用して中継リード部9
を配設しており、この中継リード部9は少なくとも前記
インナリード3に対応する数だけ設けられる。そして、
この中継リード7は前記タブ2上に金シリコン共晶を利
用して固着すると共に、中継リードの中央に素子ペレッ
ト10を固着するうしかる上でペレット10の電極バッ
ド11とインナリード3との間に極細線からなるワイヤ
12を接続するが、このときワイヤ12の中間一部12
aを前記中継リード部9に接続する、これによりワイヤ
12は二重橋状部で接続される。このワイヤの接続の完
了後、タブ2゜インナリード3等な含むようにしてレジ
ン13によるモールドを行ない、パッケージを完成する
のである。
以上の構成によれば、素子ペレット10の高密度高集積
化が進められてそのW1極パッド11数やリード数(イ
ンナリード数)が増大されても、インナリード3は従来
よりも外周位置に配設していることからリード幅やピッ
チ寸法を従来と同等に保つことができ、これによりリー
ド製作誤差や変形によるインナリー1位置のずれを防止
できる。
化が進められてそのW1極パッド11数やリード数(イ
ンナリード数)が増大されても、インナリード3は従来
よりも外周位置に配設していることからリード幅やピッ
チ寸法を従来と同等に保つことができ、これによりリー
ド製作誤差や変形によるインナリー1位置のずれを防止
できる。
一方、ペレット10とインナリード3とのワイヤ接続に
あっては、ワイヤ12はその中間一部12aを中継リー
ド部9に固着しているので、11極バツド11とインナ
リード3との開のワイヤ12の長さが長くなってもワイ
ヤの中間部が左右方向に偏倚されることは殆んどなく、
ワイヤの中間部に節度が与えられる。これにより隣接す
るワイヤ相互の接触は防止でき、ワイヤ接続の信頼性を
高めることができる。したがって、高密度高集積化に伴
な51J−ド数の増加にかかわらずワイヤ接続の信頼性
を高め、多ビン化に対応した高信頼性の半導体装置を得
ることができるのである。
あっては、ワイヤ12はその中間一部12aを中継リー
ド部9に固着しているので、11極バツド11とインナ
リード3との開のワイヤ12の長さが長くなってもワイ
ヤの中間部が左右方向に偏倚されることは殆んどなく、
ワイヤの中間部に節度が与えられる。これにより隣接す
るワイヤ相互の接触は防止でき、ワイヤ接続の信頼性を
高めることができる。したがって、高密度高集積化に伴
な51J−ド数の増加にかかわらずワイヤ接続の信頼性
を高め、多ビン化に対応した高信頼性の半導体装置を得
ることができるのである。
第3図は本発明をセラミックパッケージに適用した実施
例を示し、図において14はセラミックベース、15は
セラミックキャップ、16はガラス17にて溶着された
リードであるうこのリード16はインナリード18を従
来よりも外周位置に配設し、これにより同寸法を増大し
てリード数の増大にもかかわらずリード幅寸法、ピッチ
寸法を従来と同程に保持している。前記セラミックベー
ス14はその上面中央にペレット19固着用のメタライ
ズ層20を形成しているが、このメタライズの形成と同
時にペレット周囲位置に中継リードとしての複数個の中
継リード部21をメタライズ形成している。そして、前
記メタライズ層20上にはペースト等を用いてペレット
19を固着し。
例を示し、図において14はセラミックベース、15は
セラミックキャップ、16はガラス17にて溶着された
リードであるうこのリード16はインナリード18を従
来よりも外周位置に配設し、これにより同寸法を増大し
てリード数の増大にもかかわらずリード幅寸法、ピッチ
寸法を従来と同程に保持している。前記セラミックベー
ス14はその上面中央にペレット19固着用のメタライ
ズ層20を形成しているが、このメタライズの形成と同
時にペレット周囲位置に中継リードとしての複数個の中
継リード部21をメタライズ形成している。そして、前
記メタライズ層20上にはペースト等を用いてペレット
19を固着し。
このペレット19の電極パクドと前記インナリード18
とな接続するワイヤ22の中間一部22aを前記中継リ
ード部21に接続しているのである。
とな接続するワイヤ22の中間一部22aを前記中継リ
ード部21に接続しているのである。
本実施例においても、ワイヤ22の長さは長くなるがワ
イヤの中間部を中継リード部21に固着しているのでワ
イヤの中間部に節度を付与し、これにより隣接するワイ
ヤ相互間の接触を防止して信頼性の向上を図ることがで
きるのである。
イヤの中間部を中継リード部21に固着しているのでワ
イヤの中間部に節度を付与し、これにより隣接するワイ
ヤ相互間の接触を防止して信頼性の向上を図ることがで
きるのである。
以上のように本発明の半導体装置によれば、ペレットと
インナリードとの間に中継リードな配設し、ペレットと
インナリード間に接続するワイヤの中間一部を中継リー
ドに固着するようにfPI成し【いるので、インナリー
ド数が増大してワイヤが長寸法された場合にもワイヤの
中間部に節度を与えてワイヤ相互の接触を防止でき、こ
れによりワイヤ接続の信頼性を高めると共に装置の多ビ
ン化に対応することができる。また、ワイヤの中間一部
を中継リードに固着するだけであるから、II数本のワ
イヤを中継リードを介して接続するようなものよりもワ
イヤボンディングに要する工数の低減を図ることができ
るという効果もある。
インナリードとの間に中継リードな配設し、ペレットと
インナリード間に接続するワイヤの中間一部を中継リー
ドに固着するようにfPI成し【いるので、インナリー
ド数が増大してワイヤが長寸法された場合にもワイヤの
中間部に節度を与えてワイヤ相互の接触を防止でき、こ
れによりワイヤ接続の信頼性を高めると共に装置の多ビ
ン化に対応することができる。また、ワイヤの中間一部
を中継リードに固着するだけであるから、II数本のワ
イヤを中継リードを介して接続するようなものよりもワ
イヤボンディングに要する工数の低減を図ることができ
るという効果もある。
第1図は本発明の半導体装置の平面図。
第2図はその断面□。
第3図は他の実施例の断面図である。
1・・・リードフレーム、2・・・りブ、3・・・イン
ナーリード、7・・・中継リード、9・・・中継リード
部。 10・・・ペレット、11・・・m極パッド、12・・
・ワイヤ、12a・・・中間一部、13・・・レジン、
14・・・セラミックベース、16・・・リード、18
・・・インナリード、19・・・ペレット、21・・・
中継リード、22・・・ワイヤ、22a・・・中間一部
。
ナーリード、7・・・中継リード、9・・・中継リード
部。 10・・・ペレット、11・・・m極パッド、12・・
・ワイヤ、12a・・・中間一部、13・・・レジン、
14・・・セラミックベース、16・・・リード、18
・・・インナリード、19・・・ペレット、21・・・
中継リード、22・・・ワイヤ、22a・・・中間一部
。
Claims (1)
- 【特許請求の範囲】 1、パッケージ内の略中央に配設した半導体素子ベレッ
トと、このペレットの周囲に配設した複数個のリードと
を備え、前記ペレットとリードとなワイヤ接続した半導
体装置において、前記ペレットとリードとの間に中継リ
ードを配設し、この中継リードに前記ワイヤの中間一部
を接続したことを特徴とする半導体装置。 2、中継リードはペレットを固着可能な基板上に複r&
個の中継リード部を薄膜或いは厚膜技術にて形成してな
る特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113897A JPS595636A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113897A JPS595636A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS595636A true JPS595636A (ja) | 1984-01-12 |
Family
ID=14623884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57113897A Pending JPS595636A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS595636A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111755U (ja) * | 1991-03-15 | 1992-09-29 | ソニー株式会社 | サーデイツプタイプ固体撮像素子のインナーリード形状 |
JPH0582707A (ja) * | 1991-09-24 | 1993-04-02 | Kyocera Corp | 半導体装置 |
JPH08224004A (ja) * | 1995-12-12 | 1996-09-03 | Iseki & Co Ltd | 施肥装置付き乗用型田植機 |
-
1982
- 1982-07-02 JP JP57113897A patent/JPS595636A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111755U (ja) * | 1991-03-15 | 1992-09-29 | ソニー株式会社 | サーデイツプタイプ固体撮像素子のインナーリード形状 |
JPH0582707A (ja) * | 1991-09-24 | 1993-04-02 | Kyocera Corp | 半導体装置 |
JPH08224004A (ja) * | 1995-12-12 | 1996-09-03 | Iseki & Co Ltd | 施肥装置付き乗用型田植機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508565A (en) | Semiconductor device having a plurality of chips having identical circuit arrangement sealed in package | |
JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
US20050189626A1 (en) | Semiconductor device support structures | |
JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
JPH0729934A (ja) | バンプを持つ半導体構造 | |
JP2001351983A (ja) | 半導体装置及びその製造方法 | |
JPS6046040A (ja) | 半導体装置 | |
JPS595636A (ja) | 半導体装置 | |
JP2541532B2 (ja) | 半導体モジュ―ル | |
JPS59139660A (ja) | 半導体装置 | |
JPH0476927A (ja) | 半導体集積回路 | |
JPS63104435A (ja) | 半導体装置 | |
JPH0897243A (ja) | 樹脂封止型半導体装置 | |
KR100664795B1 (ko) | 와이어 스택형 반도체 패키지 및 그 구조 | |
JPH0671059B2 (ja) | メモリモジュール | |
JP2005116861A (ja) | 半導体装置およびそのレイアウト方法 | |
JPS6366959A (ja) | 多重リ−ドフレ−ム | |
JPS6240752A (ja) | 半導体装置 | |
JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
JP2562773Y2 (ja) | 半導体集積回路素子 | |
US6159774A (en) | Multi-layer interconnection layout between a chip core and peripheral devices | |
KR950013050B1 (ko) | 엘오씨(Lead On Chip)용 리드 프레임 | |
JPS58192335A (ja) | 半導体装置 | |
US20020093079A1 (en) | Grid array package with increased electrical grounding routes and method of fabrication | |
JPS6151953A (ja) | 半導体装置 |