JPS5956294A - ダイナミックメモリセル - Google Patents
ダイナミックメモリセルInfo
- Publication number
- JPS5956294A JPS5956294A JP57167817A JP16781782A JPS5956294A JP S5956294 A JPS5956294 A JP S5956294A JP 57167817 A JP57167817 A JP 57167817A JP 16781782 A JP16781782 A JP 16781782A JP S5956294 A JPS5956294 A JP S5956294A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- cell
- dynamic memory
- channel
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ダイナミックメモリセル、特に、Ｎチャネル
およびＰチャネルの一対の１に界効果トランジスタを用
いたダイナミックメモリセルに関する。
およびＰチャネルの一対の１に界効果トランジスタを用
いたダイナミックメモリセルに関する。
従来の夕°イナミックメモリセルｔ、ｔ 、ソースとワ
ード線に接続されたゲートとビット％Ａに接続されｆｃ
）’ Ｌ／インを有する電界効果トランジスタと、両
′ｆ４ｆ、極のそれぞれが前記ソースと一定’４位源と
に１妾続されたセル答縦とを含んで構成される。
ード線に接続されたゲートとビット％Ａに接続されｆｃ
）’ Ｌ／インを有する電界効果トランジスタと、両
′ｆ４ｆ、極のそれぞれが前記ソースと一定’４位源と
に１妾続されたセル答縦とを含んで構成される。
次に、従来のダイナミックメモリセルについて、図面を
参照して詳ｆ４ｆｌに説明する。
参照して詳ｆ４ｆｌに説明する。
第１図は従来の一例を示す回路図である。
第１図に示すダイナミックメモリセルは、 ｔｉｉ：界
効果トランジスタとして１個のへチャネルのへ４０Ｓト
ランジスタＴＳを選択ゲートとして使用した１トランジ
スタ型のダイナミックメモリセルである。
効果トランジスタとして１個のへチャネルのへ４０Ｓト
ランジスタＴＳを選択ゲートとして使用した１トランジ
スタ型のダイナミックメモリセルである。
このダイナミックメモリセルはＭ（ＪＳＩ−ランジスタ
ＩＭＳとセル容゛縫ＵＳからなり、記イアはされたイｊ
報がＩＯ”であるがｔｌｓでるるかは、このセル容量０
８の節点ＳＫ＃えられる電荷１１ｔと対応づけられる。
ＩＭＳとセル容゛縫ＵＳからなり、記イアはされたイｊ
報がＩＯ”であるがｔｌｓでるるかは、このセル容量０
８の節点ＳＫ＃えられる電荷１１ｔと対応づけられる。
セル容量Ｃ８の一方の電極は一定１に位源に尚続され−
’ｊｌ ＋４；、 １立ＶＳに１呆持されているＭ（Ｊ
ＳＩ−ランジスタ’ｌ’ Ｓのゲートにし絖されたワー
ド線ＷＬを選ｊ１＜することで、Ｍ−０５Ｆランジスタ
’１’ Ｓ ｙ＜オン状態としＭ（ＪＳＩ−ランジスタ
’ｉ’ ｓのドレインにノブ続されたビット１；（１３
Ｌを介し／６己１煮情報のセル容Ｌ Ｕ Ｓへの書°込
みや読出しが行われる。
’ｊｌ ＋４；、 １立ＶＳに１呆持されているＭ（Ｊ
ＳＩ−ランジスタ’ｌ’ Ｓのゲートにし絖されたワー
ド線ＷＬを選ｊ１＜することで、Ｍ−０５Ｆランジスタ
’１’ Ｓ ｙ＜オン状態としＭ（ＪＳＩ−ランジスタ
’ｉ’ ｓのドレインにノブ続されたビット１；（１３
Ｌを介し／６己１煮情報のセル容Ｌ Ｕ Ｓへの書°込
みや読出しが行われる。
このような従来のダイナミックメモリセルは節点８に滓
えられている情報すなわち１１ｙ荷がアルファ粒子等の
放射性４］η子の入射によって失われるという不可避的
な問題を持っており、この現象はセル容ｔｉｔ ｅ Ｓ
が小さくなりそこに痔えるＩＩＬ（：ｆＪ １４−が少
くなるほど著しくダイナミックメモリの人容団化が進む
につれてより重大な間ｉ、！ｑとなってきている。
えられている情報すなわち１１ｙ荷がアルファ粒子等の
放射性４］η子の入射によって失われるという不可避的
な問題を持っており、この現象はセル容ｔｉｔ ｅ Ｓ
が小さくなりそこに痔えるＩＩＬ（：ｆＪ １４−が少
くなるほど著しくダイナミックメモリの人容団化が進む
につれてより重大な間ｉ、！ｑとなってきている。
すなわち、従来のダイナミックメモリセルは、アルファ
粒子の入射により記憶４１１報がイσり暎される七いう
欠点があった。
粒子の入射により記憶４１１報がイσり暎される七いう
欠点があった。
本発明の目的は、アルファ粒子が入射しても記憶情報の
破壊が防止できるダイナミックメモリセルを提供するこ
とにある。
破壊が防止できるダイナミックメモリセルを提供するこ
とにある。
すなわち、本発明の目的は、アルファ粒子がメモリセル
に入射しても記１．は情、ＹＩｔがｔ妓壊されず正１・
徨な読出しが行なえるダイナミックメモリセルを１星供
することにある。
に入射しても記１．は情、ＹＩｔがｔ妓壊されず正１・
徨な読出しが行なえるダイナミックメモリセルを１星供
することにある。
本発明のダイナミックメモリセルは、ゲートが第１のワ
ード線に接続され ドレインが第１のビット・腺に暎続
されたＮチャンネルの第ｌのｉｌｉ界効果トランジスタ
と、ゲートが第２のワード、腺に１妾続され ドレイン
が第２のビット１舅に接続されたＬ′チャンネルの第２
のＨＬ界効果トランジスタと、前記第１０゛、ＩＺ４．
ｌｒ−効果トランジスタのソースと［）口記第２の「Ｅ
界効果トジンジスタのソースとの間に４妾続されたセル
容）１士とを含んで構成される。
ード線に接続され ドレインが第１のビット・腺に暎続
されたＮチャンネルの第ｌのｉｌｉ界効果トランジスタ
と、ゲートが第２のワード、腺に１妾続され ドレイン
が第２のビット１舅に接続されたＬ′チャンネルの第２
のＨＬ界効果トランジスタと、前記第１０゛、ＩＺ４．
ｌｒ−効果トランジスタのソースと［）口記第２の「Ｅ
界効果トジンジスタのソースとの間に４妾続されたセル
容）１士とを含んで構成される。
すなわち、本発明のダイナミックメモリセルは、セル容
叶の両ｄＥ極間に常に一定のＭ １”Ｊ ｔを記憶１ｎ
報として蓄えておき、一方の電極直イ）ｌが変化しても
セル容ト１１：に蓄えられたｉ１尤荷量がは？’ＣＥ一
定のま提維持しｊ停るようにして、アルファ粒子の入射
にょ−る記憶情報の破喘を防ぐことに成功したものであ
る。
叶の両ｄＥ極間に常に一定のＭ １”Ｊ ｔを記憶１ｎ
報として蓄えておき、一方の電極直イ）ｌが変化しても
セル容ト１１：に蓄えられたｉ１尤荷量がは？’ＣＥ一
定のま提維持しｊ停るようにして、アルファ粒子の入射
にょ−る記憶情報の破喘を防ぐことに成功したものであ
る。
以下、理１野を助けるために典型的な実施列を用いて本
発明を詳述する。
発明を詳述する。
第２図は本発明の一実廁例を示す回路図である。
ＩＪＩ、０・１３Ｌ１はイＨ報の得１へみ、ｉｉｉ：出
し７を行なうための１対のビット線、ＷＬＱ 、’Ｗｌ
弓はメモリセルをｙ’４４／くするための１対のワード
１１１！、′１゛ｏはＮチャネルｈｘｕｓトランジスタ
、′１゛ＪｔｉＰチャネルＭ＜ＵＳ）ランジスタ、Ｃ８
は極性を１寺たないよつなセル容１よ、ＣＯ＋ ＣＩは
節点Ｓ １．＋ ＋ Ｓ １に形ｒｒｌｔ サｉｔ ル
寄生茶縫、ＶＮ ｒ Ｖ ＰｉｌＭ（ＪＳ ｌ−ランシ
スタ’ｌ’ Ｑ 、 ’ｌ’ ｌの）、（板ｒｇａｔで
）ＩＹＩ常装置１“ｔに１吏川している最低戒位、最高
１イ位がそれぞれにＪｌｌいられる。
し７を行なうための１対のビット線、ＷＬＱ 、’Ｗｌ
弓はメモリセルをｙ’４４／くするための１対のワード
１１１！、′１゛ｏはＮチャネルｈｘｕｓトランジスタ
、′１゛ＪｔｉＰチャネルＭ＜ＵＳ）ランジスタ、Ｃ８
は極性を１寺たないよつなセル容１よ、ＣＯ＋ ＣＩは
節点Ｓ １．＋ ＋ Ｓ １に形ｒｒｌｔ サｉｔ ル
寄生茶縫、ＶＮ ｒ Ｖ ＰｉｌＭ（ＪＳ ｌ−ランシ
スタ’ｌ’ Ｑ 、 ’ｌ’ ｌの）、（板ｒｇａｔで
）ＩＹＩ常装置１“ｔに１吏川している最低戒位、最高
１イ位がそれぞれにＪｌｌいられる。
第３図は第２図に示す実ノ崩例におけるダイナミックメ
モリセルの１１□Ｉ造のイ既略断面図で、第２図に対応
する部分には同じ記号を用いている。
モリセルの１１□Ｉ造のイ既略断面図で、第２図に対応
する部分には同じ記号を用いている。
紀２図および２ｆｌ ３図に示すダイナミックメモリセ
ル娃：ワード：ａ Ｖｖ Ｌ ｏを高′醒泣にし、ワー
ド線’１ＪＬ１を低「４尤位にすることで選択され、ビ
ットＡＪｐＢＬ（ｚｌＪＬｌとの情報のやりとりが可能
になる。
ル娃：ワード：ａ Ｖｖ Ｌ ｏを高′醒泣にし、ワー
ド線’１ＪＬ１を低「４尤位にすることで選択され、ビ
ットＡＪｐＢＬ（ｚｌＪＬｌとの情報のやりとりが可能
になる。
寸だワード向ＷＬＱを低Ｉｆ位にし、ワード線Ｗｌ、１
を高電位にすればＭＯＳ）ランジスタ’ｌ’Ｑ、’ｌ’
１がオフ状ｉ７，１となりメモリセルは［呆持伏峠とな
る。
を高電位にすればＭＯＳ）ランジスタ’ｌ’Ｑ、’ｌ’
１がオフ状ｉ７，１となりメモリセルは［呆持伏峠とな
る。
以後、ヒツトＪｄ ’目Ｊｏｔ節点ＳＯヲ高’Ｓｔ、
（１’Ｌ （！： Ｌビット線１．１ Ｌ Ｌ １１″
ｉｌｊ点８１を低重１Ｎ′Ｌとするような７１５ ｉｓ
’Ｌ関係’；＋： ” １ ” ｉｆｆ Ｙｌ＆、逆ニ
ヒ、、 ）＋ｉｉ！＋１ＪＪ、ＬＱ ｌ 節点ＳＯをイ
ｊいＩ’Ｃ酢としビット線１」Ｌｌ−ηｉ点Ｓｌを高電
位とす２）ような′「「位関係をＩＩ 、、 ７１情報
と呼ぶ。
（１’Ｌ （！： Ｌビット線１．１ Ｌ Ｌ １１″
ｉｌｊ点８１を低重１Ｎ′Ｌとするような７１５ ｉｓ
’Ｌ関係’；＋： ” １ ” ｉｆｆ Ｙｌ＆、逆ニ
ヒ、、 ）＋ｉｉ！＋１ＪＪ、ＬＱ ｌ 節点ＳＯをイ
ｊいＩ’Ｃ酢としビット線１」Ｌｌ−ηｉ点Ｓｌを高電
位とす２）ような′「「位関係をＩＩ 、、 ７１情報
と呼ぶ。
節点８０ （ｎ”−拡散ノー）または８１（ｐ＋弘故層
）にアルファ粒子が入射すれば、そのため発生する電荷
により寄生茶１−＋ｔＵｏ、ｅｔが小さいと、ソノｊ４
’Ｔ点Ｓ Ｏ、ｔ ８１ ノｒＪｉｊ点屯ｆｌ Ｖ Ｏ
＋ Ｖ ｌ カ１１（仮一 電位ＶＮ、Ｌｆ’それぞれに等しくなることはよく知ら
れている。
）にアルファ粒子が入射すれば、そのため発生する電荷
により寄生茶１−＋ｔＵｏ、ｅｔが小さいと、ソノｊ４
’Ｔ点Ｓ Ｏ、ｔ ８１ ノｒＪｉｊ点屯ｆｌ Ｖ Ｏ
＋ Ｖ ｌ カ１１（仮一 電位ＶＮ、Ｌｆ’それぞれに等しくなることはよく知ら
れている。
ここで、通常基板電位ＶＮは低電位（ｉＮＬ）、）１．
。
。
板電位■Ｐは高１１Ｌ位ｖＤＬ）であるのでアルファ粒
子が節点ＳＯまたはＳｌに入射すればその節点Ｓ Ｏ、
Ｓ １ ノｆ１点ｒ［ｅＶ Ｏ＋ Ｖ ｌ＆−ｔｉＬｋ
＋１ｌｆｉｉ：（−３Ｎ Ｌ）または高＋４７．１■Ｖ
ＬＳＩ）になる。
子が節点ＳＯまたはＳｌに入射すればその節点Ｓ Ｏ、
Ｓ １ ノｆ１点ｒ［ｅＶ Ｏ＋ Ｖ ｌ＆−ｔｉＬｋ
＋１ｌｆｉｉ：（−３Ｎ Ｌ）または高＋４７．１■Ｖ
ＬＳＩ）になる。
従って ＋＊ ＯＩｔ情報の保持状態でアルファ粒子が
節点ＳＯν８１に入射してもＩ ｏ ７１ ｉｉ￥ ７
長の伏！沈は変化しない。また、”′１″情報の保持状
態、すなわち節点８０が高電位ｖＤＤかつ節点８１が低
重１〜′ＬＧＮＬ）の状態でアルファ粒子が節点ＳＯに
入射すると、消点（Ｋ、泣ＶＱは高ＦＫ位Ｖ ｌ） Ｄ
から基板＋１． （■ＶＮと等しいｔｔｔ位の低電位Ｇ
ＮＩＪに低下する。
節点ＳＯν８１に入射してもＩ ｏ ７１ ｉｉ￥ ７
長の伏！沈は変化しない。また、”′１″情報の保持状
態、すなわち節点８０が高電位ｖＤＤかつ節点８１が低
重１〜′ＬＧＮＬ）の状態でアルファ粒子が節点ＳＯに
入射すると、消点（Ｋ、泣ＶＱは高ＦＫ位Ｖ ｌ） Ｄ
から基板＋１． （■ＶＮと等しいｔｔｔ位の低電位Ｇ
ＮＩＪに低下する。
このとき節点ＳＯに注入される’ｍ、荷８１士ｑは、次
の（１）式で示される。
の（１）式で示される。
ｑ＝（−ＶｕＬ）） −（Ｃｏ＋Ｕｘ−ＵＳ／（Ｃ１＋
ＵＳ） ）、・・・・・・・・・・・（１） また、節点Ｓ１の節点１毬位Ｖｌ／は、次の（２）式で
表される負電位となる。
ＵＳ） ）、・・・・・・・・・・・（１） また、節点Ｓ１の節点１毬位Ｖｌ／は、次の（２）式で
表される負電位となる。
Ｖｌ’ ＝（−Ｖ Ｄ Ｉ））−ＵＳ／（Ｕｌ
＋ ＵＳ） −−−−−−（２）寸だ、比軟の便宜
上、節点Ｓ１のｊｌｉ点軍位Ｖ、／を低ｒｉ（位ＵＮＬ
）にしたときの節点ＳＯの、、ｉｊ点ｒｌｆ、位Ｖ Ｏ
／を求めると、次の（３）式のようになる。
＋ ＵＳ） −−−−−−（２）寸だ、比軟の便宜
上、節点Ｓ１のｊｌｉ点軍位Ｖ、／を低ｒｉ（位ＵＮＬ
）にしたときの節点ＳＯの、、ｉｊ点ｒｌｆ、位Ｖ Ｏ
／を求めると、次の（３）式のようになる。
Ｖ Ｏ’ ＝ＶＩＪＩＪ −Ｃ８２／ （Ｕ□−１−（
、’Ｓ ） ・（Ｃ１−ｔ４：Ｓ） ・・・・・
・・・・・・・（３）１／泊って、アルファ粒子の入射
により減少した信号酸）−は加点ＳＯのところで、次の
（４）式のようになる。
、’Ｓ ） ・（Ｃ１−ｔ４：Ｓ） ・・・・・
・・・・・・・（３）１／泊って、アルファ粒子の入射
により減少した信号酸）−は加点ＳＯのところで、次の
（４）式のようになる。
ｓ、＝１−Ｃ８２／（Ｇｏ＋Ｃ３）−（ｃｌ−Ｉｓ）−
・・・・・・・・・・・・（４） ここで、たとえば Ｃｏ＝ｃ １＝ＵＳ／１ 。
・・・・・・・・・・・・（４） ここで、たとえば Ｃｏ＝ｃ １＝ＵＳ／１ 。
とすれば、これは約１７．４ ％となり節点５Ｏ９ＳＩ
ＫＪえられている全体の信号卆悔ｆ比べれば戎少縫は小
さく、約８２６％の信号耽が洩ることになる。
ＫＪえられている全体の信号卆悔ｆ比べれば戎少縫は小
さく、約８２６％の信号耽が洩ることになる。
従って ｔｔ ｌｐｐ債報は破壊されないで保持される
ことがわかる。
ことがわかる。
また、節点８１にアルファ粒子が入射しても先と同様に
、節点ボ（Ｙ”Ｌ Ｖ Ｏは低電位ＵＮＬ）から基板電
位Ｖｌ’と等しい高電位ＶＩＪＩＪになるがセル容１４
士Ｃ８の容Ｆ、ｉ：カップリングにより節点８００節点
＋ｌｉＩ■ＶＯも高くなるため゛′１″情報は破１ψ工
されない。
、節点ボ（Ｙ”Ｌ Ｖ Ｏは低電位ＵＮＬ）から基板電
位Ｖｌ’と等しい高電位ＶＩＪＩＪになるがセル容１４
士Ｃ８の容Ｆ、ｉ：カップリングにより節点８００節点
＋ｌｉＩ■ＶＯも高くなるため゛′１″情報は破１ψ工
されない。
本発明のダ・ｆナミックメモリセルｖ、ｘ−１ｇｔ−の
１１ｊ昇効弔トジンジスタの代りに異なる導Ｖ暗Ｉｉｌ
！を有する一対の、ｌ／、 ｌ’ｆ−効果トランジスタ
をＩＩ＋いることにより、セル宅１′、１．！”の画′
屯イ執を７０−ティング１犬Ｉ沈に１呆持できるｆ−め
、 ’／Ｊのｌｉ’ｃ Ｉ＆の市１ｉ７がアルファ７１
′／子の入射によりｆ！１ｌＩＩシてもセル容縫に蓄え
られた電荷が失われないようにできるので、記憶破壊が
防止できるといつ効果がある。
１１ｊ昇効弔トジンジスタの代りに異なる導Ｖ暗Ｉｉｌ
！を有する一対の、ｌ／、 ｌ’ｆ−効果トランジスタ
をＩＩ＋いることにより、セル宅１′、１．！”の画′
屯イ執を７０−ティング１犬Ｉ沈に１呆持できるｆ−め
、 ’／Ｊのｌｉ’ｃ Ｉ＆の市１ｉ７がアルファ７１
′／子の入射によりｆ！１ｌＩＩシてもセル容縫に蓄え
られた電荷が失われないようにできるので、記憶破壊が
防止できるといつ効果がある。
すなわち、本発明のダイナミックメモリセルは、ヘチャ
ネルとＰチャネルのＭ（ＪＳ）ランジスタを選択ゲート
として用い、セルＷ−ｉｆｔの両電極に信号’ｆ（１Ｗ
ＪをｉζＶえることでメモリセルの１、己１意情？ｆｉ
がアルファ粒子の入射により破壊されること全防止でき
るという効果がある。
ネルとＰチャネルのＭ（ＪＳ）ランジスタを選択ゲート
として用い、セルＷ−ｉｆｔの両電極に信号’ｆ（１Ｗ
ＪをｉζＶえることでメモリセルの１、己１意情？ｆｉ
がアルファ粒子の入射により破壊されること全防止でき
るという効果がある。
図１（１Ｎの１ｉｉ） 、ｔｌｉ、な説明第１図ｉ：Ｉ
、’ ｌｊ）’ｇ来の一則を示す回路図、ｒ、３２図は
本発明の一′Ｊす（＋： １’ｚｌｌ全示す回路図、第
３図は第２図に示す実施１列に、１、・＆ＪるＩｌ、を
造断面図である。
、’ ｌｊ）’ｇ来の一則を示す回路図、ｒ、３２図は
本発明の一′Ｊす（＋： １’ｚｌｌ全示す回路図、第
３図は第２図に示す実施１列に、１、・＆ＪるＩｌ、を
造断面図である。
ＷＬ 、Ｗｌ）（１、ＷＪ、ｌ・・・・・・ワード１．
飢 Ｊ３Ｊ、−、ＩＪＬ□ 。
飢 Ｊ３Ｊ、−、ＩＪＬ□ 。
１５Ｌ１・・・・・・ピッｌ−線、Ｔ Ｓ 、 Ｔ Ｑ
・・・・・・Ｍ（ＪＳ）ランジスタ、Ｔｌ・・・・・・
ＰｖｉＵＳ）ランジスタ、ｅト。
・・・・・・Ｍ（ＪＳ）ランジスタ、Ｔｌ・・・・・・
ＰｖｉＵＳ）ランジスタ、ｅト。
・・・セル容＋Ｉｌ、＜： ｏ ｌ Ｕ １・・・・・
・寄生茶は、ｖ Ｓ −−一定Ｔ扛（ｓｒ、 Ｖ Ｎ
、 Ｖ Ｐ −・−・・ｊｉｕ１反＋Ｌｒｉ；ｊ
、 ｓ８＋ＳＯ＋”ｌ・・・・・・１１１ｊ点。
・寄生茶は、ｖ Ｓ −−一定Ｔ扛（ｓｒ、 Ｖ Ｎ
、 Ｖ Ｐ −・−・・ｊｉｕ１反＋Ｌｒｉ；ｊ
、 ｓ８＋ＳＯ＋”ｌ・・・・・・１１１ｊ点。
第１ 図
第２図
Claims (1)
- ゲートが第１のワード線に接続され ドレインが第１の
ビット線に接続されたＮチャネルの第１の電界効果トラ
ンジスタと、ゲートが第２のワード線に接続され ドレ
インが第２のビット線に接１恍されたＰチャネルの第２
の電界効果トランジスタと、前記第１の電界効果トラン
ジスタのソースと前記第２の電界効果トランジスタのソ
ースとの間に接続されたセル容量とを含むことを／１＞
徴とするダイナミックメモリセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167817A JPS5956294A (ja) | 1982-09-27 | 1982-09-27 | ダイナミックメモリセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167817A JPS5956294A (ja) | 1982-09-27 | 1982-09-27 | ダイナミックメモリセル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956294A true JPS5956294A (ja) | 1984-03-31 |
| JPH044680B2 JPH044680B2 (ja) | 1992-01-29 |
Family
ID=15856644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167817A Granted JPS5956294A (ja) | 1982-09-27 | 1982-09-27 | ダイナミックメモリセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956294A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512576A (en) * | 1978-07-12 | 1980-01-29 | Nec Corp | Integrated memory cell |
-
1982
- 1982-09-27 JP JP57167817A patent/JPS5956294A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512576A (en) * | 1978-07-12 | 1980-01-29 | Nec Corp | Integrated memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH044680B2 (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424975A (en) | Reference circuit for a non-volatile ferroelectric memory | |
| US4888733A (en) | Non-volatile memory cell and sensing method | |
| TW446943B (en) | Semiconductor memory apparatus and access method for a semiconductor memory apparatus | |
| JP2000331484A (ja) | 強誘電体不揮発性メモリ | |
| JP4065870B2 (ja) | ソフト・エラー・イミュニティが改善されたデュアル・ポート読み取りｓｒａｍセル | |
| KR100731451B1 (ko) | 불휘발성 메모리 및 그 구동방법 | |
| JP4015968B2 (ja) | 強誘電体メモリ | |
| US4446535A (en) | Non-inverting non-volatile dynamic RAM cell | |
| US4030081A (en) | Dynamic transistor-storage element | |
| JP4154967B2 (ja) | 半導体記憶装置および駆動方法 | |
| JPS5956294A (ja) | ダイナミックメモリセル | |
| JPS6118839B2 (ja) | ||
| US3686644A (en) | Gated diode memory | |
| JP3878370B2 (ja) | 不揮発性メモリおよびその駆動方法 | |
| US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
| JPH0410154B2 (ja) | ||
| JPS59195397A (ja) | 読取／書込メモリ・アレイ | |
| JPH10223776A (ja) | 半導体記憶装置 | |
| JP3181046B2 (ja) | 不揮発性メモリ | |
| JPS6233392A (ja) | 半導体不揮発性メモリ装置 | |
| JPH0671068B2 (ja) | 半導体記憶装置 | |
| JPH0687499B2 (ja) | 半導体記憶装置 | |
| JPS6161293A (ja) | ダイナミツクメモリ装置 | |
| JPH0945088A (ja) | データ記憶装置 | |
| JPH04295690A (ja) | 半導体メモリ |