JPS5948923A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5948923A
JPS5948923A JP15887982A JP15887982A JPS5948923A JP S5948923 A JPS5948923 A JP S5948923A JP 15887982 A JP15887982 A JP 15887982A JP 15887982 A JP15887982 A JP 15887982A JP S5948923 A JPS5948923 A JP S5948923A
Authority
JP
Japan
Prior art keywords
film
electrode wiring
wiring
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15887982A
Other languages
English (en)
Inventor
Jiro Oshima
次郎 大島
Yutaka Etsuno
越野 裕
Masaharu Aoyama
青山 正治
Tomie Yamamoto
山本 富恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP15887982A priority Critical patent/JPS5948923A/ja
Publication of JPS5948923A publication Critical patent/JPS5948923A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは平坦かつ微細な電極配線を形成するに好適な窒化チ
タニウムを主拐とiイ)電極配線の新規な形成方法に関
するものである。
〔発明の技術的背景〕
半導体装置の製造においてHHlAl、Au などを用
いて半導体基板の絶縁膜上に置棚配線を形1j5jして
いるが、この電極配線パクーンは集積度が高まるに伴な
い益々微細化するとともに、通常電極配線パターン上[
プらにパッシベーション膜を被覆したり中間絶縁j摸を
介して多層配線を行ったりするために平坦化し々ければ
ならス(い。すなわち、電極配線面の凹凸が激しいとそ
の段差部vcおいて、バンンベーションIE2がン(す
<]Cつたりクラックが入ったり等パッシベーション膜
のステ、ツブカバレッジが悪く斤ったり、また上層の多
層配線が断ti;91切ソtを起こして断線する確率が
高く歌ったりするからである。従って電極配線パターン
は微細化寸Z)とともにできる凹凸のない一11′坦な
而として形成する必要がある。
従来、′!1(導体装置の置棚配線の形成方法とし7て
、一般に次の2方法が採用されているが、平坦な電極配
線として夫々下記するような問題点があった。
〔背景技術の問題点〕
第1図(へ、第一の従来方法として、エツチング法又は
リフトオフ法と呼ばれる方法で形成された電極配線構造
を示したものである。第1図の構造は、ご1′樽休基板
1上に破粒された絶縁膜2の所定部分に電極形成用の開
口部3f:設けた後、基板全面にA1等の電極配線材f
ilを蒸着し、しかる後に蒸着膜の不要部分をエツチン
グ又はリフトオフをし7て選択的に電極配線パターン2
残すという方法により形成される。
し力・しながら、この第一の従来方法では、後述する理
由によって蒸着膜厚ば1.5μ7718度が必要であり
、従って絶縁j換2と絶縁j摸上に凸状に形成された電
極配線4との段差も1.5μ?n程度となり、パッシベ
ーション膜形成の障害になるほどに極めて大きなもので
ある。上記した蒸着膜厚が1.5μm程度必要である理
由は、第2図に蒸着膜厚の部分的バラツキを図示したよ
うに、蒸着粒子の入射方向が主として矢印方向であると
き、開1]部6のJiT部21や底面の角部22で蒸着
膜厚が極端に薄くなる現象が生じ、この現象を補償する
ために、蒸着膜厚を1.5胛程匿に厚くしたり或は開1
]BB 5の側壁26の傾角θを小さくしたりする必要
があるからである。
第6図u2、電極配線面をより51工坦にするlとめV
ζ考案された第°二の従来方法すなわち陽極化J&法に
よる構造を図示したものである。この陽極化成法におい
ては、先ず基板1に絶縁膜2及び開171部6を設はブ
ヒ後、A1の電極層線構造を基板全面にir−着させる
が、そこまでの工程は第1図のξ)、−の従来方法と同
様である。次に基板全riTiに形成し7jAI蒸着膜
に対して、電極配線パターン4ン、残(プでそれ以外の
A1蒸着膜を陽極酸化し、こ)′シラ酸化アルミニウム
層5に変ルさすることによってCE 3図の構造が完成
する。以上第二の従来方法によノtば、約1.5胛厚の
A1層は約1.8μ〃L厚の酸化アルミニウム層に陽極
化成されるので、電極配線面の凹凸は0.3μ7n程度
となって、前gQ第一の従来力θ、(エツチング法pの
1.5μ7n程度に比べて平坦度は改善されている。
(−かしながら、この第二の従来方法の問題点として、 ■陽極化成した酸化アルミニウム層5がAl配線4間の
絶縁層となっているが、陽極化成による酸化アルミニウ
ム層はピンホール発生率が高く゛また絶R破壊耐圧も低
いため配線間短絡が起き易いこと、 ■A1の陽極化I′Jy、はマスク端部がらA1層横力
向へ酸化アルミニウムの食い込みが大きく、A1層4の
膜厚が厚いためにその食い込み量が無視できず、従って
微π111な電極配線パターンの形成には適さないこと
等の点が挙けらnる。
以」Eδf3−及び第二の従来方法に用いられる電極配
線材イ;IとしてAt材について説明したが、最近はA
I以外の4.(別が種々用いられている。そのうぢて、
蟹化チタニウム材は融点が高く化学的安定性にすぐれる
とともにプロ、り性が良いこともあってη−目されてい
る。しがし、なから、窒化チタニウムの電極配線形成方
法に@記第−の従来方法による方法が知られているだけ
であって、前記第二の従来方法のように電極配線面をY
担化する有効な方法は知られていない。
〔発明の目的〕
この発明の目的は、上記従来方法に比較して電極配線面
がより平坦な窒化チタニウムの電イセ配線層を形成して
、パッシベーション膜のクラック、ピンホール等の欠陥
を極力抑え或は上層の多層配線の断線を除土できる新規
な半導体装置の製造方法を提供することである。またこ
の発明の別の1」的に、薄い配線電極層の形成ができ、
従って微π111な電極配線パターン形成を可能にする
新規なl/ノ、7体装置の製造方法を提供することであ
る。さらに別のその目的は、前記したような優れたさ〃
化チタニウム電極配線材を蒸着法よりもイf易Vこ形成
てきる新規な半導体装置の製造方法を提供することでも
ある。
〔発明の概要〕
この発明は、蒙化チタニウム主イ/]の電極層かJjを
形成するのに、半導体基板上に窒化シリコン(S13N
4)とチタニウム(Ti)全それぞれ付着させ、接触し
てイ」着した513N4とTi ’(r−1000℃程
度に加熱して、次式の反応により窒化チタニウム(Ti
N ) ’に生成させることを利用したものである。
Si;3N4+ 4Ti      4TiN+ 38
i従ってTiN ’rスパッタリングさせTiN’に基
板上に付着させる従来のTiN電極配線形成と異なって
いる。′またその従来のTiNTQ;極配線にかいては
電極配線層がTiNであるのに対して、本発明において
はSi、Ti、5i−Ti合金等が主材TiNとともに
電極配線材料を構成している。
この発明において原拐料の一つであるSi3N4の付着
は、スパッタリング法などPVD法でも付着してもよい
けれども、減圧CVD法やプラズマCVD法などC’V
D法で利着させることができ、またC’VD法で付着さ
せるのが好ましい。C’VD S 13N、iJ摸は、
従来方法におけるAl蒸着膜の膜厚(15μ??L8度
9よりもはるかに薄い膜厚でも第2図で説明した開口部
の肩部や底面角部の欠陥がなく付着できる。その結果T
iN主材の電極配線層の層厚を0.2μm程度°まで極
めて薄いものC(することができ、従って微細なパター
ンを形成することもAI蒸着j良にJ:る従来方法に比
べて容易となる。
また半導体基板全面にSi3N4膜を形成し、この51
3N4膜上にTiのパターンを選択料ス′」させてTi
N生成生成反応性うと、T1パターン下のS i、*N
411!’aはTiN電極配線となるとともにT1〕く
ターンが付着していないところのS i 3N、I膜ば
si、、N、の°まま残る。
その結果この場合の配線間の絶縁層は絶縁層の良好々S
 131’J4によって構成され、従来の陽極酸化法の
酸化アルミニウム絶縁層にふ・ける配線間短絡の問題は
iQ’(消できるとともに、”riN電極配線層とSi
3N4配線間絶縁層とが最初刺着させた同−Si、、N
4層内に形成さfするため電極配線層が極めて一5V坦
になるという利点が生ずる。
〔発明の実施例〕
以下に本発明の一実施例2第4図及び第5図を参照して
説明する。
第4図は、813N4とTiとが半導体基板上にイ:]
−1,4着された状態街示した断面図である。この状態
は、半容体素子を形成し−fc、−’l’尋体基板1上
にSiO2のような絶縁j模2(T−設ii−、その絶
縁膜2の所定部分に電極形成用の開口部6を開口させ、
次に半導体基板」−全面に減圧プラズマCVD法により
2000λ膜厚のSi3N4膜41を被核し、さらにこ
のSi3N。
j摸41上全面に蒸着法により 2000^膜厚のTi
膜を被覆し、このTi l換を電極配線パターンの通り
にPEP技術により所望のTiパターン42を残したも
のである。
刺着させる513N4膜41の膜厚は、TiN電極配線
の膜厚が01μm程度以上必要であるところ力・ら、そ
itと略同じ1oooA以」二堆石“f−f)tばよい
。171着さぜるSi1.N、の組成は、スパッタリン
グした化学量論的Si;3N4組成のものから、プラズ
マCVD法により過剰S1を含イ1したS]XNy組成
のものや5iI(を含有したS i xN、l−I2組
成のような非化学量論的SiN組成のものであっても使
用できることが確めらソtた。
また伺危させるT1膜42の膜厚は、513N4膜41
中に拡散反応して、開口部乙において基板上にオーミッ
ク接触が可能な:11を以」、あソLば」、く、Sr:
sNN模膜1の膜厚と略同膜厚のTi l撲42とすれ
ばよい。
TiO伺着利殖着法以外C’VD法、イオン注入法など
によって刺着させてもよく、S j:、N、1JIr4
の下層に形成するなど(〜でもJ:い。
第5図は、Si3N4とTiとを加熱して反応さぜ、T
iN主材の電極配線が形成された状態を図示したもので
ある。この状態は、513N4 トT、バクーンを刺着
させた第4図の半導体基板’i1.ooO°Cで窒素雰
囲気中で1時間程度加熱することにより形成される。T
1パターン42下のSi:3N41摸中にばT1が拡散
してゆき、前記反応式のようにTINがalJk、して
TiN主材の電(夕配線51が形h’y:され、)1′
樽休基板1と゛の間では十分なオーミック接触をする。
反応を起こす加熱条件は、800’C以上であ;a i
J:実用的な速度で反応全進行さぜることがてきる。
゛また形成されるTiN主材の電極配線パターン(d]
、短時間の加熱ですむから、横方向への反応の拡がりも
少なく、略T1パターンとロー、J法pこ形成てき微糸
IJI化配線をすることができた。さらに配線間のS 
i 3N4J帝41の絶縁破壊電圧は2〜8 X 1’
06”’/anと極めて高く保たれていた。
〔発明の効果〕
本発明によ7し妊′、従来TiNの電極配線はTiNの
スパッタリングによって形成されていたのに対して、基
板」−に付凋さぜた513N、IとTlとの加熱反応に
より形成するという新規な半導体装置の製造方法が提供
される。
そして、本発明によれは、電極形成用量[1部などの段
差がある場合にもステップカバレッジのよイS13N4
 JM カC’%鵜によって形成できるので、上記実施
例のように2000 A膜厚のSi3N4膜と2ooo
、A膜厚のTiパターンによって合計0.4μm膜厚程
世のTiN主祠からなる薄い電極配線層が形成てきる。
こ)′シ全従来のA1蒸着膜からなる電極配ね層のjワ
さ15μ7n8度と比較″すれば1部4程度の厚みであ
り、本発明の電極配線層が極めて薄いことがわかり、半
導体素子の微細化に寄与することができる。
また、本発明によれば、上記実施例において電極配線厚
みは0.4μノn1配線間絶縁層厚みは02μII+で
あり従ってその差が02μI11. l’前DI (i
/7 fきないj=うに、極めて電極配線面の平J1−
11度が高い。こ#’L’i従来の陽極化成法の平坦5
0.311rrrVこ比へても、本発明が平坦度に優れ
た方法であることがわ71)v、本発す]は電極配線面
上にパッンベーンヨンj挽を設けたり、中間絶縁)Mを
介して多層配線全形成しグとすする場合に極めて有利な
段差形状を形成できる方法である。
さらVこ、TINは融点が高< (2950℃つ ブロ
ック性など化学的にも安定したj睨である。従って不発
明によtLば配線後の半導体装7の1000’C以上の
熱処理が可能であって、配線後の素子特性の変更(例え
ば電流増幅率の変更)などの熱処理な・することによっ
て半導体装iトLの歩留り全土けることができる。
以上のように、本発明は平坦がっ微細化7ζ適するTi
N主材の電極配線を形成する新規な半)、i’i、 1
4;装置製造方法である。
【図面の簡単な説明】
第1図は、従来方法のエツチング法による電極配線構造
を示す断面図、第2図は蒸着法にょるステップカバレッ
ジの欠点を説明する図、第3図は従来方法の陽極化成法
による電極配線構造を示す断面図、第4図は本発明実施
例のSi3N4及びTi伺利殖状態を示す断面図、第5
図は本発明実施例の加熱後の状態を示す断面図である。 1・・・)1部導体基板、2・・・絶縁層、4・・・A
l電極配線、41・・・窒化ケイ素(S13N4)膜、
42・・・チクニウム(Ti)パターン、51・窒化チ
タニウム(TiN)電極配線。 特許出願人 東京芝浦電気株式会社 柳 第1図 第2図 禎3図

Claims (1)

  1. 【特許請求の範囲】 1 窒化チタニウム材を用いて配線若しくは電極を形成
    する半導体装置の製造方法において、気1化ケイ素とチ
    タニウムとを半導体基板上に利殖させた後加熱して反応
    させ、窒化チタニウムを主拐とする配線若しくd:電極
    を形成することを牛ケ徴とする半導体装置の製造方法。 2 半導体基板」二にCVD技術により利殖させた窒化
    ケイ素膜と、該C’VD窒化ケイ素j摸上に選択料ン:
    、’、:さぜたチタニウム膜とを加熱して反応さぜ、該
    C’VD窒化ケイ素膜からなる絶縁膜の一部に窒化チタ
    ニウムを主材とする配線若しくは電イ砿を形成する特許
    M’!’i求の範囲第1項記載の製造方法。
JP15887982A 1982-09-14 1982-09-14 半導体装置の製造方法 Pending JPS5948923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15887982A JPS5948923A (ja) 1982-09-14 1982-09-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15887982A JPS5948923A (ja) 1982-09-14 1982-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5948923A true JPS5948923A (ja) 1984-03-21

Family

ID=15681384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15887982A Pending JPS5948923A (ja) 1982-09-14 1982-09-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5948923A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427243A (en) * 1987-03-30 1989-01-30 Ibm Conductive structure for semiconductor device
JPH08186109A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427243A (en) * 1987-03-30 1989-01-30 Ibm Conductive structure for semiconductor device
JPH08186109A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体集積回路装置

Similar Documents

Publication Publication Date Title
JPH03204967A (ja) 集積回路用コンデンサおよびその製造方法
JPS5828736B2 (ja) 平坦な薄膜の形成方法
US5583074A (en) Semiconductor circuit
JPS6284534A (ja) 半導体装置の製造方法
US6114764A (en) Semiconductor device and process for fabricating the same
JPS5948923A (ja) 半導体装置の製造方法
JPH0249471A (ja) 半導体装置とその製造方法
JPH11121457A (ja) 半導体装置の製造方法
JPS62277750A (ja) 多層配線の形成方法
JPS60262443A (ja) 多層配線の形成方法
JPH01303742A (ja) 半導体装置
JPH0437033A (ja) バンプ電極の形成方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
US4990995A (en) Low reflectance conductor in an integrated circuit
JPH06104424A (ja) ショットキバリヤ型ダイオード及びその製造方法
JPH05267290A (ja) 半導体集積回路およびその製造方法
JPS61228655A (ja) 多層配線の形成方法
JPH06151355A (ja) 半導体装置及びその製造方法
JP3305811B2 (ja) 基板上のアルミニウム含有被膜生成方法
JPS6159748A (ja) 半導体装置
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
JPH0464222A (ja) 半導体装置の製造方法
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JPH02140955A (ja) 半導体装置
JPH0442537A (ja) 半導体装置及びその製造方法