JP3305811B2 - 基板上のアルミニウム含有被膜生成方法 - Google Patents

基板上のアルミニウム含有被膜生成方法

Info

Publication number
JP3305811B2
JP3305811B2 JP13697193A JP13697193A JP3305811B2 JP 3305811 B2 JP3305811 B2 JP 3305811B2 JP 13697193 A JP13697193 A JP 13697193A JP 13697193 A JP13697193 A JP 13697193A JP 3305811 B2 JP3305811 B2 JP 3305811B2
Authority
JP
Japan
Prior art keywords
substrate
aluminum
coating
containing coating
aperture structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13697193A
Other languages
English (en)
Other versions
JPH0637040A (ja
Inventor
ウイラー ヨーゼフ
ウエント ヘルマン
レーマン フオルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0637040A publication Critical patent/JPH0637040A/ja
Application granted granted Critical
Publication of JP3305811B2 publication Critical patent/JP3305811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Processes Specially Adapted For Manufacturing Cables (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表面に高いアスぺクト比
の開孔構造を有する基板上に平らな表面を持ったアルミ
ニウム含有被膜を形成する方法に関する。
【0002】
【従来の技術】アスペクト比とは開孔構造の深さ/直径
をいう。
【0003】種々の用途に供するには、表面層に高いア
スペクト比の開孔構造を有する基板の表面に開孔構造を
封鎖して平らな表面を示す被膜を作ることが必要であ
る。高いアスペクト比即ち最低10、特に50〜200
のアスペクト比の開孔構造は、スパッタ法では充填され
ない。開孔構造を封鎖した被膜を表面に作ることはでき
る。特にこのような基板内に配置されるデバイスとの接
触を作るためには、平らなアルミニウム含有被膜を作る
ことが必要である。例えばワイヤボンディングのような
通常の接続技術が無理なく適用されるためにはこの被膜
は平面でなければならない。
【0004】アルミニウム含有被膜は通常蒸着またはス
パッタリングによって被着される。シリコン半導体材料
上に障壁のない、低抵抗の接触を作るために、接触され
る基板にチタン被膜と窒化チタン拡散障壁が設けられ、
その上にアルミニウム含有被膜が被着される。
【0005】文献によれば(例えばプロシーディング
ズ、オブ、ザ、インタナショナル、アイトリプルイー、
ブイエルエスアイ、マルチレベル、インタコネクショ
ン、コンファレンス(Proceedings of
the International IEEE VL
SI Multilevel Interconnec
tion Conference)5巻(1988)
76〜84頁、特開平2−68926号公報、欧州特許
出願公開第485 130 A2号明細書、同第430
403 A2号明細書参照)、接触開孔を充填し、そ
の充填物が平らな表面を有することが知られている。接
触開孔は約1、最高でも5のアスペクト比を示す。さら
に接触開孔の側壁は絶縁体からできている。接触開孔を
充填するのは、接触開孔の底から接触開孔充填物の表面
まで出来るだけ抵抗の低い導体を通して電流が流れるの
を保証するため、接触開孔を完全に導電性の物質で満た
すことが目的である。接触開孔充填には濡れの効果が重
要な役割を演ずる。そのため接触開孔の底と側壁にチタ
ン含有被膜が被覆される。チタン含有被膜と析出された
アルミニウムとの間にTi−Al反応が起こり、それに
よって付着力が生じる。この付着力はアルミニウムの凝
集力より優れている。この事によってアルミニウム原子
はチタン含有被膜で被覆された接触開孔の底に引っ張り
込まれる。
【0006】表面に高いアスペクト比の開孔構造を持っ
た基板上に、蒸着またはスパッタリングによってアルミ
ニウム含有被膜が析出される場合、開孔構造は、その直
径が2μmより小さくても5μmまでの膜厚さでは閉鎖
されない。アルミニウム含有被膜は開孔構造の仕切り壁
上に沈積する。それ故開孔構造の円筒開口部は被膜厚さ
が増すにつれ細くなる。しかしながら開孔構造を閉鎖す
るには、5μmよりかなり大きな被膜厚さが必要であ
る。1〜3μmの被膜厚さでは、このようなわけで閉鎖
された平らな表面は得られない。
【0007】
【発明が解決しようとする課題】それ故本発明の目的
は、表面に開孔構造を有する基板上に1〜3μmの膜厚
さであっても平らな表面が得られるアルミニウム含有被
膜を作るための方法を提供することにある。
【0008】
【課題を解決するための手段】上述の目的を達成するた
め、本発明においては、表面に高いアスペクト比の開孔
構造を有する基板上に平らな表面を持ったアルミニウム
含有被膜を作るための方法において、基板を高温に保持
しながら開孔構造を持った基板の表面にスパッタ法によ
りアルミニウム被膜を析出させ、スパッタ法は1.3×
10-2〜13Paの圧力下でかつ低い残余ガス分圧で行
う。ここで高いアスペクト比とは少なくともアスペクト
比10を意味する。本発明による方法は特に50〜20
0のアスペクト比で0.1〜2μmの開孔直径に特に有
効に適応するものである。
【0009】本発明の方法によって、高いアスペクト比
の開孔構造を有する基板上に、アルミニウム含有被膜を
作ることができる。この開孔構造は、アルミニウム含有
被膜によって行われる接触のためには必要なものではな
い。しかしながらプロセス技術または特殊用途のために
は、この開孔構造は避けることができないものである。
【0010】このことはその表面が弗化物を含む酸性電
解質中で電気化学的なエッチングによって拡大される単
結晶シリコン基板の場合に特にあてはまる。
【0011】開孔構造の表面が例えばドープされた単結
晶シリコンまたはドープされた多結晶シリコンからでき
ているため導電性がある場合には、平滑で連続し開孔構
造の開口部を閉鎖したアルミニウム含有被膜を作るだけ
で十分である。大きなアスペクト比の場合には析出方法
にたいして開孔は無限に深いと見なされるので、開孔の
充填は生じ得ない。この場合にも電流が開孔構造の表面
を通ってアルミニウム含有被膜に流れるので開孔を充填
する必要はない。
【0012】本発明の方法ではアルミニウム含有被膜は
スパッタによって作られる。スパッタによって基板の広
がりに平行な表面にスパッタ時間に関係する被膜厚さが
形成されるが、その厚さはそれに直角な開孔構造の側面
においては、突入する原子の角度配分に基づき減少す
る。成長する被膜の原子は付加的に処理をしないと不十
分な表面移動度しか示さないので、その結果開孔は一方
の縁の対向する縁による影によって成長しないことが確
認されている。本発明においてアルミニウム含有被膜の
析出が生じる温度を高めることによって初めて、成長す
る被膜内の原子移動度の上昇が生じ、その結果開孔上で
被膜が一体となって表面が最小になる。このようにして
本発明の方法によれば1〜3μmの僅かなアルミニウム
含有被膜厚さでも、閉鎖された平らな表面が生じる。
【0013】アルミニウム含有被膜の析出の際の基板温
度を高め残余ガス分圧を僅かとした結果、表面移動度が
高められる。それによって表面エネルギーを最小限に減
らすことが可能となり、その結果孔の開口部を閉鎖する
ことができる。このような機構はアルミニウム含有被膜
内部の凝集力が下層との付着力より優れているときに特
に機能する。
【0014】基板はアルミニウム含有被膜が析出される
間約400〜500℃の温度に保持するのが有利であ
る。このような大きさの温度における焼戻し処理が、ア
ルミニウム含有被膜を製作するための周知の方法では一
般に被膜析出にひき続いて必要である。それ故約400
〜500℃の基板温度においてスパッタを行うことは、
構造にとって何ら付加的な温度負荷を意味しない。本発
明の方法においては追加的な焼戻し処理を省略すること
ができる。このことは一連の工程の簡略化を意味する。
【0015】真空中で1.3×10-5Pa(10-7To
rr)より小さい残余ガス分圧が存在することは本発明
の範囲に含まれる。残余ガス成分が減少するにつれ粒子
移動度が増大するので、非常に良好な真空の場合には例
えばUHVスパッタ装置で確認されているように、アル
ミニウム含有被膜の析出の際に必要な基板温度を若干低
下させることができる。特に基板が表面において単結晶
または多結晶のシリコンを有する場合には、アルミニウ
ム含有被膜を析出させるために、高温ではシリコン基台
上のアルミニウムのかなり強いスパイクが発生するの
で、できるだけ低い基板温度を使用するのが有利であ
る。
【0016】基板上にまずチタンの中間被膜と窒化チタ
ンのバリヤー被膜を析出させ、その上にアルミニウム含
有被膜を析出させるのは本発明の範囲に含まれる。この
中間被膜とバリヤー被膜は、デバイスの故障に導く可能
性のあるシリコン基台上のアルミニウムのスパイク発生
を阻止する。この際中間被膜およびバリヤー被膜は開孔
構造間の中間壁上に析出される。これらの被膜は連続し
た被膜を形成しない。開孔構造のアスペクト比が大きい
ので、中間被膜およびバリヤー被膜は開孔構造の全表面
上には析出され得ない。その底部と主な部分特に開孔構
造の中間壁の下部の範囲には中間被膜およびバリヤー被
膜は付着しない。しかしこれらの被膜がアルミニウムと
シリコンとの直接接触を阻止している。
【0017】本発明の方法は、シリコン基板内に作ら
れ、その表面が基板を陽極として接続し弗化物を含む有
酸性電解質中の電機化学的エッチングによって拡大さ
れ、拡大された表面上に絶縁被膜とドープされた多結晶
シリコン被覆が対電極として配置されているコンデンサ
ーに対する接点を作るのに特に有利に適用することがで
きる。シリコン基板の表面は1:1000までのアスペ
クト比の開孔構造を有し、この開孔構造はドープされた
多結晶シリコンの表面上にも転写される。この場合には
ドープされた多結晶シリコンとの接触を作るため、例え
ばワイヤボンディング法に適用できる閉鎖された平ら
な表面を示すアルミニウム含有接点が生成されなければ
ならない。この接点は、本発明の方法により平らなアル
ミニウム含有被膜を作り、この被膜をパターニングする
ことによって作ることができる。この際接点は平らであ
るがそれにもかかわらず薄く、したがってコスト的に有
利に製作される。
【0018】更に本発明による方法の利点は、開孔構造
がアルミニウム含有被膜によって閉鎖されそれによって
覆われていることである。組み立てやその他の製作過程
で開孔構造はこの覆いによって保護される。
【0019】閉鎖された平らなアルミニウム含有被膜
は、次の製作段階で例えば接点としてパターニングされ
る。このようなパターニングの後、アルミニウム含有被
膜はその後のエッチングのためのエッチングマスクとし
て使用することができる。このことは例えばコンデンサ
ーに対する接点を製作するためこの方法を使用する場合
に、ドープされた多結晶シリコンのパターニングに有利
に使用することができる。閉鎖された平らな表面を有す
完成されパターニングされた接点をエッチングマス
クとして使用することによって、ドープされた多結晶シ
リコン被膜のパターニングの際、開孔構造を持った基板
の表面に感光レジストマスクを製作する際の難点を避け
ることができる。
【0020】本発明によるその他の利点はコスト的に有
利で製作上信頼のおける直流マグネトロンスパッタによ
って被膜析出が可能なことである。本発明による方法
は、純粋なアルミニウム被膜に対してだけでなく、エレ
クトロマイグレイションに耐える薄くされたアルミニウ
ムウ合金例えば1重量%のシリコンと0.5重量%の銅
を含有するアルミニウムに対してもまた適合している。
【0021】本発明のその他の構成は請求項2以下に記
載したとおりである。
【0022】
【実施例】次に図と実施例に基づいて本発明を詳細に説
明する。
【0023】図はその表面に平らなアルミニウム含有被
膜が作られている開孔構造を有する基板を示す。
【0024】例えばn型にドープされた単結晶シリコン
を含む基板1が開孔構造2を持っている。開孔構造2
は、例えば基板1が陽極として接続され、弗化物を含ん
だ酸性電解質の中の電気化学的エッチングにより作られ
る。開孔構造2は例えば1:100のアスペクト比を有
する。開孔構造2の表面に絶縁被膜とその上にドープさ
れた多結晶シリコン被膜を配置することができる(図に
は示されていない)。
【0025】基板1の温度が例えば200〜400℃に
おいて、反応性のスパッタによって厚さが例えば20〜
30nmの純チタンおよび厚さが例えば100〜150
nmの窒化チタンからなる被膜列3が作られる。このチ
タン/窒化チタンは開孔構造2の間に位置する中間壁上
に被着する。これは円筒状の開孔構造2をその上端部の
方へ細くしている。しかし被膜列3は開孔構造2を閉鎖
する連続被膜は作らない。
【0026】基板の温度が例えば400〜500℃にお
いて、1.3×10-5Pa(10-7Torr)より低い
残余ガス分圧を持った真空中で、例えば1.3×10-2
Pa〜13Paのスパッタガス圧力と例えば1分間に1
μmの析出割合のスパッタ法によりアルミニウム含有被
膜4が析出される。この製作条件の下では高い表面移動
度が確保され、その結果連続した平らな被膜が形成され
る。1〜3μmの被膜厚さでアルミニウム含有被膜4
が、例えば0.5〜2μmの直径を有する開孔構造2を
完全に閉鎖する。アルミニウム含有被膜4はチタン/窒
化チタンからなる被膜列3によって基板1のシリコンか
ら分離されている。それによってアルミニウムとシリコ
ンとの間のスパイクの発生が阻止される。
【図面の簡単な説明】
【図1】本発明方法により作られたシリコン基板上のア
ルミニウム含有被膜の一例の正面図である。
【符号の説明】
1 基板 2 開孔構造 3 被膜列 4 アルミニウム含有被膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘルマン ウエント ドイツ連邦共和国 8011 ノイケフエロ ー アム ワイクセルガルテン 49 (72)発明者 フオルカー レーマン ドイツ連邦共和国 8000 ミユンヘン 21 ガイエルシユペルガーシユトラーセ 53 (56)参考文献 特開 昭54−18690(JP,A) 特開 昭63−131543(JP,A) 特開 平2−148724(JP,A) 特開 平2−68926(JP,A) 特開 平2−246214(JP,A) 特開 平4−85932(JP,A) 特開 平4−264719(JP,A) 特開 平5−152244(JP,A) 特開 平4−133432(JP,A) 特開 平4−111317(JP,A) 特開 平3−224230(JP,A) 特開 平3−42837(JP,A) 特開 平2−239665(JP,A) 特開 平2−178923(JP,A) 特開 昭64−72542(JP,A) 特開 昭63−310122(JP,A) 特開 平5−267215(JP,A) 米国特許5108951(US,A) 米国特許4970176(US,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/285 301 H01L 21/285 H01L 21/28 301 H01L 21/3205

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に10以上のアスペクト比の開孔構
    造を有する基板上に平らな表面を持ったアルミニウム含
    有被膜を作るための方法において、基板(1)を高温に
    保持しながら開孔構造を持った基板(1)の表面にスパ
    ッタ法によりアルミニウム含有被膜を析出させ、スパッ
    タ法は1.3×10-2〜13Paの圧力でかつ該圧力よ
    低い残余ガス分圧で行い、もってアルミニウム被膜で
    開口構造を塞ぐことを特徴とする基板上のアルミニウム
    含有被膜生成方法。
  2. 【請求項2】 開孔構造のアスペクト比が50〜200
    の範囲であることを特徴とする請求項1記載の方法。
  3. 【請求項3】 開孔構造の表面が電気伝導性であること
    を特徴とする請求項1または2記載の方法。
  4. 【請求項4】 アルミニウム含有被膜(4)が析出され
    ている間、基板(1)が400〜500℃の温度に維持
    されることを特徴とする請求項1〜3の1つに記載の方
    法。
  5. 【請求項5】 真空中で1.3×10-5Paより小さい
    残余ガス分圧が支配していることを特徴とする請求項1
    〜4の1つに記載の方法。
  6. 【請求項6】 直流マグネトロンスパッタによってアル
    ミニウム含有被膜が生成されることを特徴とする請求項
    1〜5の1つに記載の方法。
  7. 【請求項7】 基板(1)が表面にシリコンを有するこ
    とを特徴とする請求項1〜6の1つに記載の方法。
  8. 【請求項8】 基板(1)上にまず純チタンの中間被膜
    と窒化チタンのバリヤ−被膜(3)が析出され、その上
    にアルミニウム含有被膜が析出されることを特徴とする
    請求項1〜7の1つに記載の方法。
  9. 【請求項9】基板の温度が200〜400℃において、
    中間被膜が20〜30nmの厚さに、バリヤー被膜が1
    00〜200nmの厚さに析出されることを特徴とする
    請求項8記載の方法。
JP13697193A 1992-05-20 1993-05-17 基板上のアルミニウム含有被膜生成方法 Expired - Fee Related JP3305811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4216715 1992-05-20
DE4216715.9 1992-05-20

Publications (2)

Publication Number Publication Date
JPH0637040A JPH0637040A (ja) 1994-02-10
JP3305811B2 true JP3305811B2 (ja) 2002-07-24

Family

ID=6459350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13697193A Expired - Fee Related JP3305811B2 (ja) 1992-05-20 1993-05-17 基板上のアルミニウム含有被膜生成方法

Country Status (8)

Country Link
US (1) US6033534A (ja)
EP (1) EP0574687B1 (ja)
JP (1) JP3305811B2 (ja)
AT (1) ATE164968T1 (ja)
BR (1) BR9301928A (ja)
DE (1) DE59308367D1 (ja)
ES (1) ES2115692T3 (ja)
FI (1) FI932295A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2510272B2 (ja) * 1989-01-19 1996-06-26 積水化学工業株式会社 透水性人工芝生の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029792A1 (de) * 1980-08-06 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Verfahren zum zerteilen eines halbleiterkristalls in scheiben
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JPS63219819A (ja) * 1987-03-06 1988-09-13 Fuji Heavy Ind Ltd 過給機付内燃機関の過給圧制御装置
DE3879771D1 (de) * 1987-05-27 1993-05-06 Siemens Ag Aetzverfahren zum erzeugen von lochoeffnungen oder graeben in n-dotiertem silizium.
JPH02178923A (ja) * 1988-12-29 1990-07-11 Fujitsu Ltd 半導体装置の製造方法
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
DE59010140D1 (de) * 1989-05-31 1996-03-28 Siemens Ag Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing

Also Published As

Publication number Publication date
EP0574687B1 (de) 1998-04-08
JPH0637040A (ja) 1994-02-10
ES2115692T3 (es) 1998-07-01
BR9301928A (pt) 1994-03-29
EP0574687A3 (en) 1994-05-18
EP0574687A2 (de) 1993-12-22
FI932295A0 (fi) 1993-05-19
US6033534A (en) 2000-03-07
DE59308367D1 (de) 1998-05-14
ATE164968T1 (de) 1998-04-15
FI932295A (fi) 1993-11-21

Similar Documents

Publication Publication Date Title
EP0875924A2 (en) Improved tantalum-containing barrier layers for copper
EP0434045B1 (en) Method of forming conductive material selectively
KR100308467B1 (ko) 기판내의서브마이크론비아충전방법
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
US5985756A (en) Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate
EP0239746A2 (en) Method for manufacturing a semiconductor device
JP2789332B2 (ja) 金属配線の構造及びその形成方法
US5645976A (en) Capacitor apparatus and method of manufacture of same
JP3305811B2 (ja) 基板上のアルミニウム含有被膜生成方法
JP2570857B2 (ja) 半導体装置の製造方法
JP2737762B2 (ja) 半導体装置の製造方法
JPH06140358A (ja) 半導体装置の製造方法
JPH0417357A (ja) 半導体装置とその製造方法
JP2833015B2 (ja) 配線形成方法
JPH1187508A (ja) 半導体素子の金属配線形成方法
JPH11340330A (ja) 半導体装置の製造方法
US5626279A (en) Method for fastening a first substrate on a second substrate and employment of said method for manufacturing a three-dimensional circuit arrangement
JPS60173867A (ja) 半導体表面に絶縁層を形成する方法
JP2841457B2 (ja) アルミニウム膜の形成方法
JP2546482B2 (ja) 半導体装置及びその製造方法
JP3119505B2 (ja) 半導体装置
JPH0228320A (ja) 半導体装置の製造方法
JPH0344931A (ja) 半導体集積回路装置の製造方法
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JP2706388B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020328

LAPS Cancellation because of no payment of annual fees