JPH02140955A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02140955A
JPH02140955A JP63295069A JP29506988A JPH02140955A JP H02140955 A JPH02140955 A JP H02140955A JP 63295069 A JP63295069 A JP 63295069A JP 29506988 A JP29506988 A JP 29506988A JP H02140955 A JPH02140955 A JP H02140955A
Authority
JP
Japan
Prior art keywords
film
aluminum alloy
films
reliability
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63295069A
Other languages
English (en)
Inventor
Hiroshi Yamamoto
宏 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63295069A priority Critical patent/JPH02140955A/ja
Publication of JPH02140955A publication Critical patent/JPH02140955A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、半導体装置の、特に金属配線構造に関するも
のである。
〔従来の技術〕
従来微細化された半導体装置の配線方法は、第2図の如
(1例えば半導体素子がJ1g成された半導体基板21
上の酸化シリコン膜22にコンタクトホールが形成され
、配線用のアルミニウム合金(例えばAl−3i)23
を0.5〜1.ojznスパックし、更にヒロック、マ
イグレーション防止の為に窒化チクン24を0.1um
程度スパッタする0次にフォトレジストをマスクして、
前記111層膜をドライエツチングしパクーニングして
からパッシベーション膜として気相成長によるPSG膜
2膜上5化シリコン膜26を成長させた後。
外部電極取り出し用のボンディングパッド27を開孔し
ている。
【発明が解決しようとする課題1 しかしながら従来技術では、外部電極取り出しの為にア
ルミニウムや金ワイヤーをパッド領域27にボンディン
グしているが、窒化チクン24がアルミニウム合金23
の間に介在している為ボンディング性が悪く、組み立て
実装の歩留りや信頼性にも問題が多い。
しかるに本発明は、かかる課題を解決するものであり、
その目的とするところは、ボンディング性を向上し信頼
性の高い微細半導体装置を安定供給することである。
〔課題を解決するための手1“p] 本発明の半導体装置は、アルミニウムもしくはその合金
薄膜上に高融点金属またはその化合物なrI′i層した
配線を有し、且つ外部電陽取り出し用のボンディングパ
ッド領域の少なくとも一部は該高融点金属またはその化
合物が除去されていることを特徴とする。
〔実 施 例1 以下本発明の実施例における工程を、第1図に基づいて
詳細に説明する。
サブミクロンルールの集偵口路製造において、トランジ
スクや抵抗等の半導体素子が形成された半導体基鈑11
上の層間酸化シリコン膜12にコンタクトホールが開孔
されており、配線用のアルミニウム合金13を約1.0
μnl 、更に窒化チタン14を約500人スパックし
である0次に)才1−レジストをマスクにして、前記f
Fi層膜13.14をC1,やBCl3の様なハロゲン
系ガスでドライエツチングして同時パクーニングした後
、パシベーション膜として気相成長により、PSG膜1
膜上5ラズマ窒化膜16を成長させる。続いて外部電極
取り出し用のボンディングパッドを設ける為、前記プラ
ズマ窒化膜16はN F sガスを用いて、又PSGI
I!t!17はCHF z / O□ガスを用いてドラ
イエツチングした後、更にCF410@ガスで窒化チタ
ン1lQ14を除去しである。この様にしてなる半導体
装置を用いた1組み立て実装工程のボンディング不良は
激減し、信頼性上においても問題はなくなった。
この他の実施例として、アルミニウム合金を用いた2F
yJQL!線構逍にも本発明を辿HI したか、前記と
同様な改善がみられた。
尚、ヒロック、マイグレーション防止膜としてゴ(化チ
タンを用いたが、これはフォ1−リソ工程でのハレーシ
ョン防止も北ねている為であり、これに限らずモリブデ
ン、タングステンチタンの様な高融点金属やそのシリサ
イド等の導電材でも応用できる。又アルミニウム合金配
線としては、アルミニウムーシリコンに限らずチタン、
銅、白金等やこれらの混合物を含む2元、3元系の合金
でも良く、その形成方法は、加熱、無加熱あるいはバイ
アスの有無に限定されない、更に配線の下に、バリア金
属を敷いた場合にも適用できる。
[発明の効果1 以上の如く本発明によれば、アルミニウムもしくはその
合金上に異種金属を積層した構造の配線であっても、ボ
ンディングパッド領域ではアルミニウムもしくはその合
金を露出してやることにより、積層金属配線の特性を損
なうこともなく、ボンディング性を向上し組み立て歩留
り、信頼性を向上する効果があり、微細半導体装置の実
用化と安定供給が可能となる。
11゜ 12゜ 13゜ l 4. 15゜ 1 G、 17. 2 l ・ 22 ・ 23 ・ 24 ・ 25 ・ 2G ・ 27 ・ ・半導体バ板 ・酸化シリコン ・アルミニウム合金膜 ・窒化チタン膜 ・PSGIIIJ ・プラズマ窒化膜 ・ボンディングパッド領域 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 (卵 雅 誉(lul1名)
【図面の簡単な説明】
第1図は1本発明の一実施例による配m構造を示す概略
断面図である。 第2図は、従来の配線構造を示す概略断面図である。

Claims (1)

    【特許請求の範囲】
  1.  アルミニウムもしくはその合金薄膜上に高融点金属ま
    たはその化合物を積層した配線を有し、且つ外部電極取
    り出し用のボンディングパッド領域の少なくとも一部は
    該高融点金属またはその化合物が除去されていることを
    特徴とする半導体装置。
JP63295069A 1988-11-22 1988-11-22 半導体装置 Pending JPH02140955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63295069A JPH02140955A (ja) 1988-11-22 1988-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63295069A JPH02140955A (ja) 1988-11-22 1988-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH02140955A true JPH02140955A (ja) 1990-05-30

Family

ID=17815915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63295069A Pending JPH02140955A (ja) 1988-11-22 1988-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH02140955A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685088A (ja) * 1992-09-04 1994-03-25 Nec Corp 半導体装置およびその製造方法
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
KR100336776B1 (ko) * 1999-11-29 2002-05-16 박종섭 반도체 소자의 패드 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685088A (ja) * 1992-09-04 1994-03-25 Nec Corp 半導体装置およびその製造方法
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
KR100336776B1 (ko) * 1999-11-29 2002-05-16 박종섭 반도체 소자의 패드 형성방법

Similar Documents

Publication Publication Date Title
JPH01302842A (ja) 多層配線構造の半導体装置
JPH0687464B2 (ja) アルミニウム合金配線装置およびその製造方法
JPH02140955A (ja) 半導体装置
JPS61242039A (ja) 半導体装置
JPS5950544A (ja) 多層配線の形成方法
JPH02260535A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH0330428A (ja) 半導体装置の製造方法
JPH01268150A (ja) 半導体装置
JP3230909B2 (ja) 半導体装置およびその製造方法
JPH02205323A (ja) 半導体装置の製造方法
JPS58110055A (ja) 半導体装置
JPS5833833A (ja) 半導体装置の電極形成法
JP2570835B2 (ja) 半導体装置の製造方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPS61154048A (ja) 配線およびその製造方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPS62136857A (ja) 半導体装置の製造方法
JPS62190850A (ja) 半導体装置
JPS5825229A (ja) 半導体装置の製造方法
JPH02134847A (ja) 半導体装置とその製造方法
JPS63289935A (ja) 半導体装置の製造方法
JPH03171732A (ja) 半導体装置
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JPS6193629A (ja) 半導体装置の製造方法