JPS5947755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5947755A JPS5947755A JP15809382A JP15809382A JPS5947755A JP S5947755 A JPS5947755 A JP S5947755A JP 15809382 A JP15809382 A JP 15809382A JP 15809382 A JP15809382 A JP 15809382A JP S5947755 A JPS5947755 A JP S5947755A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- ohmic electrode
- electrode
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に訃ける容量素子の構造に係り
、特に高周波特性を改善した容−Ｗ素子に関するもので
ある。
、特に高周波特性を改善した容−Ｗ素子に関するもので
ある。
第１図（娼（１）］は従来の半導体集積回路に構成され
た標準的容量素子の平面図および断面図〔（ａ）におけ
るＡ−Ａ、’断面〕を示す。図に勢いて、１はｐ形（又
はｎ形）基板（シリコン基板）、２はｎ形（又はｐ形）
エピタキシャル層（シリコンエピタキシャル層）、３は
０１形（又はｐ＋形）不純物拡散層、４はＳ ＋ Ｏ□
等による絶縁膜、５は金属電極、６は不純物拡散層３の
オーミック電極、７はコンタクト孔である。この容量素
子は、不純物拡散層３と絶縁膜４と金属電極５とオーミ
ック電極６で構成されている。
た標準的容量素子の平面図および断面図〔（ａ）におけ
るＡ−Ａ、’断面〕を示す。図に勢いて、１はｐ形（又
はｎ形）基板（シリコン基板）、２はｎ形（又はｐ形）
エピタキシャル層（シリコンエピタキシャル層）、３は
０１形（又はｐ＋形）不純物拡散層、４はＳ ＋ Ｏ□
等による絶縁膜、５は金属電極、６は不純物拡散層３の
オーミック電極、７はコンタクト孔である。この容量素
子は、不純物拡散層３と絶縁膜４と金属電極５とオーミ
ック電極６で構成されている。
第２図は上記容量素子の等価回路図である。従来の構造
（第１図参照）では、不純物拡散層３のオーミック電極
６のコンタクト面積が小さいので、直列の寄生抵抗ｒが
大きくなり高周波性能が不充分であるという欠点があっ
た。
（第１図参照）では、不純物拡散層３のオーミック電極
６のコンタクト面積が小さいので、直列の寄生抵抗ｒが
大きくなり高周波性能が不充分であるという欠点があっ
た。
本発明は上記の欠点を解消するためになされたもので、
不純物拡散層の寄生抵抗を低減させ、高周波性能が向上
した容量素子を提供することを目的とするものである。
不純物拡散層の寄生抵抗を低減させ、高周波性能が向上
した容量素子を提供することを目的とするものである。
上記の目的を過酸するために、本発明の容量素子は、不
純物拡散層へのオーミック電極のコンタクト面積を太き
くシ、かつオーミック電極が金属電極周囲を取囲むよう
に配置して構成した。
純物拡散層へのオーミック電極のコンタクト面積を太き
くシ、かつオーミック電極が金属電極周囲を取囲むよう
に配置して構成した。
以下、本発明を実施例によって説明する。
第３図は本発明による一実施例の容量素子を示したもの
で、同図（ａ）は平面図、（ｂ）は（匈のＢ −Ｂ ’
断面図である。この容座素子は、図に示したように金属
電極５とｎ ＋ （又はｐ”）形不純物拡散層３を対
向電極とし、例えば５ｉ０２で形成した絶縁膜４を銹電
体とする構造であり、オーミック電極６を金属電極５の
周囲に形成したものである。なお、図では、矩形金属電
極５の３側面にオーミック電極６を設けた場合を示して
いるが、少なくとも２側面にオーミック電極６を設ける
ことにより所期の効果が得られる。凍だ、金属電極５の
形状が種々変形された場合も考えられるが、その２鴨合
には上記オーミック電極が不純物拡散ｌ−上に占める面
積の割合に準じて金属電極の周囲にオーミック電極を設
ければよい。
で、同図（ａ）は平面図、（ｂ）は（匈のＢ −Ｂ ’
断面図である。この容座素子は、図に示したように金属
電極５とｎ ＋ （又はｐ”）形不純物拡散層３を対
向電極とし、例えば５ｉ０２で形成した絶縁膜４を銹電
体とする構造であり、オーミック電極６を金属電極５の
周囲に形成したものである。なお、図では、矩形金属電
極５の３側面にオーミック電極６を設けた場合を示して
いるが、少なくとも２側面にオーミック電極６を設ける
ことにより所期の効果が得られる。凍だ、金属電極５の
形状が種々変形された場合も考えられるが、その２鴨合
には上記オーミック電極が不純物拡散ｌ−上に占める面
積の割合に準じて金属電極の周囲にオーミック電極を設
ければよい。
以上説明したように、本発明によりば、金属電極の周囲
にそれを取囲むように不純物拡散層のオーミック電極を
形成しているので、第２図に示した直列抵抗ｒの原因と
なる不純物拡散層の寄生抵抗が低減でき、高周波性能が
大幅に改善できる効果がある。
にそれを取囲むように不純物拡散層のオーミック電極を
形成しているので、第２図に示した直列抵抗ｒの原因と
なる不純物拡散層の寄生抵抗が低減でき、高周波性能が
大幅に改善できる効果がある。
第１１］ｔ１．従来の半λσ体集積回路に構成された容
量素子を示し２、回１．ｍ （、＋１ ｒｊ平面図、（
１））は（ａ）の八−八′ｆと二かける断面図、第２図
ＱＪ第１１ｎ’′ｌに示した各層素子の等価回路図、第
３図Ｉｌｊ本発明による一実施例の容拐叱子を示し、同
図（ａ丹：ｌ：平角１図、（ｂ丹よ（３）のＢ−Ｂ′に
おける断面図である。 １・・・基板、２・・・エピタキシャル層、３・・・４
・細物拡散層、４・・・絶縁膜、５・・・くζ属電極、
６・・・オーミツ第 ｉ 図 （ａン 第２ 図 第 ３ 区 （η〕
量素子を示し２、回１．ｍ （、＋１ ｒｊ平面図、（
１））は（ａ）の八−八′ｆと二かける断面図、第２図
ＱＪ第１１ｎ’′ｌに示した各層素子の等価回路図、第
３図Ｉｌｊ本発明による一実施例の容拐叱子を示し、同
図（ａ丹：ｌ：平角１図、（ｂ丹よ（３）のＢ−Ｂ′に
おける断面図である。 １・・・基板、２・・・エピタキシャル層、３・・・４
・細物拡散層、４・・・絶縁膜、５・・・くζ属電極、
６・・・オーミツ第 ｉ 図 （ａン 第２ 図 第 ３ 区 （η〕
Claims (1)
- １、半導体基板上のｎ＋又はｐ＋形不純物拡散層と、該
不純物拡散層上の絶縁膜と金属電極を備えて成る容量素
子に訃いて、上記不純物拡散層とオーミックコンタクト
しているオーミック電極を上記金属電極の周囲の少なく
とも２側面に沿って設けたことを特徴とする半導体装］
ｄ、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809382A JPS5947755A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809382A JPS5947755A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947755A true JPS5947755A (ja) | 1984-03-17 |
Family
ID=15664143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15809382A Pending JPS5947755A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971924A (en) * | 1985-05-01 | 1990-11-20 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
| US5006480A (en) * | 1988-08-08 | 1991-04-09 | Hughes Aircraft Company | Metal gate capacitor fabricated with a silicon gate MOS process |
| US6100591A (en) * | 1998-05-25 | 2000-08-08 | Nec Corporation | Semiconductor device and method of fabricating the same |
-
1982
- 1982-09-13 JP JP15809382A patent/JPS5947755A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971924A (en) * | 1985-05-01 | 1990-11-20 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
| US5006480A (en) * | 1988-08-08 | 1991-04-09 | Hughes Aircraft Company | Metal gate capacitor fabricated with a silicon gate MOS process |
| US6100591A (en) * | 1998-05-25 | 2000-08-08 | Nec Corporation | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070690A (en) | VMOS transistor | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| KR100398164B1 (ko) | 절연게이트반도체장치 | |
| US4231059A (en) | Technique for controlling emitter ballast resistance | |
| JP3221489B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS5947755A (ja) | 半導体装置 | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JPH10270689A (ja) | 半導体装置 | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JPS62130551A (ja) | 集積回路 | |
| JP2000340580A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JP2774220B2 (ja) | 半導体装置 | |
| JP3634726B2 (ja) | 高周波半導体装置 | |
| JPH0239468A (ja) | 半導体装置 | |
| JPS6254951A (ja) | 半導体装置 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPS59101867A (ja) | 半導体素子 | |
| JP2003092415A (ja) | Ｓｏｉ構造ダイオード | |
| JPS6148788B2 (ja) | ||
| JPS5835981A (ja) | 半導体装置 | |
| JPS58216439A (ja) | 半導体装置 | |
| JPH02283055A (ja) | 半導体装置に形成されたコンデンサ |