JPS5944718B2

JPS5944718B2 - ランダムアクセス方法

Info

Publication number: JPS5944718B2
Application number: JP21085783A
Authority: JP
Inventors: 正利大竹; 武志前田; 守司泉田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-11-11
Filing date: 1983-11-11
Publication date: 1984-10-31
Also published as: JPS59132463A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、高密度記録の回転記録体の情報よみ取り時の
ランダムアクセス方法、とくに、ランダムアクセスのた
めのトラックアドレス情報よみ取り時のエラーチェック
を考慮したランダムアクセス方法に関する。

〔発明の背景〕

従来の磁気ディスクによる映像情報フィルムでは、トラ
ック間隔が広く（約５００ｔｔｍ）、機械的位置の検出
によるのみで、任意番地の高速検索が可能であつた。

また、光ビームによつて映像情報を再生する光ビデオデ
ィスク装置による任意番地の高速検索に関しては、昭和
５１年６月１６日付の当社出願による「アドレス記録再
生方式」〔特願昭５１−６９７９４号（特開昭５２−
１５３４０３号）〕の手法がとられている。

この発明は、回転記録体に多数のトラックを記録してお
き、そのうちの１つを選択し、そのトラックに記載され
た映像情報を再生するものである。

このトラックの選択用に用いるアドレス信号を、各トラ
ックにあらかじめ記録しておき、このアドレス信号が所
定のアドレスか否かを検出しながら、所定のアドレスに
至らしめるアクセス方式であるため、途中でよみ出され
るアドレス信号が正確でないと、きわめて、異常な番地
に到達する。実際の記録では、きわめて、高密度に情報
を記録しているため、アドレス読出し時の過度現像およ
びドロップアウト等に起因してアドレス信号のエラーが
しばしば発生することがみられた。このため、ランダム
に任意のトラックの選択が困難となつた。〔発明の目的
〕本発明は、記録媒体上に事前の番地付けされて記録され
た情報を、任意に高速で検索せしめる装置において、検
索のための飛び越しによる過渡現象、および、ドロツプ
アウト等に起因する誤検索を防止したランダムアクセス
方法を提供することを目的とする。

〔発明の概要〕

かかる目的を達成するため、本発明では、記録媒体上に
設けられた複数の記録溝の各々に識別信号を記録してお
き、読取りヘツドにより検出された該識別信号と所望の
記録溝に対応する識別信号とを比較し、それによつて該
所望の記録溝を検索するランダムアクセス方法において
、上記検出された識別信号と上記所望の記録溝に対応す
る識別信号との差に応答して読取り対象の記録溝を所定
数変化せしめ、変化せしめた後の読取り対象の記録溝か
ら検出された識別信号がエラーを有するか否かを検出し
、エラーが検出されたときには変化せしめる前の読取り
対象の記録溝から検出された識別信号を読取り対象の記
録溝の上記変化数だけ変化させて上記変化せしめた後の
読取り対象の記録溝の識別信号とし、正常な識別信号が
検出されたときには当該識別信号を上記変化せしめた後
の読取り対象の記録溝の識別信号とすることを特徴とす
る。

〔発明の実施例〕

第１図は、ビデオデイスク９４の記録状態を示すもので
ある。

デイスク９４ほ矢印９８の方向に毎分１８００回転で中
心軸９９のまわりに回転しており、その１回転により連
続した記録溝からＮＴＳＣ方式による１画面（１フレー
ム）すなわち、２フイールドに相当する周波数変調され
た信号が読出される。記録溝は、円中心に向つてスパイ
ラル状となつており、各フレームに対する記録溝には、
そのフレームの番地が記録されている。記録溝の間隔は
２μｍである。ビデオデイスク９４に記録された点７１
から点７２に至る記録溝７４を仮にＫ番地とするとその
内側の点７２から７３に至る記録溝７４１はＫ＋１番地
となり、それぞれには、後述のエラーチエツクおよびエ
ラー補正を目的として、面上の２つの直径９５，９６で
囲まれた２つの領域９７，９γには互いに同一のアドレ
スを示す奇数フイールドアドレスと偶数フイールドアド
レスが記録されている。第２図は、記録溝７４の復調波
形ｖを示す。奇数フイールド期間を７８、偶数フィール
ド期間を７８′としたとき、７５は奇数フイールドの垂
直同期パルス期間７６は奇数フィールドアドレス信号期
間、７７は奇数フイールド映像信号期間を示し、７５′
，７６″，７ｒは、偶数フイールドにおける各種信号期
間でそれぞれが、奇数フイールドにおける期間７５，７
６，７７に対応している。第３図Ａは第２図における奇
数フイールドアドレス信号期間７６の信号Ｖの拡大図で
ある。アドレス信号はｎビツトのアドレスビツトと１ビ
ツトのパリテイビツトからなる（ｎ＋１）ビツトの信号
である。隣接する水平同期パルス７９の間に位置する。
水平走査期間にはこの（ｎ＋１）ビツトのうちの２ビツ
トの信号が含まれている。図において２０，２１，・・
・・・・・・・・・・・・・２ｎ−１はそれぞれ第１番
目から第ｎ番目までのアドレスビツトを表わし、Ｐはパ
リテイピツトを表わす。偶数フイールドアドレス信号期
間７６″にも同く同じように、アドレス信号が含まれて
おり、かつそのアドレス信号は奇数フイールドアドレス
信号期間７６に含まれているアドレス信号と同じアドレ
スを表わすためのものである。第４図は本発明を実施す
る映像フアイル装置の概略プロツク図である。第５図は
シーケンスコントローラ６０の詳細論理回路図である。
第６図はエラーチエツク回路４０の概略プロツク図であ
る。第７図はエラー補正回路の概略回路図である。第８
図は第４図のフアイル装置動作の流れを示すフローチヤ
ートである。以下第８図のフローに従い、かつ第５図〜
第７図を参照しながら第４図の装置の構成および動作を
説明する。この装置の電源投入後、キーボード５２によ
り目標番地を線５２Ｂを介して目標番地レジスタ５４へ
送り、さらにキーボード５２から起動信号Ｔを線５２Ａ
を介して送出することにより目標番地レジスタ５４に目
標番地をセツトする（第８図、ブロツク１０１）。

このとき、起動信号Ｔはシーケンスコントローラ６０に
同時に送られ、それに探索動作開始を知らせる。シーケ
ンスコントローラ６０内のＲ−Ｓフリツブフロツプ６０
８（第５図）はこの信号Ｔによりセツトされる。その高
レベル出力は線６０Ｋを介してビデオスイツチ１４をオ
フとする。これによりモニタ表示が禁止される（第８図
、プロツク１０２）。目標番地レジスタ５４の出力と現
在番地レジスタ５６の出力とは減算器５８に入力されそ
こでその両出力の差が計算される。

この減算の結果、差の絶対値Ｙが線５８Ａ上に、差の符
号ＵＤがボロ一端子ＢＯから線５８Ｂ土に出力される。
ランダムアクセス開始前には現在番地レジスタ５６には
読出しヘツド１０が現在読出し可能となつているトラツ
クのアドレスまたは、そのトラツクのアドレスと予測さ
れるアドレスが記憶されている。シーケンスコントロー
ラ６０は、第５図に示すごとく、差信号Ｙをレジスタ６
１２に記憶された値Ｍ２との大小を比較器６１０で比較
する。Ｍ２はたとえば３２ＶＣ選ばれる。この差信号Ｙ
がＭ２以上又はＭ２より小かに応じて比較器６１０から
は高レベル又は低レベルの信号が出力され、アンドゲー
ト６１６へ送られる。アンドゲート６１６へは遅延回路
６１４で遅延された起動信号Ｔが入力される。遅延回路
６１４は、比較器６１０から差信号ＹとＭ２の確定した
比較結果が出力された後に、起動信号Ｔをアンドゲート
６１６へ出力するように、起動信号Ｔを遅延する。この
アンドゲート６１６の出力はフリツプフロツプ６１８の
セツト端子へ入力される。従つてフリツプフロツプ６１
８はＹ≧Ｍ２のときはセツトされ、Ｙ＜Ｍ２のときはセ
ツトされない。ＹがＭ２以上か否かのチエツクは、読出
しヘツド１０をモータ８３によつて高速に移動させるか
否かをきめるために行われる。従つてこのフリツプフロ
ツプ６１８の出力はモータを早送りさせるか否かの判断
（第８図プロツク１０３）結果を示すことになる。フリ
ツプフロツプ６１８がセツトされ、早送り番号Ｊを送出
すると、早送り動作（第８図、プロツク１０４）が次の
ように行われる。

シーケンスコントローラ６０から線６０Ａを介して、フ
リツプフロツプ６１８の高レベル出力Ｊが第４図の送り
モータ制御回路７０へ送られる。

一方、この送りモータ制御回路７０には、減算器５８か
ら、差信号Ｙおよび符号信号ＵＤがそれぞれ線５８Ａ，
５８Ｂを介して入力される。送りモータ制御回路７０は
、これらの信号を受け、差信号Ｙで示されたアドレス差
に相当する距離をかつ符号信号ＵＤで示される移動方向
へ、読出しヘツド１０を移動せしめる信号を、モータ８
３へ線７０Ａを介して送出する。モータ８３はこの信号
に応答して回転し、その結果読出しヘツド１０を所定量
移動せしめる。読出しヘツド１０はレーザ２と、これか
らの光を反射するミラー３、ハーフミラー４およびミラ
ー５、フオーカスレンズ６、フオトセル７ならびにアン
プ８よりなる。

これらの部品ほ機械的に相互に固定されており、これら
の部品全部がモータ８３によつて移動される。このモー
タ８３が所定の回転を行ない、その結果、読出しヘツド
１０が目標アドレスのトラツクの近傍に移動されると、
送りモータ制御回路７０ぱ早送り終了を示す信号ＦＥを
線７０Ｂを介してシーケンスコントローラ６０へ送出す
る。

この信号ＦＥはフリツプフロツプ６１８のりセツト端子
Ｒに入力される。従つてフリツプフロツプ６１８はこの
信号ＦＥによりりセツト状態になる。

このフリツプフロツプ６１８の出力Ｊは反転されたうえ
でフリツプフロツプ６２０のトリガ端子Ｔに入力される
。従つて、フリツブフロツプ６２０は、フリツプフロツ
プ６１８がりセツトされたときにセツトされる。従つて
フリツプフロツプ６２０は早送り動作が終了したことを
示す信号を出力する。なお早送り信号Ｊは同時にエラー
補正回路５０へ線６０Ｇを介して送られ、エラー補正回
路に早送り中であることを示す。この早送り後において
は番地読取り動作１０５が次のようにして送われる。

デイスク９４から反射された光はミラー５、ハーフミラ
ー４を通してフオトセル７で検出されアンプ８によつて
増巾される。このとき、第４図に図示されていないトラ
ツキング装置により、デイスク９４上に照射された光ス
ポツトの位置と記録溝の位置とのずれを検出し、この信
号をミラー制御回路に送り、ミラー５の偏向角を制御し
、これにより光スポツトの位置と記録溝の位置とを合せ
る（トラツキングする）。アンプ８によつて増巾された
ＦＭ波は、ＦＭ復調回路１２で復調され、ＮＴＳＣのビ
デオ信号（第２図Ｖ）に変換される。このビデオ信号ｖ
は同期信号分離回路１８と、アドレス信号抜取り回路２
４、さらにモニタ表示のためのビデオスイツチ１４へ分
配される。同期信号分離回路１８ＶＣよつて水平同期パ
ルスと垂直同期パルスがビデオ信号ｖから分離され、こ
れらのパルスは、ノイズリミツタを含むＡＦＣ（自動周
波数調整）回路２０によつて周波数調整がなされ、かつ
ドロツプアウト成分などのノイズを除去された後、タイ
ミング信号発生回路２２および回転モータ制御回路７６
へ入力される。回転モータ制御回路７６は、入力された
水平同期パルス、垂直同期パルスを内臓の水晶発振器に
よる基準パルスと比較しながら、回転モータ７８を毎分
１８００回転で駆動する。タイミング信号発生回路８６
は、水平同期パルスおよび垂直同期パルスに応答して、
第３図に示す、アドレス情報読取りのためのタイミング
信号Ｂ，Ｃ，Ｄおよびミラー５のジアップのタイミング
を制御する信号Ｅを発生する。タイミング信号Ｂはアド
レスビツトだけを信号ｖから抜取るためのタイミング信
号であり、タイミングＣは抜取られたアドレス信号を読
取るためのタイミング信号、さらにタイミング信号Ｄは
、偶数フイールドの場合にのみ発生し、その立上りエツ
ヂ８０はアドレス信号読取結果の判定タイミングを定め
るものであり立下りエツジ８１はその判定を実行するタ
イミングを定めるものである。

（詳細は後述する。）一方、アドレス信号抜取り回路２
４は、タイミング信号発生回路２２から線２２Ｂを介し
て入力されるタイミング信号Ｂでビデオ信号からアドレ
ス信号のみを抜取り、アンドゲート２６を介して（ｎ＋
１）ビツトの容量を有するシフトレジスタ２８のデータ
入力端子へ入力する。アンドゲート２６はシーケンスコ
ントローラ６０からの線６０Ｆ上の信号ＭＳにより制御
され、送りモータ８３により目標番地付近に読出しヘツ
ドが移動し、番地情報をよみ取るべき時刻において開状
態となる。シフトレジスタ２８はタイミング信号発生回
路２２から線２２Ｃを介してそのクロツク端子に入力さ
れるタイミング信号Ｃをシフトクロツク信号として、（
ｎ＋１）ビツトのアドレス信号を順次１ビツトづつ読込
んでゆく。これで奇数フイールドアドレスがシフトレジ
スタ２８にまず格納される。更にそのフイールドに続く
偶数フイールドアドレスの読取時に、タイミング信号Ｃ
に応答してシフトレジスタ２８からすでに記憶されてい
る奇数フイールドアドレス信号が順次同じく（ｎ＋１）
ビツトの容量のシフトレジスタ２９へ入力される。シフ
トレジスタ２９は線２２Ｃを介して入力されるタイミン
グ信号Ｃをシフトクロツクとして入力信号を順次記憶す
る。この間シフトレジスタ２８ぱシフトレジスタ２９の
記憶動作と並行して新しく偶数フィールドアドレスを格
納する。こうしてシフトレジスタ２８，２９には目標番
地付近の１つの画面に対する偶数奇数のフイールドのア
ドレスが記憶される。こうして番地読取り動作（第８図
、プロツク１０５）が行われる。次にシフトレジスタ２
８，２９の内容がエラーチエツク回路４０へそれぞれ線
２８Ａ，２９Ａを介して入力され、エラーの有無が判定
される（プロツク１０６）。第６図はエラーチエツク回
路４０の詳細を示す。

コンパレータ４３はシフトレジスタ２８，２９からそれ
ぞれ線２８Ａと２９Ａを介して入力される偶数フイール
ドアドレス信号、奇数フイールドアドレス信号を比較し
、これらが一致しておれば線４３Ａ上に高レベルの一致
信号を出力する。パリテイチエツカ４１，４２はそれぞ
れ、上記の偶数フイールドアドレス信号、奇数フイール
ドアドレス信号のパリテイチエツクを行ないその結果を
線４１Ａ，４２Ａ上に出力する。すなわち、各々の（ｎ
＋１）ビツトのアドレス信号のうぢ１゛であるビツト数
が奇数叉は偶数であるかに応じて、パリテイエラーがな
い又はあることを示すための高レベル又は低レベルの信
号をそれぞれの回路が出力する。アンドゲート４４の出
力線４０Ａ土には、従つて、偶数フイールドアドレス信
号と奇数フイールドアドレス信号が互いに一致し、かつ
いずれもパリテイエラーを有しないときのみ高レベルと
なる信号０Ｋが出力される。この信号０Ｋは第４図のエ
ラー補正回路５０、シーケンスコントローラ６０へ線４
０Ａを介して送られる。パリテイチエツカ４１と４２の
出力線４１Ａ，４２Ａ土の信号と、線２８Ａ，２９Ａ上
の偶数および奇数フィールドアドレスビツト（パリテイ
ビツトを除くｎビツト）とは、それぞれ偶数、奇数フイ
ールドデータＥＶ，ＯＤとして第４図のエラー補正回路
５０へ線４０Ｄ，４０Ｂを介して、それぞれ送られる。
また線２９Ａ土の奇数フイールドアドレスビツト（ｎビ
ツト）は信号０１ｙとして線４０Ｃを介して第４図の現
在番地レジスタ５６へ送られる。こうしてエラーチエツ
クの動作（第８図、プロツク１０６）が終了する。

もし、エラーチエツクの結果、エラーありと判定された
場合には、＋１ジアップ動作（第８図、プロツク１０７
）に移る。この動作はシーケンスコントローラ６０（第
５図）において次のように処理される。信号０Ｋが出力
されず、従つてアンドゲート６２２は開かず、従つて、
早送り終了後にセツトされているフリツプフロツプ６２
０はりセツトされることはない。このフリツプフロツプ
６２０の出力はオアゲート６２８を介してアンドゲート
６２９に入力させる。この状態でタイミングパルス発生
回路２２（第４図）から線２２Ｅを介して、信号Ｄに約
１水平走査期間だけ遅れて出力されるパルスＥによりア
ンドゲート６２９がオンとなり、線６０Ｃを介して高レ
ベルの信号ＳＪがミラー制御回路７４（第４図）へ送ら
れる。ミラー制御回路７４はこの信号をうけて１トラツ
ク分だけ無条件に光スポツトが移動するように、ミラー
５の偏向角を制御する信号を線７４Ｂ上に出力する。こ
うして＋１ジアップ動作（第８図、プロツク１０７）が
終了し、再びプロツク１０５（第８図）の番地読取り動
作を行なう。

この番地読取り動作の結果エラーなしと判断された場合
には読取り番地を現在番地レジスタ５６（第４図）へ記
憶する動作（第８図、プロツク１０８）を第５図に示す
シーケンスコントローラ６０により次のように行われる
。すなわち、エラーチエツク回路４０により高レベルの
０Ｋ信号が線４０Ａ上に出力された状態において、パル
スＤがシーケンスコントローラ６０内のアンドゲート６
２２に入力されると、このゲートぱ開となり、パルスＤ
は微分回路６２４を介してかつ反転された後フリツプフ
ロツプ６２０のりセツト端子Ｒに入力される。この結果
、フリツプフロツブ６２０はパルスＤの立下がり時にり
セツトされる。このフリツプフロツプ６２０の出力とア
ンドゲート６２２の出力は、前者はオアゲート６３０を
通して、後者は直接に、アンドゲート６３２に入力され
る。この結果アンドゲート６３２からは高レベルの信号
ＡＡがパルス、Ｄが高レベルである間だけ出力される。

しかもこの信号ＡＡは１回出力されると、その後フリツ
プフロツプ６２０がりセツトされるためにその後は出力
されない。この信号ＡＡは線６０Ｄを介して現在番地レ
ジスタ５６（第４図）へ送られる。

このレジスタ５６は、この信号ＡＡを受けて、線４０Ｃ
を介して入力される読取られたアドレス信号０びを取り
込む。こうして、読取番地をレジスタ５６へ取り込む動
作（第８図、プロツク１０８）が終了する。この動作と
ほとんど並行して読取り番地をエラー補正回路５０内の
補正用メモリに記憶する動作（第８図、プロツク１０９
）が行われる。すなわち、フリツプフロツプ６２０の高
レペルの信号ＳＪはオアゲート６２８，６６６を介して
線６０Ｈ上に送られる。この線６０Ｈ上の信号ＲＧはエ
ラー補正回路５０へ送られ、その回路内の補正用メモリ
に読取り番地信号ＥＶ，ＯＤを取り込むことを指示する
。このときのエラー補正回路５０の動作は後で説明する
。

第８図のプロツク１０３において早送りが必要か否かチ
エツクされた結果、Ｙ＜Ｍ２であり早送が必要でないと
判断された場合およびプロツク１０９の動作が終了した
場合には、プロツク１１０のテストが行なわれる。

前者の場合には、フリツプフロツプ６１８はセツトされ
ず、りセツトされたままである。従つて早送り信号Ｊは
出力されない。またフリツプフロツプ６２０は、トリガ
信号が入力されないのでりセツトされたままである。ま
た、第８図のプロツク１０９による動作の終了後におい
てはフリツプフロツプ６１８と６２０はりセツトされた
状態にある。

この状態においては、第８図のプロツク１１０の士ｎジ
アップ（マルチジャンプ）が必要か否かのチエツクが次
のように、差信号Ｙが所定値より大きいか否かを判断す
ることにより行われる。フリツプフロツプ６４０は遅延
回路６１４を介して与えられる起動信号Ｔによりセツト
される。

減算器５８（第４図）より入力される差信号Ｙはコント
ローラ６０内の比較器６３４において、レジスタ６３６
内に記憶された値ｍ１と比較される。この値は例えば２
〜８のいずれかにえらばれうるがここでは例として３と
する。比較器６３４はＹがＭ，より小さいときに高レベ
ルの信号を出力す．る。

フリツプフロツブ６１８，６２０がりセツト状態にある
と、アンドゲート６３８には、ノアゲート６２６を介し
て入力される高レベルの信号が供給され、比較器６３４
から入力される高レベルの信号とともにアンドゲート６
３８はオン状態になる。この結果フリップフロツプ６４
０はりセツトされる。一方、比較器６３４はＹがｍ１以
上のときには高レベルの信号を出力しない。従つてフリ
ツプフロツブ６４０はりセツトされない。結局、フリツ
プフロツプぱＹとｍ１との比較結果、すなわち、±ｎジ
アップが必要か否かを表示する。こうして第８図のプロ
ツク１１０の動作が終了する。Ｙ＞ｍ１のときには士ｎ
ジアップ（マルチジャンプ）を行．なう（第８図、プロ
ツク１１１）。

すなわち、ミラー制御回路７４によりミラー５の偏向角
を士ｎトラツク分だけ変化せしめる。このための制御は
次のように行われる。フリツプフロツプ６１８，６２０
がともにりセツト状態にあるとノアゲート６２６は高レ
ベルの信号が出力する。一方フリツプフロツプ６４０は
セツトされた状態にあるのでゲート６４２はオン状態に
ある。アンドゲート６２７に、信号Ｅが線２２Ｅを介し
てタイミング信号発生回路２２から入力されたとき、こ
のアンドゲート６４２の高レベル信号はマルチジャンプ
指示用の信号ＭＪとして線６０Ｂを介してミラー制御回
路７４（第４図）へ入力される。ミラー制御回路はこの
信号ＭＪおよび線５８Ｂを介して減算器５８（第４図）
から線５８Ｂを介して入力される符号信号ＵＤに応答し
てミラー５の偏向角を＋ｎ又は−ｎトラツク分のみ変化
せしめる信号を送出する。こうして＋ｎジアップの動作
が、パルスＥが高レベルにある間に終了する（第８図、
プロツク１１１）。このジアップ後ミラー制御回路７４
はジアップ数を示す信号Ｊｎを線７４Ａを介してエラー
補正回路５０へ送り、そこで記憶される。この後、次の
１回転の間に奇数フイールドアドレスと偶数フイールド
アドレスがシフトレジスタ２９と２８（第４図）にそれ
ぞれ読取られる（第８図、プロツク１１２）。このよみ
とられたアドレスはエラーチエツク回路４０においてエ
ラーチエツクされる（第８図、プロツク１１３）。この
エラーチエツクの結果、エラーなしと判明した場合には
、読取られた番地０Ｄを現在番地レジスタ５６へセツト
する動作（第８図、プロツク１０８）が行われる。この
動作は次のように行われる。第５図に示されるシーケン
スコントローラ６０内のアンドゲート６２２にはエラー
チエツク回路４０から高レベルの信号０Ｋが入力される
ので、パルスＤがこのアンドゲート６２２に入力された
とき、アンドゲート６２２は高レベルの信号を出力する
。この出力はアンドゲート６３２に入力される。アンド
ゲート６３２の今一つの入力端子にはアンドゲート６４
２、オアゲート６４４と６３０を介してフリツプフロツ
プ６４０から高レベルの信号が入力されている。従つて
アンドゲート６３２からは信号Ｄがアンドゲート６２２
に入力されている間高レベルの信号ＡＡを出力する。こ
の信号ＡＡは、すでに述べたように現在番地レジスタ５
６（第４図）にアドレスデータ０Ｙｆを取り込ませる。
こうして第８図のプロツク１０８の動作が終了すると第
８図のプロツク１０９の動作が行われる。

このためにはアンドゲート６４２からの高レベル信号を
うけてオアゲート６６６から出力される高レベルの信号
ＲＧにより、エラー補正回路５０にて行われる。一方、
第８図のプロツク１１３のエラーチエツクの結果、エラ
ーありとされた場合、第８図のプロツク１１４の動作が
第５図のシーケンスコントローラ６０により次のように
行われる。

すなわち、この場合には信号０Ｋがエラーチエツク回路
４０から出力されないのでコントローラ６０内のアンド
ゲート６２２はオフのままであり線６０Ｄ土にぱ信号Ａ
Ａは出力されない。そのかわりに、アンドゲート６４８
から高レベルの信号が出力される。すなわちアンドゲー
ト６４６は０Ｋの反転信号およびアンドゲート６４２の
高レベル信号が入力されているのでオンである。アンド
ゲート６４８には信号Ｄとこのアンドゲート６４６の高
レベル出力が印加されるのでオンとなる。従つてアンド
ゲート６４８は信号Ｄが印加されている間だけ、高レベ
ルの信号を出力する。この高レベルの信号はパルス列発
生回路６５２を起動する。

この回路６５２はレジスタ６５４に記憶された値ｎに等
しい数のパルス列を発生する。このｎはｍ１より小さ・
く、例えば２に選ばれる。この回路６５２の出力はアン
ドゲート６５６へ入力される。アンドゲート６５６は、
アンドゲート６４２からの高レベル信号により開状態に
あるので、この入力されたパルス列をそのまま出力する
。このパルス列信号は信号ＣＬＫとして線６０Ｅを介し
て現在番地レジスタ５６（第４図）に入力される。この
現在番地レジスタ５６はアツブ、ダウン可能なカウンタ
にて構成されており、この信号ＣＬＫに応答しかつ減算
器５８（第４図）から線５８Ｂを介して入力されている
符号信号ＵＤに応答してｎだけカウントアツプ又はカウ
ントダウンする。こうして現在番地レジスタ５６には士
ｎジアップに対応して、ジアップ前の番地をＲＲとする
とＲＲ＋ｎ又はＲＲ−ｎの値が記憶される（第８図、プ
ロツク１１４）。この動作の後、第８図のプロツク１１
５の動作が行われる。

この動作は第８図のプロツク１１３においてエラーなし
と判断された場合と同じく信号ＲＧが高レベルであり、
エラー補正回路５０においてこの信号ＲＧに応答して行
われる。第８図のプロツク１０９，１１５の動作の終了
後は再びプロック１１０が第５図のシーケンスコントロ
ーラにて行われる。

現在番地レジスタ５６（第４図）に新しいアドレス値を
設定したときの差信号Ｙとレジスタ６３６との値が比較
器６３４で比較される。

この比較器６３４から高レベル信号が出力されないかぎ
りプロツク１１１から１０９または１１５までの動作が
くり返される。Ｙ〈ｍ１となり比較器６３４から高レベ
ル信号が出力されるとプロツク１１６の動作が始まる。
比較器６３４からの高レベル信号によりフリツプフロツ
プ６４０はりセツトされる。

この結果、それまでフリツプフロツプ６４０の高レベル
信号で閉状態にあつたアンドゲート６６４は開状態とな
りフリツプフロツプ６６２の出力をそのまま出力する。
フリツプフロツプ６６２ぱ遅延回路６１４の出力により
セツトされている。デコーダ６５８には差信号Ｙが入力
され、その出力はアンドゲート６６０を介してフリツプ
フロツプ６６２のりセツト端子に入力される。

このデコーダ出力は信号ＹがＯと等しい時高レベルの信
号を出力し、フリツプフロツプ６６２をりセツトする。
フリツプフロツプ６１４はすでに遅延回路６１４の出力
がオアゲート６７２を介してそのりセツト端子に入力さ
れたときに、りセツトされている。アンドゲート６６０
が高レベルを出力したときに、この高レベル信号により
フリツプフロツプ６７４はセツトされる。この結果、線
６０１上に高レベルの信号ＲＰが出力され、アンドゲー
ト６７６からは線６０Ｊ上に信号Ｄと０Ｋがともに高レ
ベルの信号ＰＰが出力される。これは目標番地と現在番
地レジスタ内の値とが等しいときである。これらが等し
くないときにはフリツプフロツプ６６２はりセツトされ
ない。

従つてアンドゲート６６４からぱ高レベルの信号が出力
され、オアゲート６２８、アンドゲート６２９を介して
高レベルの信号ＳＪが線６０Ｃ上に出力される。この信
号ＳＪが出力されるのは線２２Ｅから信号Ｅが入力され
たときである。信号ＳＪぱ線６０Ｃを介してミラー制御
回路７４（第４図）へ送られる。ミラー制御回路７４は
この信号ＳＪおよび減算器５８（第４図）から入力され
る符号信号ＵＤにより＋１又は−１のトラツク数のジア
ップをすべくミラー５へ信号を送出する。このときミラ
ー制御回路７４から、ジアップ数を示す信号Ｊｎを線７
４Ａを介してエラー補正回路５０へ送る。こうして第８
図のプロツク１１７の動作が終了する。この後の一回転
の間に再びこのジアップ後のトラツクのアドレスをよみ
出す（第８図、プロツク１１８）。

さらにこのよみ出しアドレスについてエラーチエツクを
行ない（第８図、プロツク１１９）、エラーありの場合
、次のタイミング信号Ｄの立上がり時にアンドゲート６
４６，６４８がすべてオンとなりアンドゲート６４８か
ら高レベルの信号が出力される。このときアンドゲート
６５０にはアンドゲート６６４より−高レベルの信号が
入力されるのでアンドゲート６５０より信号Ｄが高レベ
ルの間隔レベルとなる信号が単１のクロツクパルスＣＬ
Ｋとして線６０Ｅ土に出力される。一方、このときアン
ドゲート６５６は、フリップフロップ６４０がりセツト
されたためオフ状態にありパルス列発生回路６５２から
はパルス列を出力しない。この信号ＣＬＫは現在番地レ
ジスタ５６（第４図）に線６０Ｅを介して送られる。

現在番地レジスタ５６はこの信号ＣＬＫおよび減算器５
８（第４図）からの符号信号ＵＤに応答して１だけカウ
ントアツプまたはカウントダウンする。こうして、現在
番地レジスタ５６にはジアップ前の値ＲＲに対して、Ｒ
Ｒ＋１又はＲＲ−１が記憶され、プロツク１２０の動作
を行なう。その後プロツク１２１（第８図）の動作に移
る。これはアンドゲート６６４、オアゲート６２８、オ
アゲート６６６を介して線６０Ｈ上にフリツプフロツプ
６６２から出力される高レベルの信号ＲＧをうけて、エ
ラー補正回路５０が行なう。プロツク１１９（第８図）
の動作においてエラーなしと判断された場合、すなわち
信号０Ｋが線４０Ａ上に出力された場合線６０Ｄ上に信
号ＡＡが出力され、線４０Ｃ土の信号０Ｄをレジスタ５
６へセツトする（第８図、プロツク１２２）。

さらに信号ＲＧによりエラー補正回路５０が線４０Ａ，
４０Ｂ，４０Ｄ上の信号０Ｋ，０Ｄ，ＥＶをとり込む（
第８図、プロツク１２３）。その後プロツク１１６の動
作に移り、目標番地に到達したことが検出されるまでプ
ロツク１１６〜１２１又は１１６〜１２３の動作がくり
返される。目標番地に到達されたことが検出されたとき
、デコーダ６５８は高レベルの信号を出力し、フリツブ
フロツブ６６２をりセツトする。この結果次のプロツク
１２４以下の処理がエラー補正回路５０により行われる
。

これらの処理ならびに説明を省略したプロツク１０９，
１１５，１２１，１２３の処理を、第７図を参照して説
明する。第７図はワンチツブのマイクロプロセツサを用
いて構成したエラー補回路５０を示す。

マイクロコンピユータシステム２５０はマイクロプロセ
ツサ一２５１（例えばインテル社１８０８０型）、入出
力（１／０）バス２５０Ａとマイクロプロセツサ２５１
間のデータの転送を制御するＩ／０バスコントローラ２
５２、マイクロプロセツサ一２５１のステータスを解読
し、１／０バスコントローラ２５２を制御するステータ
ス制御回路２５３、割込バス２５７Ａを介して入力され
る割込み信号に基づいてマイクロプロセツサ２５１への
割込みを制御する割込制御回路２５４、マイクロプロセ
ツサ一２５１のマシンサイクルを決定するクロツク発生
器２５５、メインメモリ２５６からなる。

メインメモリ２５６は制御プログラムを記憶するための
リードオンリーメモリ（ＲＯＭ）と、入出力データを演
算等のために記憶させるランダムアクセスメモリ（ＲＡ
Ｍ）を持つ。割込みバス２５７Ａにはそれぞれ割込レベ
ル３，２，１のためのバスドライバ２５７，２５８，２
５９が接続されている。割込レベルが低い程、割込の優
先度が高い。ランダムアクセスメモリ２７７，２７８，
２７９はエラーチエツク回路４０から出力されるアドレ
スデータ０Ｄ，ＥＶおよびミラー制御回路７４から出力
されるミラージャンプ数Ｊｎをそれぞれ記憶する。

このランダムアクセスメモリへのデータの記憶アドレス
はプログラムカウンタ２６６により供給される。この記
憶されたデータは、エラーのあるアドレスの補正に用い
られる。

カウンタ２８８は目標番地検出後のトラツクのアドレス
の読込みを繰り返した回数をカウントするためのもので
ある。

マイクロコンピユータシステム２５０の実行プログラム
は２種に分けられる。

これらの選択はバスドライバ２５７，２５８，２５９に
それぞれ入力される割込みレベルに依る。バスドライバ
２５９に信号Ｄが入力されると、マイクロプロセツサ一
２５１ぱフリツプフロツプ６１８，６２０，６４０，６
６２，６７４（第５図）の出力をとり込み、現在第８図
のどのフローの実行中かを識別する。バスドライバ２５
８に信号Ｐが入力されるとアドレスエラー補正ルーチン
（第８図、フロツク１２５）が起動される。

バスドライバ２５７に信号ＰＰが入力されるとアドレス
の確認ルーチン（第８図、プロツク１２６）が起動され
る。

まず始めにランダムアクセスメモリ２７７〜２７９への
データの取り込みについて説明する。

これは第８図の中のフローの中のプロツク１０９，１１
５，１２１，１２３の動作に対応する。信号Ｐ，ＰＰが
入力されていない条件下で早送り信号Ｊがシーケンスコ
ントローラ６０から線６０Ｇを介して入力されると、こ
の信号Ｊはオアゲート２７５を介してプログラムカウン
タ２６６のりセツト端子に入力され、プログラムカウン
タ２６６をＯにりセツトする。その後早送りが終了し、
補正用メモリ２７７，２７８，２７９へのデータの記憶
を要求する信号ＲＧが入力されている状態下で信号Ｄが
入力されるとアンドゲート２７１は開となり信号Ｄはノ
アゲート２７０を介してメモリ２７７，２７８，２７９
の書込み端子ＷＥに入力される。同時にこのノアゲート
２７０の出力はプログラムカウンタ２６６のトリガ端子
Ｔに入力される。従つてメモリ２７７，２７８，２７９
はプログラムカウンタ２６６で示されるアドレスの所に
それぞれ信号０Ｄ，ＥＶ，Ｊｎを、信号Ｄの立下り時に
とり込む。

この信号Ｄの立下がり時に同時にプログラムカウンタ２
６６はカウントアツプする。こうして信号Ｄが印加され
るごとにメモリ２７７，２７８，２７９にデータを取り
込む。

その後第８図のプロツク１１６のテストにより目標番地
が現在番地レジスタ５６（第４図）に登録されているこ
とが検出されると、すでに述べたごとく、信号ＲＧは低
レベルとなる。信号ＲＧが低レベルとなつた結果、ゲー
ト２７１はオフとなり、メモリ２７７〜２７９の書込み
端子に信号Ｄが送られなくなり、データの書込みが行わ
れなくなる。

さて、マイクロプロセツサ２５１はバスドライバー２５
９から信号Ｄがタイミング信号発生回路２２から線２２
Ｄを介して入力されるごとに、シーケンスコントローラ
６０内のフリツプフロツプ６１８，６２０，６４０，６
６２，６７４の出力ＦＬＧを線６０Ｌを介してアンドゲ
ート２６８から取り込む命令をＩ／Ｏバス２５０Ａ土に
送出し、とりこまれたフリツプフロツプの出力から、今
、第８図の動作フローの中のいずれの動作を実行中かを
識別する。

従つて信号ＲＧが低レベルになつた時点で、このＦＬＧ
信号からマイクロプロセツサ一は第８図のプロツク１１
６の処理が終了したことを知る。

このときマイクロプロセツサ２５１はプログラムカウン
タ２６６の内容ｊをアンドゲート２６３を介してメイン
メモリ２５６にとり込む命令を実行する。さらにこの命
令の実行後、現在番地レジスタ５６（第４図）の内容Ｒ
Ｒを線５６Ａ、アンドゲート２６７を介してメインメモ
リ２５６にとり込む命令を実行する。この後エラー補正
回路５０は第８図のプロツク１２４以下の動作を行なう
。

信号ＲＧが低レベルとなつた時点でエラーが検出された
かをテストする（プロツク１２４）。

この結果、エラーがないことが検出され、エラーチエツ
ク回路４０の出力０Ｋが高レベルのときには信号Ｄが高
レベルとなつた時刻において第５図のシーケンスコント
ローラ６０内のアンドゲート６７６から高レベルの信号
ＰＰが出力される。この信号ＰＰは線６０Ｊ、バスドラ
イバ２５７を通してマイクロコンピユータシステム２５
０へ入力される。この信号を受けマイクロコンピユータ
システム２５０は次の確認動作（第８図のプロツク１２
５）を行なう。この確認動作は第９図に示される。

プロツク１３１ではメモリ２７８中のデータＥＶのうち
、現在のトラツクの直前によみ出されたトラツクに関す
るデータＲｌＥと、メモリ２７９中のデータＪｎのうち
、そのトラツクから現在のトラツクへ到達するために光
ビームがジアップしたトラツク数Ｊ。との和が、メモリ
２７８中のデータＥＶのうち現在のトラツクに関するデ
ータＲ。Ｅに等しいか否かをチエツクする。このために
マイクロコンピユータシステム２５０はバス２５０Ａ上
にメモリ２７８内のデータＲｌＥをよみ出す命令および
そのときのアドレスを送出する。

このよみ出し命令をデコーダ２６１が解読すると、デコ
ーダ２６１はアンドゲート２６２を開く信号およびプロ
グラムカウンタ２６６に、このアンドゲート２６２から
送られるアドレス信号をセツトする信号（図示せず）を
送出する。さらにデコーダ２６１の出力によりアンドゲ
ート２６５が開かれ、プログラムカウンタ２６６の出力
であるアドレス信号によりメモリ２７８からよみ出され
たデータＲｌＥはメインメモリ２５６によみ出される。
同様にその後データＲＯＥがメモリ２７７からメインメ
モリ２５６へゲート２６４を介してよみ出される。同様
にその後メモリ２７９からゲート２６６を通してデータ
Ｊがメインメモリ２５６によみ出される。

これらのデータにより、Ｒ，Ｅ＋ＪＯ＝ＲＯＥがチエッ
クされる。

このチエツクによりこれらが等しくないと判断されたと
きにはプロツク１３２（第９図）の処理がなされる。す
なわちメモリ２７７のデータ０Ｄのうち、現在のトラツ
クの直前によみ出されたトラツクに関するデータＲｌＯ
と、メモリ２７９中のデータＪｎのうちそのトラツクか
ら現在のトラツクへ到達するために光ビ一ムがジアップ
したトラツク数Ｊ。との和が、メモリ２７７中のデータ
０Ｄのうち、現在のトラツクに関するデータＲ。Ｏとが
等しいか否かがチエツクされる。プロツク１３１，１３
２（第９図）でのテストの結果、いずれかのテストが成
立することが判明したときには第８図のプロツク１２７
の動作が行われる。すなわち、確認の結果いずれかのテ
ストが成立したとすると、マイクロプロセツサ一２５１
は現在よみ出しているトラツクの映像の表示を許容する
命令をＩ／Ｏバス２５０Ａに送出する。デコーダ２６１
からこの許容命令を解読して得られる許容信号ＣＲが線
５０Ｂを介してシーケンスコントローラ６０（第５図）
内のフリツブフロツブ６０８のりセツト端子に送られ、
これをりセツトする。このフリツプフロツプ６０８がり
セツトされた結果、ビデオスイツチ１４（第４図）はＦ
Ｍ復調回路１２の出力をＣＲＴ表示装置１６に送り映像
を表示せしめる。

プロツク１３２（第９図）でのテストの結果いずれのテ
ストも成立しないことが判明したときには、第８図のプ
ロツク１２６の操作が行われる。

このように第９図に従い確認することによりきわめて確
度の高いエラーチエツクがなされたことになる。なお、
以上の処理の間カウンタ２８８のリセツト端子には、０
Ｋ信号がゲート２８５，２８７を介して入力されている
のでりセツトされたままである。

一方、信号ＲＧが低レベルとなつた時点でエラーありと
判断され（第８図、フロツク１２４）、エラーチエツク
回路４０の出力０Ｋが低レベルのときには信号ＰＰが送
出されない。

また０Ｋ信号が低レベルのためにカウンタ２８８はりセ
ツトされず、ゲート２８６を介して入力される信号Ｄが
高レベルから低レベルになつたときにカウントアツプす
る。そして同じトラツクのアドレスが繰り返しよみ出さ
れ（第８図、プロツク１２９）、エラーチエツク（第８
図、プロツク１２４）がなされ、エラーなしとならない
限りこの読出し動作がくり返される。このくり返し回数
が所定値Ｍ３（例えば８〜１６）に達つしたか否かをテ
スト（第８図、プロツク１２８）し、所定値に達したこ
とが検出されると、カウンタ２８８はオーバーフローし
、信号Ｐを出力する。

この信号Ｐは線５０Ａ、ゲート６７２（第５図）を介し
てシーケンスコントローラ６０内のフリツプフロツプ６
７４（第５図）をりセツトする。この結果フリツプフロ
ツプ６７４ぱ信号ＲＰを出力しない。一方、この信号Ｐ
はマイクロコンピユータシステム２５０へバスドライバ
２５８を介して送られる。マイクロコンピユータシステ
ム２５０はこの信号をうけるとエラー補正動作（プロツ
ク１２６、第８図）を始める。このエラー補正動作の詳
細は第１０図に示すとおりである。まず、すでにメイン
メモリ２５６に記憶されているｊを参照しつつ、現在の
トラツクのｉ回前によみ出されたトラツクに関する、メ
モリ２７７内のデータＲｉＯとメモリ２７８内のデータ
ＲｉＥを順次よみ出し一致を検出し、すべてのｉ（１＝
０−ｊ）についてこれを行なう（プロツク２１０）。

比較の結果、すべてのｉについて一致がみられた時には
Ｒ。Ｅと現在番地レジスタ５６（第４図）内のデータＲ
Ｒとの一致を検出する（プロツク２２０）。このデータ
ＲＲは線５６Ａ、アンドゲート２６７を介してメインメ
モリ２５６に取り込まれる。

この比較の結果、一致がみられたときには第８図のプロ
ツク１２７の動作をする。

もし、プロツク２１０での一致検出の結果、すべてのｉ
については一致がみられなかつたときにはプロツク２３
０に示すように定数ａをＯとしたうえで、プロツク２４
０のテストを行なう。

すなわち、現在のトラツクをよみ出す前のａ回前によみ
出されたトラツクに関するメモリ２７８内のアドレスデ
ータＥＶのうち、パリテイチエツクの結果を表わすビツ
ト（これをＰａＥとする）が″１゛か否かをみる（プロ
ツク２４０）。ＰａＥ＝０であるときにはパリテイチエ
ツクの結果パリテイエラーがあつた場合である。このと
きにはプロツク２４２の動作に移る。このプロツクでは
メモリ２７７内の、現在のトラツクをよみ出す前のａ回
前によみ出されたトラツクに関するアドレスデータ０Ｄ
のうちパリテイチエツクの結果を表わすビツト（これを
ＰａＯと表わす）が″１゛か否かをチエツクする。この
チエツクの結果ＰａＥ＝０、ＰａＯ＝１と判明したとき
には、ＲａＥ，ＲａＯを入れかえる（プロツク２４４）
。ここにＲａＥ，ＲａＯは、現在のトラツクをよみ出す
前の、ａ回前によみ出されたトラツクに関する、それぞ
れメモリ２７８，２７７内のデータである。このことを
プロツク２４６，２４１に示されるごとくａ一ｊまでく
り返す。こうして少くともメモリ２７８にはパリテイエ
ラーのないデータが蓄積される。しかるにプロツク２４
２のテストの結果ＰａＯ＝ゞゞＯ″であれば、アドレス
エラーとして、画像の表示を許容する信号ＣＲを線５０
Ｂ上に送出しないで、ランダムアクセス動作を停止する
。しかしながら、もしプロツク２４１によりａ＝ｊに至
るまで少くともＰａＥ，ＰＯＥの一方が゛１”であつた
場合にはプロツク２５０の動作を行なう。

このプロツク２５０の動作はプロツク２２０においてＲ
。ＥＳ．ＲＲと判定された場合にも行われる。プロツク
２５０〜２６０では順次、ＲＲ−ＪＯ＝ＲＥＲＥ−Ｊ＝
ＲＥ・・・・・・・・・・・・・・・ＲＴ丁１）
１１２１ｊ−１Ｅ−ＪＰＩ−ＲｊＥか否かを比較する。

これらのブロック２５０〜２６０での比較の結果、いず
れかの比較により不一致があればエラーありとする。す
べてにおいて一致がみられた場合には、第８図のブロツ
ク１２７の動作をする。以上のごとくにしてきわめて信
頼度の高い目標アドレスの検出が可能となる。

以上の説明において、シフトレジスタ２８，２９へのア
ドレスの読取りを制御するゲート２６への制御信号ＭＳ
はシーケンスコントローラ（第５図）のオアゲート６７
０から線６０Ｆ上に与えられる。このオアゲート６７０
への入力はアンドゲート６４２の出力とオアゲート６６
８の出力である。オアゲート６６８の入力はフリツプフ
ロツプ６７４の出力とオアゲート６２８の出力である。
なお、第８図のフローにおいてプロツク１２５の動作は
省略し、ブロツク１２４の動作によりＮＯと判定された
後、ただちにプロツク１２７の動作を行なうことも可能
である。

以上で述べた実施例は、画像情報フアイルの高信頼性チ
エツク形ランダムアクセスシステムであるが、特徴の一
つであるアクセス終了時におけるアドレスエラーの自動
補正およびアクセス終了時のアドレス確認の便宜上、ト
ラツキングミラ一でのアクセスジャンプ毎にアドレスを
読込み、エラーをチエツクし、エラー補正用レジスタ群
に登録を行つている。

このような手法は、多重ジアップの特性を多少犠牲にし
ても、確実性（信頼性）を追求した結果といえる。そこ
で、早送り移動後における基準アドレスが確定した時点
で、一回の多重ジアップの実行で、目標アドレスまでジ
アップし、もし、そのアドレスがエラーを生じていた場
合にのみ、周囲のアドレスを読込むことによつて、アド
レスエラーを自動的に補正させる方法は、前実施例と比
較して信頼性を大きく損うことなく、アクセス時間の短
縮に有効である。第１１図ぱ高速形ランダムアクセスシ
ステムのフローチヤートを示す。

第８図のフローとの相違は（１）第８図のプロツク１０９，１１５，１２１，１２
３がないこと。

（２）第８図のプロツク１１２，１１３がなく、途中で
エラー判定することなくプロツク１１４が行われること
。

（３）第８図のフロツク１１８，１１９がなく、途中で
エラー判定することなくプロツク１２０が行われること
。

（４）第８図のプロツク１２５がなく、確認することな
くモニタ表示が許容されること。

（５）第８図のプロツク１２８以降の処理が第９図のプ
ロツク１２８以降の処理と異なること。

である。第１２図は第１１図のフローを実施するための
シーケンスコントローラ６０の論理回路図である。

図においてダツシユのついた参照数字の有する素子が新
たに設けられたものである。第５図の参照数字と同じ参
照数子を有するものは第５図の素子と全く同一である。
また第５図の信号を表わす記号と同じ記号で表わされた
信号は第５図の信号と同じ制御を行うための信号である
。上記（１）により第１２図においては信号ＲＧはプロ
ツク１２８（第１１図）の動作の以降の動作においての
み発生されることが第５図の信号ＲＧと異なる。

上記（４）に対応して第１２図の回路からは第５図の信
号ＰＰを発生する回路はない。

従つてこの第１２図に対応してエラー補正回路５０には
バスドライバー２５７（第７図）は不要である。上記（
５）と対応して第１２図には停止位置近辺多重ジアップ
要求フラグ用のＲ−Ｓフリツプフロツブ６８０′、停止
位置復帰要求フラグ用のＪ−Ｋフリツプフロツプ６８２
′、戻り回数計数用のカウンタ６８４′、アンドゲート
６８ダが設けられている。

勿論（２）、（３）に対応して第１２図の信号ＡＡ，Ｃ
ＬＫの発生回路は第５図のそれとは異なるがその詳細は
回路図および以下の動作説明から明らかであるので説明
を省略する。以下第１１図のフローを、第１２図を参照
しながら、かつ第８図のそれとの相違点を中心に説明す
る。

なお第８図と第１２図で同一番号のプロツクは同一の動
作プロツクである。プロツク１０６のエラーチエツクで
合格となれば読込んだアドレスを、早送り後の基準アド
レスとして現在番地レジスタ５６ヘスドアし（プロツク
１０８）、多重ジアップ判定プロツク１１０の入力とな
る。多重ジアップ判定１１０のためのレジスタ６３６（
第１２図）のデータｍ１＝２に固定し、ｍ１以上であれ
ば、多重ジアップ（±ｎジャンフリを実行し（プロック
１１１）、ただちに、この多重ジアップ数を現在番地レ
ジスタ５６（第４図）の内容ＲＲに加算し、再びレジス
タ５６ヘスドアし（プロツク１１４）、多重ジアップ判
定（プロツク１１０）へ戻る。このとき、レジスタ６５
４（第１２図）の値ｎは２に選ぶ。プロツク１１０にお
いて多重ジアップの必要がないと判定したとき（即ちｍ
１＝２であるので）、現在番地レジスタ５６の値と目標
値との誤差が±１又はＯ番地の場合には、プロツク１１
６の目標番地到達判定を行い、もし±１番地の誤差があ
れば、プロツク１１７における＋１又は−１のシングル
ジャンプを実行し、直ちに現在番地レジスタ５６へＲＲ
十１又はＲＲ−１の値をストアし（プロツク１２０）、
その後プロツク１１０へ戻る。プロツク１１６の判定で
、目標アドレスに到達していると判定したとき（このと
きの現在アドレスは、通常においては予測アドレスを示
している）、奇数フイールドアドレスと偶数フイールド
アドレスのそれぞれについてパリテイビツトをチエツク
し、双方の一致度をチエツクし（プロツク１２４）、も
し合格で１あれば現在番地レジスタ５６の内容ＲＲが
正常値であると判定し、モニタテレビ画面上に映像を表
示し（プロツク１２７）、ランダムアクセス動作を終了
させる。エラーチエツク（プロツク１２４）において、
アドレスエラーであると判定したときは、プロツク１２
４→プロツク１２８→プロツク１２９のルーブをエラー
補正回路５０によりＭ３回実行させ、それでもアドレス
エラーが生じている場合のみ、自動補正用レジスタ群へ
、最終アクセス近辺のアドレス記録状況を登録させる。
即ち、アクセス停止後のくり返しチエックの回数がＭ３
より大になるエラー補正回路５０内のカウンタ２８８（
第７図）がオーバフローし、信号Ｐが出力される。この
信号Ｐの立上りによつて多量ジアップ要求フラグ用フリ
ツプフロツブ６８０′はセツトされ、多重ジアップ指令
Ｕ′を線６０Ｍ（これば第４図には示されてない）を介
してミラー制御回路７４へ出力する。このときオアゲー
ト６６ｒアンドゲート６２７および線６０Ｂを介して信
号ＭＪがミラー制御回路７４へ出力される。ミラー制御
回路７４はこの信号Ｕ′とＭＪの両方を受けたとき−Ｊ
ｍ（Ｊｍ＝５〜１０）のトラツク数だけのジアップをす
るように構成されている。こうして−Ｊｍだけ多重ジア
ップを連続的に実行させる（プロツク１３８）。

このときフリツプフロツプ６８０′の高レベル出力Ｕほ
オアゲート６６７′，６７０を介して線６０Ｆ上に送出
される。この線６０Ｆ上の信号ＭＳはアンドゲート２６
（第４図）に送られ、そこでシフトレジスタ２８，２９
に新しいジアップ先のトラツクのアドレス信号の取込み
を許可する。こうしてデイスク１回転後に新しいアドレ
ス信号がとり込まれる（プロツク１５０）。またフリツ
ブフロツプ６８０′の高レベル出力Ｕ牡オアゲート６６
６′を介して線６０Ｈ上に送られる。この線６０Ｈ上の
信号ＲＧはエラー補正回路５０に送られ、よみ込まれた
アドレス信号を補正用メモリ２７７，２７８に取り込む
ことを指示する。こうしてプロツク１５１の動作が行わ
れる。このときパルスＤの立下がりによつて、フリツプ
フロツプ６８０１の内容はフリツプフロツプ６８７へ移
され、フリツプフロツプ６８７をセツトする。フリツプ
フロツプ６８７のセツト時に端子０の出力の立下がり時
にフリツプフロツブ６８σはりセツトされる。フリツブ
フロツプ６８２″の出力ピは線６０Ｎ（これは第４図で
は図示されていない）を介してミラー制御回路７４へ送
られる。

このときＵ″はオアゲート６３σ、アンドゲート６２９
を介して線６０Ｃ上に出力される。この線６０Ｃ土の信
号ＳＪはミラー制御回路７４へ送られる。ミラー制御回
路７４はこれらの信号Ｕ″とＳＪをうけて先の−Ｊｍの
ジアップ方向と逆の方向へ１トラツプ分ジアップするよ
うに構成されている。

こうしてプロック１５３の動作が行われる。信号ビはオ
アゲート６６８′，６７０を介して線６０Ｆ上に送られ
る。この線６０Ｆ上の信号ＭＳはシフトレジスタ２８，
２９（第４図）への番地の取り込みを指示する。こうし
て１回転後に新しいジアップ後のトラツクのアドレスが
エラー補正回路５０内の補正用メモリ２７７，２７８に
取り込まれる。このときミラー制御回路からのジアップ
数信号Ｊｍが補正用メモリ２９７にとり込まれる。こう
してプロツク１５０の動作が行われる。

以後プロツク１５１，１５３，１５０の動作がＪｍ回く
り返される。このくり返し回数がＪｍをこえるとブロツ
ク１２６の動作に移る。くり返し回数ＪｍがＪｍをこえ
たか否かのチエツクはカウンタ６８４′により行われる
。すなわち、フリツプフロツブ６８２がセツトされた後
、パルスＤが入力されるたびにアンドゲート６８６′が
開かれ、カウンタ６８４７は１だけカウントアツプする
。こうしてＪｍ回の信号Ｄが入力され従つてＪｍ回の＋
１ジアップが行われた後に、Ｊｍ＋１回目の信号Ｄが入
力されたとき、信号Ｄの立上がり時にカウンタ６８４′
はオーバフローし、１を出力する。

これによりフリツプフロツプ６８７がりセツトされる。
こうして信号Ｕはもはや出力されず、＋１ジアップが中
止される。エラー補正回路５０は線６０Ｌ／を介してフ
リツプフロツプ６８σ，６８２１の出力を監視しており
、このフリツプフロツプ６８２の出力が高レベルより低
レベルに達したときにエラー補正ルーチン１２６を行な
う。以上のようにして高速に、かつ、アドレスの検出を
正確に行なうことができる。

〔発明の効果〕

以上述べた如く本発明によれば、読取り対象トラツクを
変化させてそのアドレスを検出しながら目標トラツクを
検索する場合、変化させた後の読取り対象トラツクのア
ドレスにエラーであつたときには、変化させる前の読取
り対象トラツクのアドレスを読取り対象トラツクの変化
数だけ変化させて、これを変化させた後の読取り対象ト
ラツクのアドレスとするので、アクセスの途中で読出さ
れるアドレスにエラーがあつても誤検索することがない
。

【図面の簡単な説明】第１図はビデオデイスク記録状態図、第２図は読出し信
号図、第３図はアドレス信号およびこれに関連せるタイ
ミング信号図、第４図は第１の実施例の映像フアイルシ
ステムプロツク図、第５図ほシーケンスコントローラの
論理回路図、第６図ぱエラーチエツク回路のプロツク図
、第７図はエラー補正回路のプロツク図、第８図は第４
図の装置の動作フローチヤート、第９図は第８図のプロ
ツク１２５の詳細フローチヤート、第１０図は第８図の
プロツク１２６の詳細フローチヤート図、第１１図は本
発明の第２の実施例の動作のフローチヤート、第１２図
は第２の実施例におけるシーケンスコントローラの論理
展開図。５８：減算器、２５０：マイクロコンピユータシステム
、２７７〜２７９：メモリ。

Claims

【特許請求の範囲】

１記録媒体上に設けられた複数の記録溝の各々に識別
信号を記録しておき、読取りヘッドにより検出された該
識別信号と所望の記録溝に対応する識別信号とを比較し
、それによつて該所望の記録溝を検索するランダムアク
セス方法において、上記検出された識別信号と上記所望
の記録溝に対応する識別信号との差に応答して読取り対
象の記録溝を所定数変化せしめ、変化せしめた後の読取
り対象の記録溝から検出された識別信号がエラーを有す
るか否かを検出し、エラーが検出されたときには変化せ
しめる前の読取り対象の記録溝から検出された識別信号
を読取り対象の記録溝の上記変化数だけ変化させて上記
変化せしめた後の読取り対象の記録溝の識別信号とし、
正常な識別信号が検出されたときには当該識別信号を上
記変化せしめた後の読取り対象の記録溝の識別信号とす
ることを特徴とするランダムアクセス方法。