JPS594097A - 電気回路 - Google Patents
電気回路Info
- Publication number
- JPS594097A JPS594097A JP11176182A JP11176182A JPS594097A JP S594097 A JPS594097 A JP S594097A JP 11176182 A JP11176182 A JP 11176182A JP 11176182 A JP11176182 A JP 11176182A JP S594097 A JPS594097 A JP S594097A
- Authority
- JP
- Japan
- Prior art keywords
- electric circuit
- layer
- conductor
- carbonized
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔錯明の、鴫する技術分野〕
本発明ｔよ抵抗１トを計む電気回路（・て関する。
絶縁樹脂層上に抵抗体を搭載した電気回路の製造方法は
公知のとうり導体路をエツチング法、ア’ｆイティブ法
厚膜印刷、わるいは薄膜で形成後、リード付抵抗体、チ
ップ低抗体等のディスクリート低抗体を塔載する方法や
印刷法で抵抗体を形成する方法が一般的である。印刷法
で抵抗体を形成する方法に、５つでは、はじめに抵抗体
を印刷し、次いで導体路を形成する方法もとられている
。
公知のとうり導体路をエツチング法、ア’ｆイティブ法
厚膜印刷、わるいは薄膜で形成後、リード付抵抗体、チ
ップ低抗体等のディスクリート低抗体を塔載する方法や
印刷法で抵抗体を形成する方法が一般的である。印刷法
で抵抗体を形成する方法に、５つでは、はじめに抵抗体
を印刷し、次いで導体路を形成する方法もとられている
。
上述した導体路の形成においてはいずれもパターン設計
及びスクリーンマスク作成が必要となっている。たとえ
ばエツチングによる回路形成では導体路と逆のパターン
マスクを用いてｆＪｉｉ １５１％り基板にエツチング
レジストを印刷、転燥する必要があり、′！１′た印刷
法で導体路を形成する方法にあってもやはり導体路のス
クリーンマスクが必要となる。
及びスクリーンマスク作成が必要となっている。たとえ
ばエツチングによる回路形成では導体路と逆のパターン
マスクを用いてｆＪｉｉ １５１％り基板にエツチング
レジストを印刷、転燥する必要があり、′！１′た印刷
法で導体路を形成する方法にあってもやはり導体路のス
クリーンマスクが必要となる。
またマスクを使用する方法では、抵抗体と導体との位１
ηづれが不１’Ｔ Ｉ的に生ずるので、抵抗体と導体を
接続する部分には、位１ｄづれを吸１１７できるように
例えば導体パターン部を大きくするような工界をとる必
要があり、実装密度を上げる上でさまたげとなっセいた
。
ηづれが不１’Ｔ Ｉ的に生ずるので、抵抗体と導体を
接続する部分には、位１ｄづれを吸１１７できるように
例えば導体パターン部を大きくするような工界をとる必
要があり、実装密度を上げる上でさまたげとなっセいた
。
またマスクを使用する方法においては、スクリーン印刷
方式ではペーストを印刷するためその印刷精度は生産性
を考慮すると最小１５０μｍ ｒｌ】程度に限られまた
ホトエツチング法においても３５μ銅箔使用の嚇合は１
００μｍ巾程度に限られておゆ、より微細パターンの形
成は該だ１（１雉でｈつだ。
方式ではペーストを印刷するためその印刷精度は生産性
を考慮すると最小１５０μｍ ｒｌ】程度に限られまた
ホトエツチング法においても３５μ銅箔使用の嚇合は１
００μｍ巾程度に限られておゆ、より微細パターンの形
成は該だ１（１雉でｈつだ。
本発明前記従東方式による車礒ｌｉｄ路板形成上の問題
点を数音し」：うとしてなされたものである。
点を数音し」：うとしてなされたものである。
少なくとも表向に有機高分子層分を有する基板を形成す
Ｚ）。この基板は全体が有ｆ慢物、ま／ζは無機物及び
令属板の上に有機高分子を１＋υ着しｔものであっても
よい、 上記有機高分子の表面に赤外線し／−リ”−光を照射し
てその−Ｎ分を加熱して炭化し、炭化ハタが形成されろ
。このよう（ｃして赤外線レーザ’−ｔを有１幾高分子
の表面を移動させると赤外線レーザー光の移動と共にそ
の１１＠射部分が炭化されて炭化層が形成されろ。した
がってレーザーの移動をパターン化しておけばそのパタ
ーンと同様の炭化層パターンが書ける。
Ｚ）。この基板は全体が有ｆ慢物、ま／ζは無機物及び
令属板の上に有機高分子を１＋υ着しｔものであっても
よい、 上記有機高分子の表面に赤外線し／−リ”−光を照射し
てその−Ｎ分を加熱して炭化し、炭化ハタが形成されろ
。このよう（ｃして赤外線レーザ’−ｔを有１幾高分子
の表面を移動させると赤外線レーザー光の移動と共にそ
の１１＠射部分が炭化されて炭化層が形成されろ。した
がってレーザーの移動をパターン化しておけばそのパタ
ーンと同様の炭化層パターンが書ける。
欠如この炭化層パターンの一部を次工程となる無電解メ
ッキ液に耐え得る物゛１ｊで被覆することによってこの
部分の炭化層をメッキが出来ないよりに保護するＬうに
保護膜を形成し抵抗を維持させる。
ッキ液に耐え得る物゛１ｊで被覆することによってこの
部分の炭化層をメッキが出来ないよりに保護するＬうに
保護膜を形成し抵抗を維持させる。
このように１−７で上１．［〕炭化層による抵抗を維持
した状態で炭化層の露出部を無電解メッキを晦すことに
Ｅ−、）て炭比べ山部にメッキ層を被着して導体化する
。すなわち上記炭化層（カーボン）がメ・ツキ触媒とな
って金（４が析出してこの部分が導体化する。
した状態で炭化層の露出部を無電解メッキを晦すことに
Ｅ−、）て炭比べ山部にメッキ層を被着して導体化する
。すなわち上記炭化層（カーボン）がメ・ツキ触媒とな
って金（４が析出してこの部分が導体化する。
このようにするととりこよって「１士初に形成された炭
化層のパターンはその一部が炭化層による抵抗部分とメ
ッキによって得られた導体部分とが基板上に被着されて
いる有機高分子の一部に溝成され、低抗体を有する゛１
Ｅ気回路が得られろ。
化層のパターンはその一部が炭化層による抵抗部分とメ
ッキによって得られた導体部分とが基板上に被着されて
いる有機高分子の一部に溝成され、低抗体を有する゛１
Ｅ気回路が得られろ。
とこで、赤外にｌＵｌ／−リ゛光で加熱１７て炭化する
有機高分子化合物としては不活性雰囲気中で行えば殆ん
ど有機高分子化合物が適用できるが、′眠気絶縁性、及
び耐熱性の点から、エポキシ１ｖ↑脂、ポリイミド樹脂
、ポリエステル樹脂、ビスマレイミド樹脂、ジアリルフ
タレート樹脂、メラミン４（ｉｊ脂或いはこれら樹脂を
主体とする変性樹脂が適している。赤外線レーザーとし
ては、炭酸ガスレーザーＹＡ（）レーザー等が好適であ
る。無電解メッキ浴としては、桐、スズ、銀、分、ニッ
ケル液が電気回路基板配線材料として好適である。
有機高分子化合物としては不活性雰囲気中で行えば殆ん
ど有機高分子化合物が適用できるが、′眠気絶縁性、及
び耐熱性の点から、エポキシ１ｖ↑脂、ポリイミド樹脂
、ポリエステル樹脂、ビスマレイミド樹脂、ジアリルフ
タレート樹脂、メラミン４（ｉｊ脂或いはこれら樹脂を
主体とする変性樹脂が適している。赤外線レーザーとし
ては、炭酸ガスレーザーＹＡ（）レーザー等が好適であ
る。無電解メッキ浴としては、桐、スズ、銀、分、ニッ
ケル液が電気回路基板配線材料として好適である。
（１）レーデ−光は、コヒーレンシーが高く無光性がよ
いので、微細パターンが容易に得られやすく、配線密度
の高い電気回路液が得られろ。
いので、微細パターンが容易に得られやすく、配線密度
の高い電気回路液が得られろ。
（２）低抗体パターンと配線パターンの位置づれを・考
魔しなくてもよいので、ｉ氏抗体を収容しながら微細パ
ターン化が可能である。
魔しなくてもよいので、ｉ氏抗体を収容しながら微細パ
ターン化が可能である。
（３）スクリーン印刷法、ホトレジスト法等従来方式に
必要であった写真マスクを使わないでも電子Ｒ１・算（
幾のプログラムとｔ？りにレーデ光源を移動さすれは作
画できるので短時間に電気回路板が作画でき、またパタ
ーン形状の異なる基板もプログラムの変（だけですむの
で１役取りの時間が最小で、同一ラインで製造できるの
で少壕多品種製造姉適しておる。
必要であった写真マスクを使わないでも電子Ｒ１・算（
幾のプログラムとｔ？りにレーデ光源を移動さすれは作
画できるので短時間に電気回路板が作画でき、またパタ
ーン形状の異なる基板もプログラムの変（だけですむの
で１役取りの時間が最小で、同一ラインで製造できるの
で少壕多品種製造姉適しておる。
（４）４体格メッキはアｆイライブで形成されるので、
材料利用５（’／Ｊ率が１蔓い。
材料利用５（’／Ｊ率が１蔓い。
実施例
実砲１列 １
次に実症列につ外説明する。第１図に示十ようＫ Ｏ，
３ｍｍ （７）ステンレス基体１の上に第２図に示すよ
うにポリイミド１何脂（商品名トレニース３０００）を
スピンナーでコーテングして約４０μ厚の有機高分子層
２を形成しこの表面３に酸大出力３０Ｗの炭酸ガスレー
ザを用い窒素気体中でとのレーリ゛−光この時のレーザ
ー光の直径ｌよ約１００μｍであるがこのレーザー光の
照射による炭化層のＩ＋］は約２倍の２００μ「ｎで深
さ約１０μ＋ｎであった。
３ｍｍ （７）ステンレス基体１の上に第２図に示すよ
うにポリイミド１何脂（商品名トレニース３０００）を
スピンナーでコーテングして約４０μ厚の有機高分子層
２を形成しこの表面３に酸大出力３０Ｗの炭酸ガスレー
ザを用い窒素気体中でとのレーリ゛−光この時のレーザ
ー光の直径ｌよ約１００μｍであるがこのレーザー光の
照射による炭化層のＩ＋］は約２倍の２００μ「ｎで深
さ約１０μ＋ｎであった。
次に第４図に示すように炭化層（４）のパターンの一部
を次の工作で用いる無電解メッキ液に対（２て保護でき
ろように樹脂ペースト（商品名ノルダレシスト７０ Ｇ
＞を被着し、約１２０”０で約１０分間保持１７て硬
化し、保護膜５を形成する。この保護膜５ｔよレーザ光
によって形成された抵抗層を必要な部分に必要な政ある
いは必要な抵抗値に設定することがこれによってａ１能
である。
を次の工作で用いる無電解メッキ液に対（２て保護でき
ろように樹脂ペースト（商品名ノルダレシスト７０ Ｇ
＞を被着し、約１２０”０で約１０分間保持１７て硬
化し、保護膜５を形成する。この保護膜５ｔよレーザ光
によって形成された抵抗層を必要な部分に必要な政ある
いは必要な抵抗値に設定することがこれによってａ１能
である。
更に」二記保護膜５付、金属板１を無電解Ｎｉめっき浴
（商品名メチ・ノクス９０４８ ） Ｉｃて約５５゛Ｃ
で約１時間保持し上記露出炭化層４．上に第５図に示す
ようにめっき厚め７．５μｍのＮ１１６を折［Ｂ形成し
た。すなわち、第６図に示すように基体ｌ上に有機高分
子絶縁板２を被着し、その表面３の一部にレーザ、−光
を照射して板２の厚さ方向に炭化層４を形成する。しか
る後に炭化１−４の一部を保護膜５で保穫し、この抵抗
を保持して他の部分に無電解めっきを施こしＮ１１ｉ６
を形成しこれを導電路に構成して電気回路１０を形成し
て成・る。なお上記Ｎｉ＋ｉ１６から成る導体路の抵抗
は約６００ｍ（ν遺であり、また抵抗部分は１．ＫＱ／
ｃ＊であった。
（商品名メチ・ノクス９０４８ ） Ｉｃて約５５゛Ｃ
で約１時間保持し上記露出炭化層４．上に第５図に示す
ようにめっき厚め７．５μｍのＮ１１６を折［Ｂ形成し
た。すなわち、第６図に示すように基体ｌ上に有機高分
子絶縁板２を被着し、その表面３の一部にレーザ、−光
を照射して板２の厚さ方向に炭化層４を形成する。しか
る後に炭化１−４の一部を保護膜５で保穫し、この抵抗
を保持して他の部分に無電解めっきを施こしＮ１１ｉ６
を形成しこれを導電路に構成して電気回路１０を形成し
て成・る。なお上記Ｎｉ＋ｉ１６から成る導体路の抵抗
は約６００ｍ（ν遺であり、また抵抗部分は１．ＫＱ／
ｃ＊であった。
実施例
ビスマレイミド、トリアジン樹脂から成る絶縁板（商品
名ニドウィトＣＣＩ、−）１８６０）を支持基板として
最大出力１０Ｗ波長１．０６μｍのＹＡＧ ｖ−ザーを
用いて窒素雰囲気中で炭化層ノくターンを形成した、な
おこの１、ｋ化層は（１］が約４０μｍｎでｂつた。
名ニドウィトＣＣＩ、−）１８６０）を支持基板として
最大出力１０Ｗ波長１．０６μｍのＹＡＧ ｖ−ザーを
用いて窒素雰囲気中で炭化層ノくターンを形成した、な
おこの１、ｋ化層は（１］が約４０μｍｎでｂつた。
次に上紀炭ｒヒ層パターンの一部を軸取１・捏メッキか
ら保、穫ペース） ｔＪｔ脂（商品名ノルダレシスト７
０）で１呆護して銅めっき浴（約５５°Ｏ）にて１時間
無電解めっきを行ない、上記炭化層の露出部に約５ 、
ａ ｍの銅層を形成１〜．４電路とした。この導電路の
抵抗は４００ ｍ（１／Ｃｒｎでちり、かつ上ＲＬ抵抗
１端は約１．、 Ｉ Ｋ（ｌ／儂で、ちった。
ら保、穫ペース） ｔＪｔ脂（商品名ノルダレシスト７
０）で１呆護して銅めっき浴（約５５°Ｏ）にて１時間
無電解めっきを行ない、上記炭化層の露出部に約５ 、
ａ ｍの銅層を形成１〜．４電路とした。この導電路の
抵抗は４００ ｍ（１／Ｃｒｎでちり、かつ上ＲＬ抵抗
１端は約１．、 Ｉ Ｋ（ｌ／儂で、ちった。
第１図ｐＪ至第６図は本光明電気回路のＷＭ造過権を、
説明すもための斜？ｉ図及び断面図である。 代理人 弁理士 側近 憲 佑 （はふ１名） 第 １ 図 ｆｔ４３ 図 第
４ 図第５図 第 ６ 図
説明すもための斜？ｉ図及び断面図である。 代理人 弁理士 側近 憲 佑 （はふ１名） 第 １ 図 ｆｔ４３ 図 第
４ 図第５図 第 ６ 図
Claims (1)
- 表面が少なくとも有機高分子で形成された基板をレーデ
−光を用いて照射１７て上記有機高分子の一部を炭化さ
せて抵抗体部分を成形し、奏≠この低抗体部分の一部を
無電解メッキに耐える被覆膜で被覆し残りの部分に無電
ＰＪイメソキを強１〜で導電体としたことを特徴とする
電気回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176182A JPS594097A (ja) | 1982-06-30 | 1982-06-30 | 電気回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176182A JPS594097A (ja) | 1982-06-30 | 1982-06-30 | 電気回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594097A true JPS594097A (ja) | 1984-01-10 |
Family
ID=14569515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11176182A Pending JPS594097A (ja) | 1982-06-30 | 1982-06-30 | 電気回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594097A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267998A (en) * | 1975-12-04 | 1977-06-06 | Fujitsu Ltd | Printing wiring method |
| JPS55148401A (en) * | 1979-05-04 | 1980-11-19 | New England Instr | Resistance element and method of fabricating same |
-
1982
- 1982-06-30 JP JP11176182A patent/JPS594097A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267998A (en) * | 1975-12-04 | 1977-06-06 | Fujitsu Ltd | Printing wiring method |
| JPS55148401A (en) * | 1979-05-04 | 1980-11-19 | New England Instr | Resistance element and method of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1991014015A1 (en) | Method and materials for forming multi-layer circuits by an additive process | |
| DE3605160C2 (de) | Verfahren zur Herstellung einer keramischen Leiterplatte | |
| JPS594097A (ja) | 電気回路 | |
| KR100635394B1 (ko) | 에칭 레지스트 전구체 조성물 및 이것을 사용한 배선기판의 제조 방법 및 배선 기판 | |
| DE1765484A1 (de) | Verfahren zum Erzeugen der flaechenhaften Leitungszuege einer gedruckten Schaltung | |
| JP2724077B2 (ja) | 成形品表面に導電回路を形成する方法 | |
| JPH0770830B2 (ja) | 印刷配線板の製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JPS647592A (en) | Manufacture of printed wiring board | |
| JPS63187682A (ja) | プリント配線基板とその製造方法 | |
| JP3787177B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH01792A (ja) | 電子回路の製造方法 | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JPH01281792A (ja) | 紫外レーザによる導体パターンの形成方法 | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPS62114288A (ja) | 印刷配線板の製造方法 | |
| CN117641749A (zh) | 基于复合光敏树脂的激光直写多层电路印刷方法及应用 | |
| JPS6123390A (ja) | 回路基板およびその製造方法 | |
| JPS62243392A (ja) | プリント配線板 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| GB1211412A (en) | Improvements in and relating to semiconductor devices | |
| JPH01315191A (ja) | 高密度プリント配線板の製造方法 | |
| JPS5944890A (ja) | 回路素子 | |
| JPS6111480B2 (ja) | ||
| JPS5846698A (ja) | プリント配線板の製造方法 |