JPS5939055A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5939055A JPS5939055A JP57148545A JP14854582A JPS5939055A JP S5939055 A JPS5939055 A JP S5939055A JP 57148545 A JP57148545 A JP 57148545A JP 14854582 A JP14854582 A JP 14854582A JP S5939055 A JPS5939055 A JP S5939055A
- Authority
- JP
- Japan
- Prior art keywords
- section
- plate
- lead wire
- shaped
- rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動車用の半導体整流素子等の半導体装置の製
造方法に関するものである。
造方法に関するものである。
第1図に示す従来の自動車の交流発電機用の整流素子は
、金属容器(1)の中にダイオードチップ(2)を固着
すると共に内部リード線(3)を接着し、M(4)を容
器(1)に固着てると共に、蓋(4)に一体化されてい
る外部リード線(5)に内部リード線(3)を結合する
ことによって構成され℃いる。この棟のキャン封止型の
整流素子は、信頼性及び電気的特性の点で4dllnで
いるが、軽JHに、低コストfヒを図ることが困難であ
るため、最近では第2図に示すモールド型の整流素子が
使用されるよりになった。第2図の整流素子は凹状金属
基体(6)とリード線(7)との間にターイオードチッ
プ(8)を半田で固着し、シリコーンフェス等のジャン
クション・コーティング寺レジン+JCR+による薄い
内部被覆層(9)を設け、しかる後、シI7コーンラバ
ー等の外部被覆層aO)を設けたもσ〕である。このた
め、第1図のN(4)に相当するものが不要となり、軽
量化、低フス)fヒが可能になる。
、金属容器(1)の中にダイオードチップ(2)を固着
すると共に内部リード線(3)を接着し、M(4)を容
器(1)に固着てると共に、蓋(4)に一体化されてい
る外部リード線(5)に内部リード線(3)を結合する
ことによって構成され℃いる。この棟のキャン封止型の
整流素子は、信頼性及び電気的特性の点で4dllnで
いるが、軽JHに、低コストfヒを図ることが困難であ
るため、最近では第2図に示すモールド型の整流素子が
使用されるよりになった。第2図の整流素子は凹状金属
基体(6)とリード線(7)との間にターイオードチッ
プ(8)を半田で固着し、シリコーンフェス等のジャン
クション・コーティング寺レジン+JCR+による薄い
内部被覆層(9)を設け、しかる後、シI7コーンラバ
ー等の外部被覆層aO)を設けたもσ〕である。このた
め、第1図のN(4)に相当するものが不要となり、軽
量化、低フス)fヒが可能になる。
ところが、リード線(7)の先端が丸棒であるために、
大きな接着強度と小さな電気的抵抗とを有する接続が困
難であった。この種の問題を解決するだめに、リード線
(7)として第1図の外部リード線(5)のように先端
を平坦にプレスしたものを使用することが考えられる。
大きな接着強度と小さな電気的抵抗とを有する接続が困
難であった。この種の問題を解決するだめに、リード線
(7)として第1図の外部リード線(5)のように先端
を平坦にプレスしたものを使用することが考えられる。
しかし、第2図のり−ド線(7)の先端に平坦部分を設
けると、リード線の取扱いが面倒になったり、治具の形
状が複雑になり、組み立ての作業性が悪(なる。また、
第2図に示すよりに整流素子を組み立τた後に、リード
線(7)の先端をプレスすることが考えbtするが、組
み立てた後に単にプレスすると、外部被覆層aα、チッ
プ(8i等に不必要な力が作用し、W注が劣化する恐れ
があった。
けると、リード線の取扱いが面倒になったり、治具の形
状が複雑になり、組み立ての作業性が悪(なる。また、
第2図に示すよりに整流素子を組み立τた後に、リード
線(7)の先端をプレスすることが考えbtするが、組
み立てた後に単にプレスすると、外部被覆層aα、チッ
プ(8i等に不必要な力が作用し、W注が劣化する恐れ
があった。
そこで、本発明の目的は、外部接続を確実且つ容易に行
うことが可能な半導体装置を作業注良(且つ%注の劣化
を防いで製造する方法を提供することにある。
うことが可能な半導体装置を作業注良(且つ%注の劣化
を防いで製造する方法を提供することにある。
上記目的χ達成するための不発EiAは、ヘッダ部分と
第1の棒状部分と第]の板状部分と第2の棒状部分とを
順次に構するリード線を用意し、このリード線の前記ヘ
ッダ部分と金属基体との間に半導体チップを接着する工
程と、前記第1の板状部分の半分以上が外部に露出てる
よりに前記半導体テップ及び前記1ノード線の一部を絶
縁物にて被覆する工程と、しかる後、前記第2の棒状部
分の先端をプレスし℃第2の板状部分を形成する工程と
を有することを特徴とする半導体装置の興造方法に係わ
るもσ)である。
第1の棒状部分と第]の板状部分と第2の棒状部分とを
順次に構するリード線を用意し、このリード線の前記ヘ
ッダ部分と金属基体との間に半導体チップを接着する工
程と、前記第1の板状部分の半分以上が外部に露出てる
よりに前記半導体テップ及び前記1ノード線の一部を絶
縁物にて被覆する工程と、しかる後、前記第2の棒状部
分の先端をプレスし℃第2の板状部分を形成する工程と
を有することを特徴とする半導体装置の興造方法に係わ
るもσ)である。
上記発明によれば次の作用効果が得られる。
(イ) リード線の先端が組み立ての最後の段階まで棒
状に保たれるので、リード線の増彷いが容易で作業性が
良い。
状に保たれるので、リード線の増彷いが容易で作業性が
良い。
(ロ) 第Jの板状部分の半分pノ上を被覆絶縁物から
露出させるので、Cの第1の板状部分が第2の板状部分
をプレスで形成する際の衝撃緩和作用を発揮し、チップ
及びその周辺に衝撃が加わるのが阻止さオする。従って
、%注劣fヒン防止てることか出来る。
露出させるので、Cの第1の板状部分が第2の板状部分
をプレスで形成する際の衝撃緩和作用を発揮し、チップ
及びその周辺に衝撃が加わるのが阻止さオする。従って
、%注劣fヒン防止てることか出来る。
次に、第3図〜第11図を参照し又本発明の実施例につ
いてrべる。
いてrべる。
まず、第3図及び第4図に示す如く、ヘッダ部分01)
と第1の棒状部分睦と第1の板状部分(131と第2の
棒状部分a々とを有するNiメンキ被後Cυ材のリード
線051を用意する。このリード線◇5)の棒状部分0
21(141は直径]−5mmの断面円形の丸棒であり
、板状部分03J&まJ草さ0.2 mm VCプレス
さ71.且つ主面が互に対向するよ5にU字状に屈曲さ
れた部分である。
と第1の棒状部分睦と第1の板状部分(131と第2の
棒状部分a々とを有するNiメンキ被後Cυ材のリード
線051を用意する。このリード線◇5)の棒状部分0
21(141は直径]−5mmの断面円形の丸棒であり
、板状部分03J&まJ草さ0.2 mm VCプレス
さ71.且つ主面が互に対向するよ5にU字状に屈曲さ
れた部分である。
次に、第5図に示す如く、N1メツキ被葎cu材の凹状
金属ケース即ち金属基体(16J上に、上部半田片u7
)、ダイオードチップ(18)、上部半田片(19)、
及びリード線05)を順次に組込み、こ7’Lを望累ガ
スを流した炉中で加熱することにより、第6図に示′f
如くヘラタ一部分0υと金屑基体(161との間にチッ
プ(1印を牛田接N″fる。尚この絹込み及び半田接着
時には第6図に七σ)一部のみ示すよっな治具(2o)
を使用し、金属基体((61とテップa81とリードM
O,51とを所定の位置関係に保つ。
金属ケース即ち金属基体(16J上に、上部半田片u7
)、ダイオードチップ(18)、上部半田片(19)、
及びリード線05)を順次に組込み、こ7’Lを望累ガ
スを流した炉中で加熱することにより、第6図に示′f
如くヘラタ一部分0υと金屑基体(161との間にチッ
プ(1印を牛田接N″fる。尚この絹込み及び半田接着
時には第6図に七σ)一部のみ示すよっな治具(2o)
を使用し、金属基体((61とテップa81とリードM
O,51とを所定の位置関係に保つ。
次に、第7図に示す如<JCRとしてシリコーンフェス
等をチップ0印の表面に塗布し、内部被覆N防〕を設け
、更にシリコーンラバー材ヲ充填することにより、絶縁
物からなる外部被覆層畿を形成する。この外部被覆層(
221は少なくとも内部被覆層シD、ヘラタ一部分0υ
及び第Jの棒状部分a4の一部は僚5が、第1の板状部
分0〜の半分以上は露出させるよりに設ける。
等をチップ0印の表面に塗布し、内部被覆N防〕を設け
、更にシリコーンラバー材ヲ充填することにより、絶縁
物からなる外部被覆層畿を形成する。この外部被覆層(
221は少なくとも内部被覆層シD、ヘラタ一部分0υ
及び第Jの棒状部分a4の一部は僚5が、第1の板状部
分0〜の半分以上は露出させるよりに設ける。
次に、第1の棒状部分側の先端部分を第1の板状部分0
淘と同一方向にプレスすることによって第8図の正面図
及び第9図の御j面図に示す如く厚さ0・3 mmの第
2の板状部分■yを形成し、引き続きプレスによる打ち
抜きで第10図に示す如くU″+状切久部241を形成
し、更に第2の板状部分@を溶融牛田浴又は丁ず浴に浸
漬して表面被膜を形成する。この第2の板状部分のは加
工硬化によって硬さが増し、0−3 mm N度の厚さ
でも端子として十分な強度を有する。尚、第2の板状部
分のの表面積が同じ長さの棒状部分側の表Ifi績の1
.2倍以上、より好ましくは1.5倍以上となるよりに
プレスすることが望ましい。
淘と同一方向にプレスすることによって第8図の正面図
及び第9図の御j面図に示す如く厚さ0・3 mmの第
2の板状部分■yを形成し、引き続きプレスによる打ち
抜きで第10図に示す如くU″+状切久部241を形成
し、更に第2の板状部分@を溶融牛田浴又は丁ず浴に浸
漬して表面被膜を形成する。この第2の板状部分のは加
工硬化によって硬さが増し、0−3 mm N度の厚さ
でも端子として十分な強度を有する。尚、第2の板状部
分のの表面積が同じ長さの棒状部分側の表Ifi績の1
.2倍以上、より好ましくは1.5倍以上となるよりに
プレスすることが望ましい。
第10図に示す整流素子(21使用して全波整流回路を
形成する際に9丁、第11図に示す如く、一方の金属基
板嬢に一方の極性の整流素子(25)を固着すると共に
、他方の金属基板[2わに整流素子(25)と逆の極性
の整流素子(25a)を固着し、一対の整流素子(25
1(25a)を対向させ、夫々の第2の板状部分しJを
重ね合せて半田等により固着させる。
形成する際に9丁、第11図に示す如く、一方の金属基
板嬢に一方の極性の整流素子(25)を固着すると共に
、他方の金属基板[2わに整流素子(25)と逆の極性
の整流素子(25a)を固着し、一対の整流素子(25
1(25a)を対向させ、夫々の第2の板状部分しJを
重ね合せて半田等により固着させる。
本実施例によれば次の作用効果が得られる。
(al 組立ての最後の段階を除いてリード線(15
)の先端部分が棒状に保たれるので、リード線職の取り
扱いが容易である。また、治At20+ケ使用してリー
ド線Q5,1を位置決めする場合に、治具(2(11の
形状が複雑にならず、且つ組込みも容易である。従って
整流素子を作業性良(製造することが出来る。
)の先端部分が棒状に保たれるので、リード線職の取り
扱いが容易である。また、治At20+ケ使用してリー
ド線Q5,1を位置決めする場合に、治具(2(11の
形状が複雑にならず、且つ組込みも容易である。従って
整流素子を作業性良(製造することが出来る。
(bl 第]の板状部分(I31を外部被覆層(10
1から子分以上露出させるので、第2の板状部分231
をプレスで形成する際に、第]の板状部分(131が衝
撃緩和作用な発揮し、チップ08等に対する衝撃が少な
くなり、特注劣fヒが防止される。この際、第2の板状
部分關の厚さ方向が第1の板状部分(13)の厚さ方向
と一致するよりにプレスされるので、緩和作用が一層効
果的に生じる。
1から子分以上露出させるので、第2の板状部分231
をプレスで形成する際に、第]の板状部分(131が衝
撃緩和作用な発揮し、チップ08等に対する衝撃が少な
くなり、特注劣fヒが防止される。この際、第2の板状
部分關の厚さ方向が第1の板状部分(13)の厚さ方向
と一致するよりにプレスされるので、緩和作用が一層効
果的に生じる。
(cl 第2の板状部分(ハ)の厚さ方向が第】の板
状部分α〜の厚さ方向に一致しているので、絹J】図に
示すよりに、一対の整流素子(25H25a)の夫々の
第2の板状部分CI!31を接続するだめに、夫々のリ
ード線05)を容易[屈曲することが可能になり、チッ
プα8)ニ不要な外力が加わることを阻止することが出
来る。、まだ、第】】図に示す如くリード線05)を曲
げないで垂直に保って相互に接続したり、又は外部回路
に接続する場@に於いても、第2の板状部分りの厚さ方
向に力が加わることが多いので、こ17)外力を第]の
根状部分(131で緩和することか出来る。
状部分α〜の厚さ方向に一致しているので、絹J】図に
示すよりに、一対の整流素子(25H25a)の夫々の
第2の板状部分CI!31を接続するだめに、夫々のリ
ード線05)を容易[屈曲することが可能になり、チッ
プα8)ニ不要な外力が加わることを阻止することが出
来る。、まだ、第】】図に示す如くリード線05)を曲
げないで垂直に保って相互に接続したり、又は外部回路
に接続する場@に於いても、第2の板状部分りの厚さ方
向に力が加わることが多いので、こ17)外力を第]の
根状部分(131で緩和することか出来る。
ρ)上、本発明の実施例について述べたが、本発明はこ
れに限定されるものでンエく、更に変形可能なものであ
る。、例えば、男Jの板状部分(131σ)全部を露出
させるように外部被覆層(22)暑設ばてもよい。
れに限定されるものでンエく、更に変形可能なものであ
る。、例えば、男Jの板状部分(131σ)全部を露出
させるように外部被覆層(22)暑設ばてもよい。
また、第1の根状部分(131σ)半分近くまで外部被
覆層0を設けてもよい。しかし、第Jの板状部分(13
1を半分以上被覆すると衝撃緩和作用が低下し、好まし
くない。
覆層0を設けてもよい。しかし、第Jの板状部分(13
1を半分以上被覆すると衝撃緩和作用が低下し、好まし
くない。
また、第]の板状部分(131ケU字、7字、8字等に
曲げると、衝撃緩和作用が増大てるが、場@によっては
このような屈曲部を設けなくともよい。
曲げると、衝撃緩和作用が増大てるが、場@によっては
このような屈曲部を設けなくともよい。
また、第2の板状部分C2〜を形成する際のプレスの方
法によっては、第Jの板状部分a〜と第2の板状部分■
)とを同一方向に揃えなくともよい。
法によっては、第Jの板状部分a〜と第2の板状部分■
)とを同一方向に揃えなくともよい。
また、外部被覆層(22)はラバー状絶縁物であること
が望ましいが、弾性のIぷい材料を使用する場合にも適
用可能である。
が望ましいが、弾性のIぷい材料を使用する場合にも適
用可能である。
また、実施例Iではビス止等乞考慮してU字状切欠部+
241を設けたが、ろ5接のみで固Mする場合には不要
である。また整流素子以外の半導体素子にも適用可能で
ある。
241を設けたが、ろ5接のみで固Mする場合には不要
である。また整流素子以外の半導体素子にも適用可能で
ある。
第1図及び第2図は従来の整流素子を示す断面図、第3
図〜第11図は本発明の実施例に係わる整流素子を説明
するためのものであり、第3図はリード線の斜視図、第
4図はリード線の側面図、第5図は整流素子の組込み状
態を示す一部切久分解正面図、第6図f丁半田付は終了
後の状態を示す断面図、第7図に外部被覆層を設けた状
態を示す断面図、第8図は第2の板状部分を形成した状
態ケ示す正面図、第9図は第8図の右側面図、第10図
はU字状切欠部を設けた状態を示す倶1面図、第j】図
&ユ整流回路を形成した状態乞示す正面図である。 尚図面に用いられている符号に於いて、■はヘッダ部分
、睦は第1の棒状部分、(l□31は第]の板状部分、
Q←了第2の棒状部分、Q51はリード線、健は金桐基
体、α〜はダイオードチップ、t21)げ内部被後層、
(221は外部被覆層、(23)は第2の板状部分であ
る。 代 理 人 高 野 則 次第5図 第8図 第10図
図〜第11図は本発明の実施例に係わる整流素子を説明
するためのものであり、第3図はリード線の斜視図、第
4図はリード線の側面図、第5図は整流素子の組込み状
態を示す一部切久分解正面図、第6図f丁半田付は終了
後の状態を示す断面図、第7図に外部被覆層を設けた状
態を示す断面図、第8図は第2の板状部分を形成した状
態ケ示す正面図、第9図は第8図の右側面図、第10図
はU字状切欠部を設けた状態を示す倶1面図、第j】図
&ユ整流回路を形成した状態乞示す正面図である。 尚図面に用いられている符号に於いて、■はヘッダ部分
、睦は第1の棒状部分、(l□31は第]の板状部分、
Q←了第2の棒状部分、Q51はリード線、健は金桐基
体、α〜はダイオードチップ、t21)げ内部被後層、
(221は外部被覆層、(23)は第2の板状部分であ
る。 代 理 人 高 野 則 次第5図 第8図 第10図
Claims (3)
- (1)ヘッダ部分と第Jの棒状部分と第]の板状部分と
第2の棒状部分とを111次に有するリード線を用意し
、このリード線の前記ヘッダ部分と金属基体との間に半
導体チップを接着する工程と、前記第】σ)板状部分の
手分以上が外部に露出てるよりに前記半導体チップ及び
前記リード線の一部を絶縁物にて被櫃する工程と、 しかる後、前記第2の棒状部分の先端をプレスし1第2
の板状部分を形成する工程と を有することを特徴とする半導体装置の製造方法。 - (2) 前記第2の棒状部分の先端をプレスして第2
の板状部分を形成する工程は、前記第2の板状部分の厚
さ方向が前記第1の板状部分の厚さ方向と同一方向にな
るよりに前記第2の棒状部分の先端をプレスする工程で
ある特許請求の範囲第1項記載の半導体装置の製造方法
。 - (3)前記第Jの板状部分は同一直線上に位置する前記
第】及び第2の棒状部分から板の主面が互に対向する。 J:’lにU字状に屈曲された部分である特許請求の範
囲第】項又は第2項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57148545A JPS5939055A (ja) | 1982-08-26 | 1982-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57148545A JPS5939055A (ja) | 1982-08-26 | 1982-08-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5939055A true JPS5939055A (ja) | 1984-03-03 |
JPS6351541B2 JPS6351541B2 (ja) | 1988-10-14 |
Family
ID=15455157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57148545A Granted JPS5939055A (ja) | 1982-08-26 | 1982-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5939055A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
EP0803907A3 (en) * | 1996-04-24 | 1999-07-28 | Honda Giken Kogyo Kabushiki Kaisha | Ribbon, bonding wire and microwave circuit package |
JP2012244132A (ja) * | 2011-05-24 | 2012-12-10 | Hitachi Ltd | 半導体装置 |
CN108010753A (zh) * | 2017-12-29 | 2018-05-08 | 无锡赛晶电力电容器有限公司 | 一种电容器引出线连接结构及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4216568Y1 (ja) * | 1965-06-01 | 1967-09-25 |
-
1982
- 1982-08-26 JP JP57148545A patent/JPS5939055A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4216568Y1 (ja) * | 1965-06-01 | 1967-09-25 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
EP0803907A3 (en) * | 1996-04-24 | 1999-07-28 | Honda Giken Kogyo Kabushiki Kaisha | Ribbon, bonding wire and microwave circuit package |
US6331806B1 (en) | 1996-04-24 | 2001-12-18 | Honda Giken Kogyo Kabushiki Kaisha | Microwave circuit package and edge conductor structure |
JP2012244132A (ja) * | 2011-05-24 | 2012-12-10 | Hitachi Ltd | 半導体装置 |
CN108010753A (zh) * | 2017-12-29 | 2018-05-08 | 无锡赛晶电力电容器有限公司 | 一种电容器引出线连接结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6351541B2 (ja) | 1988-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
JPS60257160A (ja) | 半導体装置 | |
US20140291824A1 (en) | Leadframe, Semiconductor Package Including a Leadframe and Method for Producing a Leadframe | |
RU2159482C2 (ru) | Соединительные выводы электронного компонента (варианты), электронный компонент (варианты) и способ его изготовления (варианты) | |
US6583366B2 (en) | Substrate having pins | |
US8581378B2 (en) | Semiconductor device and method of manufacturing the same | |
JPS5939055A (ja) | 半導体装置の製造方法 | |
JP2000077593A (ja) | 半導体用リードフレーム | |
US20190229044A1 (en) | Lead frame with plated lead tips | |
JPS62205653A (ja) | リ−ドフレ−ムおよび半導体装置の製造方法 | |
US3720999A (en) | Method of assembling transistors | |
JP3969991B2 (ja) | 面実装電子部品 | |
JPS5943558A (ja) | ダイオ−ド電極部品 | |
JPH04208510A (ja) | チップ型電子部品 | |
JPS6244817B2 (ja) | ||
JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JPS624860B2 (ja) | ||
JPS6244545Y2 (ja) | ||
JPS6258548B2 (ja) | ||
JPH01258455A (ja) | 半導体装置 | |
JP3409062B2 (ja) | セラミックスと金属との接合方法 | |
JPS61131554A (ja) | 半導体装置の外装方法 | |
JPS63178554A (ja) | 半導体装置 | |
JPS58161355A (ja) | 半導体整流素子 | |
JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 |