JPS5934510B2 - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS5934510B2 JPS5934510B2 JP51105535A JP10553576A JPS5934510B2 JP S5934510 B2 JPS5934510 B2 JP S5934510B2 JP 51105535 A JP51105535 A JP 51105535A JP 10553576 A JP10553576 A JP 10553576A JP S5934510 B2 JPS5934510 B2 JP S5934510B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- glaze layer
- conductors
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は薄膜型発熱抵抗体をライン状に並べ、フ その
走査回路を簡単化するためにマトリックス接続するため
多層配線したサーマルヘツ下の構造に関する。
走査回路を簡単化するためにマトリックス接続するため
多層配線したサーマルヘツ下の構造に関する。
通常、サーマルヘッドは発熱抵抗体、方向性素子、多層
配線およびこれらを接続する導体から成5 る。
配線およびこれらを接続する導体から成5 る。
発熱抵抗体が薄膜から成るサーマルヘッドでは配線領域
はすべて薄膜で形成することが可能であるが歩留りおよ
び製造コストの点で問題が多い。例えば多層配線の上下
2層の導体のうちの1層はサーマルヘッド配列の全長と
同程度の長さに達するため薄膜では抵抗値が高くなり、
この抵抗が発熱体の抵抗と直列に入るので導体での電圧
降下を生じ不都合である。一般に薄膜導体では信頼性お
よびボンデイング容易性のため金が用いられるが、金が
厚くなるとエツチングが困難となるのみならずコストが
高くなるので薄膜導体のシート抵抗値を10T6Ω/口
以下に下げることは困難である。一方、印刷導体では例
えばAg−Ptペーストを用いれば3mΩ/?の低いシ
ート抵抗値が容易に得られ、しかも安価である。次に多
層配線間の絶縁層について考える。
はすべて薄膜で形成することが可能であるが歩留りおよ
び製造コストの点で問題が多い。例えば多層配線の上下
2層の導体のうちの1層はサーマルヘッド配列の全長と
同程度の長さに達するため薄膜では抵抗値が高くなり、
この抵抗が発熱体の抵抗と直列に入るので導体での電圧
降下を生じ不都合である。一般に薄膜導体では信頼性お
よびボンデイング容易性のため金が用いられるが、金が
厚くなるとエツチングが困難となるのみならずコストが
高くなるので薄膜導体のシート抵抗値を10T6Ω/口
以下に下げることは困難である。一方、印刷導体では例
えばAg−Ptペーストを用いれば3mΩ/?の低いシ
ート抵抗値が容易に得られ、しかも安価である。次に多
層配線間の絶縁層について考える。
薄膜の絶縁層はピンホールが原因の上下導体間のシヨー
トが多く歩留りの点で実用的ではないので、銅箔導体を
有するガラス板あるいはポリイミドフイルムを薄膜下層
導体上にボンデイングして多層配線を形成する試みがな
されているが、多数のボンデイング箇所の信頼性に不安
があり、工程が複雑で製造コストが高くなる問題があつ
た。一方、厚膜印刷技術で形成されるグレーズ層はピン
ホールが少なく絶縁性に優れ上下配線間のシヨート不良
はきわめて少なく高信頼性であり、しかも印刷技術で形
成できるので製造コストが安い特徴がある。次に、本発
明にかかわるライン型サーマルヘツ ニドの一般的な構
成について述べる。第1図において、1は共通端子部、
2は発熱抵抗体部、3は方向性素子部であり、図では方
向性素子としてダイオードを用いた例を示す。4は多層
配線部、5は画信号端子部である。
トが多く歩留りの点で実用的ではないので、銅箔導体を
有するガラス板あるいはポリイミドフイルムを薄膜下層
導体上にボンデイングして多層配線を形成する試みがな
されているが、多数のボンデイング箇所の信頼性に不安
があり、工程が複雑で製造コストが高くなる問題があつ
た。一方、厚膜印刷技術で形成されるグレーズ層はピン
ホールが少なく絶縁性に優れ上下配線間のシヨート不良
はきわめて少なく高信頼性であり、しかも印刷技術で形
成できるので製造コストが安い特徴がある。次に、本発
明にかかわるライン型サーマルヘツ ニドの一般的な構
成について述べる。第1図において、1は共通端子部、
2は発熱抵抗体部、3は方向性素子部であり、図では方
向性素子としてダイオードを用いた例を示す。4は多層
配線部、5は画信号端子部である。
NJ個の発熱抵抗体を1グループとして一端を共通端子
1に接続したものがmグルーブあり、発熱抵抗体の総数
はMn個であり、方向性素子3によりm行n列にマトリ
ックス結線される。フアクシミリ等に使われるライン型
サーマルヘツドは発熱抵抗 5体の密度が一般に4〜8
ドツト/Mmと高密度であるから発熱抵抗体に接続する
導体密度も同様に高密度となるのでこれらに印刷技術を
適用するのは困難であり、むしろ薄膜技術がより適当で
ある。しかし多層配線部では発熱抵抗体の配列方向に平
4行にn本の長い下層導体が必要となり、これらn本
の下層導体の配列ピツチは第1図かられかるように発熱
抵抗体の配列ピッチとは独立に選ぶことができるので、
印刷導体、すなわち厚膜導体を用ノいることが可能であ
る。
1に接続したものがmグルーブあり、発熱抵抗体の総数
はMn個であり、方向性素子3によりm行n列にマトリ
ックス結線される。フアクシミリ等に使われるライン型
サーマルヘツドは発熱抵抗 5体の密度が一般に4〜8
ドツト/Mmと高密度であるから発熱抵抗体に接続する
導体密度も同様に高密度となるのでこれらに印刷技術を
適用するのは困難であり、むしろ薄膜技術がより適当で
ある。しかし多層配線部では発熱抵抗体の配列方向に平
4行にn本の長い下層導体が必要となり、これらn本
の下層導体の配列ピツチは第1図かられかるように発熱
抵抗体の配列ピッチとは独立に選ぶことができるので、
印刷導体、すなわち厚膜導体を用ノいることが可能であ
る。
本発明は、上記従来技術に鑑み発熱抵抗体の下地となる
グレーズ層および多層配線部の下層導体および絶縁層を
印刷技術で形成し、発熱抵抗体および上層導体等の導体
を薄膜技術で形成するものであり、特に発熱抵抗体の下
地となるグレーズ層と多層配線部の絶縁層とが組成、焼
成温度や厚さ等の点で異なるようなサーマルヘッドに関
するものである。
グレーズ層および多層配線部の下層導体および絶縁層を
印刷技術で形成し、発熱抵抗体および上層導体等の導体
を薄膜技術で形成するものであり、特に発熱抵抗体の下
地となるグレーズ層と多層配線部の絶縁層とが組成、焼
成温度や厚さ等の点で異なるようなサーマルヘッドに関
するものである。
以下本発明の詳細について、実施例を示す図面とともに
説明する。
説明する。
第2図は本発明の一実施例であり、n−6の場合の図で
ある。
ある。
6は96%アルミナ等を研磨した平面度の良好なセラミ
ツク基板、7Aはセラミツク基板6上の少なくとも薄膜
発熱体部を含む領域Aの全面に印刷および焼成されたグ
レーズ層であり、表面荒さRaが250λ以下の平滑性
に優れたグレーズ面にしようとすれば、一般には110
0℃以上の温度で焼成することにより得られる。
ツク基板、7Aはセラミツク基板6上の少なくとも薄膜
発熱体部を含む領域Aの全面に印刷および焼成されたグ
レーズ層であり、表面荒さRaが250λ以下の平滑性
に優れたグレーズ面にしようとすれば、一般には110
0℃以上の温度で焼成することにより得られる。
8はセラミック基板6上でグレーズ層7Aが形成されて
いない部分に印刷および焼成されたAg−Pt等の厚膜
導体で長さ方向が薄膜発熱抵抗体の配列方向と平行でn
−6本形成され、焼成温度は既に形成されているグレー
ズ層7Aの焼成温度よりも100℃程度以上低くすれば
グレーズ層7Aの表面平滑性を劣化させることがない。
いない部分に印刷および焼成されたAg−Pt等の厚膜
導体で長さ方向が薄膜発熱抵抗体の配列方向と平行でn
−6本形成され、焼成温度は既に形成されているグレー
ズ層7Aの焼成温度よりも100℃程度以上低くすれば
グレーズ層7Aの表面平滑性を劣化させることがない。
厚膜導体8は多層配線部4′の下層導体8であり、図で
は横方向に6本あり、厚膜導体間のピッチは印刷技術で
高歩留りが得られるように400μmで導体幅は200
μmである。7Bは厚膜で形成され下層導体8土に形成
されたグレーズ層で領域B内に形成さ抵点線の位置9で
グレーズ層7Aと滑らかに接続される。
は横方向に6本あり、厚膜導体間のピッチは印刷技術で
高歩留りが得られるように400μmで導体幅は200
μmである。7Bは厚膜で形成され下層導体8土に形成
されたグレーズ層で領域B内に形成さ抵点線の位置9で
グレーズ層7Aと滑らかに接続される。
グレーズ層7Bの焼成温度は、やはりグレーズ層7Aの
表面平滑性を劣化させないために7Aの焼成温度よりも
100℃程度以上低いことが望ましい。また既に印刷お
よび焼成した下層導体8の抵抗値を上昇させないために
も、グレーズ層7Bの焼成温度は一般にグレーズ層7A
の焼成温度よりも低くする。グレーズ層7Bの表面平滑
性は薄膜発熱抵抗体を形成するグレーズ層7Aょり悪く
てもよいがグレーズ層7Aと7Bとが同一組成の場合に
は低い温度で焼成するグレーズ層7Bの表面が荒れるた
めグレーズ層7B上の上層薄膜導体が断線する場合があ
り、この場合にはグレーズ層7Bの組成は7Aと異なつ
たものがよく、低温焼成で比較的良好な表面平滑性の得
られる組成のグレーズ層を選定することが望ましい。さ
らに、グレーズ層7Aの厚さは薄膜発熱抵抗体を形成す
るに十分良好な表面平滑性を得るため50μm以上にす
ることが望ましいが、グレーズ層7Bにはスルーホール
を形成する必要上、厚すぎるとスルーホールがうまく開
かずグレーズ層で覆われてふさがる場合があるので、一
般には50μm以下の厚さの方が望ましい。なお、グレ
ーズ層7A,7Bはセラミック基板の上下の端面いつぱ
いまで印刷すると周辺での盛り上りが大きくなるため、
第2図(図面の上下においてセラミツク基板6が露出し
ている)のようにセラミツク端部はグレーズ層で形成し
ない方が望ましい。
表面平滑性を劣化させないために7Aの焼成温度よりも
100℃程度以上低いことが望ましい。また既に印刷お
よび焼成した下層導体8の抵抗値を上昇させないために
も、グレーズ層7Bの焼成温度は一般にグレーズ層7A
の焼成温度よりも低くする。グレーズ層7Bの表面平滑
性は薄膜発熱抵抗体を形成するグレーズ層7Aょり悪く
てもよいがグレーズ層7Aと7Bとが同一組成の場合に
は低い温度で焼成するグレーズ層7Bの表面が荒れるた
めグレーズ層7B上の上層薄膜導体が断線する場合があ
り、この場合にはグレーズ層7Bの組成は7Aと異なつ
たものがよく、低温焼成で比較的良好な表面平滑性の得
られる組成のグレーズ層を選定することが望ましい。さ
らに、グレーズ層7Aの厚さは薄膜発熱抵抗体を形成す
るに十分良好な表面平滑性を得るため50μm以上にす
ることが望ましいが、グレーズ層7Bにはスルーホール
を形成する必要上、厚すぎるとスルーホールがうまく開
かずグレーズ層で覆われてふさがる場合があるので、一
般には50μm以下の厚さの方が望ましい。なお、グレ
ーズ層7A,7Bはセラミック基板の上下の端面いつぱ
いまで印刷すると周辺での盛り上りが大きくなるため、
第2図(図面の上下においてセラミツク基板6が露出し
ている)のようにセラミツク端部はグレーズ層で形成し
ない方が望ましい。
9は7Aと7Bの境界線、10はグレーズ層7Bを印刷
するときに形成されたスルーホールであり、6本の下層
導体8にまたがつて横断する形状に形成され、スルーホ
ールには下層導体8が露出する。
するときに形成されたスルーホールであり、6本の下層
導体8にまたがつて横断する形状に形成され、スルーホ
ールには下層導体8が露出する。
このスルーホールはグレーズ層を形成してから削り取つ
たりするのではなく印刷するときに、その部分は塗布し
ないものである。スルーホールの数は発熱体グルーブ数
だけ必要であり、第1図の例ではm個である。次にSi
−Ta等の薄膜発熱抵抗体をグレーズ層7A上に形成後
Cr−Au等の電極を薄膜技術で形成した後、ホトエッ
チング技術で共通端子1(薄膜発熱抵抗体2′、多層配
線部4′の上層薄膜導体11を形成する。
たりするのではなく印刷するときに、その部分は塗布し
ないものである。スルーホールの数は発熱体グルーブ数
だけ必要であり、第1図の例ではm個である。次にSi
−Ta等の薄膜発熱抵抗体をグレーズ層7A上に形成後
Cr−Au等の電極を薄膜技術で形成した後、ホトエッ
チング技術で共通端子1(薄膜発熱抵抗体2′、多層配
線部4′の上層薄膜導体11を形成する。
そして発熱抵抗体2′を少なくとも被覆するようにSi
C等の耐磨粍層(図示しない)を形成した後、方向性素
子アレー3′をボンデイングする。以上のようにしてM
n個の薄膜発熱抵抗体がn本の下層厚膜導体数を単位グ
ループとするm個のスルーホールと同数のグルーブ数に
マトリックス結線されたサーマルヘツドができ上がる。
なお、グレーズ層7A上には少なくとも発熱抵抗体が形
成され、グレーズ層7Bは、少なくとも多層配線絶縁層
として作用すればよく、その他の導体および方向性素子
アレー3′はどちらのグレーズ層上に形成し7てもよい
。
C等の耐磨粍層(図示しない)を形成した後、方向性素
子アレー3′をボンデイングする。以上のようにしてM
n個の薄膜発熱抵抗体がn本の下層厚膜導体数を単位グ
ループとするm個のスルーホールと同数のグルーブ数に
マトリックス結線されたサーマルヘツドができ上がる。
なお、グレーズ層7A上には少なくとも発熱抵抗体が形
成され、グレーズ層7Bは、少なくとも多層配線絶縁層
として作用すればよく、その他の導体および方向性素子
アレー3′はどちらのグレーズ層上に形成し7てもよい
。
サーマルヘツドより画信号端子を導出する方法について
述べる。
述べる。
第3図はサーマルヘツドの右端部を示すもので、下層厚
膜導体8はセラミック右端部付近においてグレーズ層7
Bに被覆されず露出する。この部分で下層厚膜導体8と
同一ピッチで同数の導体12を有するフレキシブルフラ
ツトケーブル13を接続することにより端子出しを行う
ことができる。この方法ではフラットケーブルの幅は比
較的小さいので安価である。下層厚膜導体とフレキシブ
ルフラツト導体12との接続はAu−Sn合金法、Pb
/Snハンダ付け法、溶接法、圧接法等により行うこと
ができる。なお、右端から端子出しを行うと、発熱抵抗
体に直列に入る下層厚膜導体の抵抗値は右端では最小で
、サーマルヘツド左端で最大となり発色濃度のばらつき
の原因となり得るが、本発明のサーマルヘツドでは下層
導体は厚膜導体を用いるので例え7(臥Gpt導体では
シート抵抗値を2〜3mΩ/?と小さいので、発色濃度
のばらつきは生じない。サーマルヘッドの両端において
第3図の端子出しを行えば発熱抵抗体に直列に入る下層
厚膜導体の抵抗値はいつそう小さくなる。また2本のラ
イン型サーマルヘッドを接続して印字幅の長いライン型
サーマルヘツドを構成する場合には、ヘツド接続部で露
出する2個のヘツドの下層導体間をフレシキブルフラツ
トケーブルで接続すればよい。もちろん、ヘッド接続部
に近いスルーホールに露出する下層導体間をフレキシブ
ルフラットケーブルで接続してもよい。以上のように本
発明は、1発熱抵抗体部が高密度に配線されるため必然
的に薄膜で形成されねぱならず、そのため下地を極めて
滑らかにする必要がある点、2発熱抵抗体部の走査回路
を簡略化するためにマトリクス接続するときに一部が多
層配線構造になる点、3マトリクス配線するときに共通
ラインの長さが長くなり、かつ各発熱体に対して異なり
、発熱抵抗体に対して抵抗値が大きく、かつ異なるため
に、薄膜で形成できない点を考慮し、特許請求の範囲に
記載のような構成のグレーズ7Aより低温処理できる材
料を絶縁層7Bとして選んでいるので下層導体に悪影響
を与えない、4多層構成にしているので下層導体群の幅
を発熱抵抗体の1つのグルーブの幅より大きくでき、そ
れによつて下層導体が厚膜で形成できる、5スルーホー
ルを傾斜させているので各発熱抵抗体に接なかる導体線
の長さを等しくなる方向にでき、抵抗値のばらつきを少
なくできる。
膜導体8はセラミック右端部付近においてグレーズ層7
Bに被覆されず露出する。この部分で下層厚膜導体8と
同一ピッチで同数の導体12を有するフレキシブルフラ
ツトケーブル13を接続することにより端子出しを行う
ことができる。この方法ではフラットケーブルの幅は比
較的小さいので安価である。下層厚膜導体とフレキシブ
ルフラツト導体12との接続はAu−Sn合金法、Pb
/Snハンダ付け法、溶接法、圧接法等により行うこと
ができる。なお、右端から端子出しを行うと、発熱抵抗
体に直列に入る下層厚膜導体の抵抗値は右端では最小で
、サーマルヘツド左端で最大となり発色濃度のばらつき
の原因となり得るが、本発明のサーマルヘツドでは下層
導体は厚膜導体を用いるので例え7(臥Gpt導体では
シート抵抗値を2〜3mΩ/?と小さいので、発色濃度
のばらつきは生じない。サーマルヘッドの両端において
第3図の端子出しを行えば発熱抵抗体に直列に入る下層
厚膜導体の抵抗値はいつそう小さくなる。また2本のラ
イン型サーマルヘッドを接続して印字幅の長いライン型
サーマルヘツドを構成する場合には、ヘツド接続部で露
出する2個のヘツドの下層導体間をフレシキブルフラツ
トケーブルで接続すればよい。もちろん、ヘッド接続部
に近いスルーホールに露出する下層導体間をフレキシブ
ルフラットケーブルで接続してもよい。以上のように本
発明は、1発熱抵抗体部が高密度に配線されるため必然
的に薄膜で形成されねぱならず、そのため下地を極めて
滑らかにする必要がある点、2発熱抵抗体部の走査回路
を簡略化するためにマトリクス接続するときに一部が多
層配線構造になる点、3マトリクス配線するときに共通
ラインの長さが長くなり、かつ各発熱体に対して異なり
、発熱抵抗体に対して抵抗値が大きく、かつ異なるため
に、薄膜で形成できない点を考慮し、特許請求の範囲に
記載のような構成のグレーズ7Aより低温処理できる材
料を絶縁層7Bとして選んでいるので下層導体に悪影響
を与えない、4多層構成にしているので下層導体群の幅
を発熱抵抗体の1つのグルーブの幅より大きくでき、そ
れによつて下層導体が厚膜で形成できる、5スルーホー
ルを傾斜させているので各発熱抵抗体に接なかる導体線
の長さを等しくなる方向にでき、抵抗値のばらつきを少
なくできる。
第1図はライン型サーマルヘッドの一般的な構成図、第
2図は本発明の一実施例の構成図、第3図は第2図に示
すサーマルヘツドよりフレキシブルフラットケーブルを
用いて画信号端子を導出する手段を示す図である。 V・・・・・・共通端子、2t・・・・・発熱抵抗体、
3t・・・・・方向性素子アレイ、4′・・・・・・多
層配線部、6・・・・・・セラミック基板、7A,7B
・・・・・・グレーズ層、8・・・・・・厚膜導体、1
0・・・・・・スルーホール。
2図は本発明の一実施例の構成図、第3図は第2図に示
すサーマルヘツドよりフレキシブルフラットケーブルを
用いて画信号端子を導出する手段を示す図である。 V・・・・・・共通端子、2t・・・・・発熱抵抗体、
3t・・・・・方向性素子アレイ、4′・・・・・・多
層配線部、6・・・・・・セラミック基板、7A,7B
・・・・・・グレーズ層、8・・・・・・厚膜導体、1
0・・・・・・スルーホール。
Claims (1)
- 【特許請求の範囲】 1 セラミック基板上に、滑らかに接続された2種類の
グレーズ層があり、このうち1種類のグレーズ層上には
少なくとも複数個の薄膜発熱抵抗体が一直線上に配列し
て形成され、他のグレーズ層は少なくとも多層配線絶縁
層として作用するものであり、かつ上下導体間の接続の
ため前記薄膜発熱抵抗体の配列方向に平行に一定のピッ
チで配列された複数個のスルーホールを有し、前記他の
グレーズ層の下部には前記薄膜発熱抵抗体の配列方向に
平行に長さ方向が配置された複数個の下層厚膜導体があ
り、前記スルーホールの各々はこのグレーズ層下部の複
数個の下層厚膜導体にまたがつて横断する形状に形成さ
れ、前記他のグレーズ層上には前記薄膜発熱抵抗体と同
数の方向性素子および発熱抵抗体、方向性素子および下
層厚膜導体を結ぶ薄膜導体を有し、前記薄膜発熱抵抗体
が下層厚膜導体数を単位グループとする前記スルーホー
ル数と同数のグループ数にマトリックス結線されたサー
マルヘッド。 2 特許請求の範囲第1項において、薄膜発熱抵抗体部
のグレーズ層の処理温度よりも低い焼成温度で形成され
たグレーズ層を多層配線絶縁層とすることを特徴とする
サーマルヘッド。 3 特許請求の範囲第1項または第2項において薄膜発
熱抵抗体の配列方向に平行に長さ方向が配置された複数
個の下層厚膜導体のうち両端の導体間の距離が多層配線
絶縁層として作用するグレーズ層に設けた複数個のスル
ーホールのピッチよりも大きいことを特徴とするサーマ
ルヘッド。 4 特許請求の範囲第1項、第2項または第3項におい
て、多層配線絶縁層として作用するグレーズ層のスルー
ホールはほぼ四辺形でこの長辺方向と薄膜発熱抵抗体の
配列方向とは直角でないことを特徴とするサーマルヘッ
ド。 5 特許請求の範囲第1項、第2項、第3項または第4
項において薄膜発熱抵抗体の配列方向に平行に長さ方向
が配置された複数個の下層厚膜導体はセラミック端部付
近においてグレーズ層に被覆されず、この部分でフレキ
シブルフラットケーブルにより端子出して行われること
を特徴とするサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51105535A JPS5934510B2 (ja) | 1976-09-02 | 1976-09-02 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51105535A JPS5934510B2 (ja) | 1976-09-02 | 1976-09-02 | サ−マルヘツド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5330347A JPS5330347A (en) | 1978-03-22 |
JPS5934510B2 true JPS5934510B2 (ja) | 1984-08-23 |
Family
ID=14410270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51105535A Expired JPS5934510B2 (ja) | 1976-09-02 | 1976-09-02 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5934510B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57201350U (ja) * | 1981-06-19 | 1982-12-21 | ||
JPS585753U (ja) * | 1981-07-06 | 1983-01-14 | ブラザー工業株式会社 | 配線パタ−ン付サ−マルヘツド |
JPS5874540U (ja) * | 1981-11-16 | 1983-05-20 | 沖電気工業株式会社 | サ−マルヘツド |
-
1976
- 1976-09-02 JP JP51105535A patent/JPS5934510B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5330347A (en) | 1978-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4259564A (en) | Integrated thermal printing head and method of manufacturing the same | |
US4241103A (en) | Method of manufacturing an integrated thermal printing head | |
US4123647A (en) | Thermal head apparatus | |
JPS5934510B2 (ja) | サ−マルヘツド | |
JPS6129276B2 (ja) | ||
JPS5952073B2 (ja) | ダイオ−ドマトリクス一体化感熱ヘツド | |
JPS6221559A (ja) | サ−マルヘツド | |
JPS5851831B2 (ja) | サ−マルヘッド装置 | |
JPS5851830B2 (ja) | サ−マルヘツド | |
JPS6018920Y2 (ja) | サ−マルヘツド | |
JPS6225067A (ja) | サ−マルヘツドの電極形成方法 | |
US5781220A (en) | Thermal head | |
JPS5851832B2 (ja) | 熱記録ヘツド | |
JPS6217251Y2 (ja) | ||
JPH10138542A (ja) | サーマルヘッド | |
JPS591803Y2 (ja) | 集積化サ−マルヘッド | |
JP3476961B2 (ja) | サーマルヘッド | |
JPS6016353B2 (ja) | サ−マルヘッドの製造方法 | |
JPH0225247Y2 (ja) | ||
JPS60199673A (ja) | 熱記録ヘツド | |
JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
JPH039342Y2 (ja) | ||
JPH0457508B2 (ja) | ||
JPH0615242B2 (ja) | サ−マルヘツド | |
JP2001191572A (ja) | サーマルヘッド |