JPS5933924A - Panorama display circuit - Google Patents

Abstract

PURPOSE:To eliminate flickering and to improve the accuracy of reading, by performing slowly the frequency sweep and supplying display data to a CRT display while writing the data in an RAM. CONSTITUTION:A local oscillator 2 sweeps a frequency at a range designated by a counter 12. As a result, a receiving signal in a prescribed band is detected after being converted into an intermediate frequency and converted into a video signal v. The video signal v is converted into a digital value by an A/D converter 14 and written in an RAM 20. On the other hand, the data is read out at a speed faster than the sweep speed from an RAM 20. The data read out is D/ A-converted and displayed on a CRT11.

Description

【発明の詳細な説明】 この発明は受信信号の周波数を測定するために、受信機
の局部発振周波数を掃引させて信号を受信させるととも
に、この掃引信号によりＣＲＴ表示回路の水平軸を駆動
させ、Ｙ軸に受信信号の周波数成分の強度を表示するパ
ノラマ表示回路に関する従来、この種の装置として第１
図に示すものがあった。図において、（１）は鋸歯状波
発生回路、（２）はこの鋸歯状波発生回路（１）の出力
信号８により発振周波数を変化させる局部発振器であり
、空中線（３）からの到来波受信信号Ｃは混合器（４）
で中間周波数信号ｉとなり、中間周波数増幅器（５）で
雑音が検波できるレベルまで増幅され、検波器（６）で
検波されてビデオ信号Ｖとなり、ストレッチ回路（７）
を経てＹ軸側向増幅器（８）にて所定のレベルまで増幅
され、ＣＲＴ（ＩＩ）のＹ軸側向板をドライブする。DETAILED DESCRIPTION OF THE INVENTION In order to measure the frequency of a received signal, the present invention sweeps the local oscillation frequency of a receiver to receive the signal, and uses this sweep signal to drive the horizontal axis of a CRT display circuit. This is the first device of its kind to date regarding a panoramic display circuit that displays the intensity of the frequency component of a received signal on the Y axis.
There was something shown in the figure. In the figure, (1) is a sawtooth wave generation circuit, (2) is a local oscillator that changes the oscillation frequency by the output signal 8 of this sawtooth wave generation circuit (1), and receives an incoming wave from the antenna (3). Signal C is mixer (4)
becomes an intermediate frequency signal i, which is amplified to a level where noise can be detected by an intermediate frequency amplifier (5), detected by a detector (6), and becomes a video signal V, which is then passed through a stretch circuit (7).
The signal is then amplified to a predetermined level by the Y-axis lateral amplifier (8), and drives the Y-axis lateral plate of the CRT (II).

一方、鋸歯状波発生回路（１）の出力信号ＳはＸ軸側向
増幅器（９）で増幅され、ＣＲＴ圓のＸ軸側向板をドラ
イブする。さらに、鋸歯状波発生回路（１）から出力さ
れる鋸（歯状波と同じ期間のゲートパルスｇによりアン
ブランキングゲート発生回路Ｕαを動作させ、該アンブ
ラン、キングゲート発止回路ａαｔこよりＣＲＴ［ｌの
グリッド・カソード間の電圧を変化させてカソードから
発生する電子流によりＹ軸、Ｘ軸のドライブ信号の軌跡
として受信信号の周波数成分の強度特性を表示する。On the other hand, the output signal S of the sawtooth wave generating circuit (1) is amplified by the X-axis side amplifier (9) and drives the X-axis side plate of the CRT circle. Further, the unblanking gate generation circuit Uα is operated by the gate pulse g having the same period as the sawtooth wave outputted from the sawtooth wave generation circuit (1), and the unblanking gate starting circuit aαt is used to control the CRT [l By changing the voltage between the grid and the cathode, the electron flow generated from the cathode displays the intensity characteristics of the frequency components of the received signal as the loci of drive signals on the Y and X axes.

次に動作について説明する。到来した受信信号Ｃの周波
数成分をＣＡＲＴ（ｉｌｌに表示させ、目視によって測
定するためには、局部発振器（２）の発振周波数ｊを低
速で徐々に変化させて受信確率をあげなければならない
。Next, the operation will be explained. In order to display the frequency component of the incoming received signal C on the CART (ill) and visually measure it, the oscillation frequency j of the local oscillator (2) must be gradually changed at a low speed to increase the reception probability.

このようにして得られた局部発信器（２）の出力信号ｊ
により、到来した受信信号Ｃは混合器（４）を経て中間
周波増幅器（５）で増幅され、検波器（６）で検波され
るとＣＲＴαＤに表示するためのビデオ信号Ｖに変換さ
れる。開運の如く、鋸歯状波発生回路（１）の鋸歯状波
信号ＳによりＣＲＴａｌｌのＸ軸側向板をドライブさせ
、到来する受信信号を効率よく捕獲するために局部発振
器（２）の掃引速度は低速に設定されており、検波器（
６）の出力信号Ｖのままでは短時間しかＣＫ宵表示され
ないので、目視による周波数成分の測定には適さないた
め、同一周波数とみなせる程度の時間、ビデオ出力信号
のピーク値をピークホールド回路（７）にて保持させる
。The output signal j of the local oscillator (2) obtained in this way
Accordingly, the received signal C that has arrived is amplified by an intermediate frequency amplifier (5) via a mixer (4), and when detected by a detector (6), it is converted into a video signal V to be displayed on the CRTαD. As luck would have it, the sweep speed of the local oscillator (2) is set so that the sawtooth wave signal S of the sawtooth wave generation circuit (1) drives the X-axis side plate of the CRTall and efficiently captures the incoming received signal. The speed is set to low, and the detector (
If the output signal V of 6) remains as it is, the CK signal will be displayed only for a short time, so it is not suitable for visual measurement of frequency components. Therefore, the peak value of the video output signal is held by the peak hold circuit (7 ).

従来のパノラマ表示回路は以上のように構成されている
ので、到来した受信信号を効率よく捕獲するため局部発
振器の掃引を低速度にしなければならず、またこの局部
発振器掃引信号をＣＲＴ表示回路の掃引信号と共用して
おり、ＣＲＴでの表示にちらつきがでるため、ＣＲＴを
長残光性のもの、又は蓄積型のものにする必要がある。Since the conventional panoramic display circuit is configured as described above, the sweep speed of the local oscillator must be made low in order to efficiently capture the incoming received signal. Since this signal is also used as a sweep signal and causes flickering in the display on a CRT, it is necessary to use a CRT with long afterglow properties or a storage type.

またＣＲＴ上での輝度時間を長くする必要から受信信号
をピークホールド回路で時間的にストレッチするため、
特に雑音信号のゆらぎ等を十分に表示できないというよ
うな欠点があった。Also, in order to lengthen the brightness time on the CRT, the received signal is stretched in time using a peak hold circuit.
In particular, there was a drawback that fluctuations in noise signals could not be sufficiently displayed.

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、周波数掃引信号と表示掃引信号と
を区別するために、複数個の記憶回路（ＲＡＭ）群を備
え、この記憶回路群を適当な時間間隔で１書き込み”機
能、′読み出し”機能。This invention was made to eliminate the drawbacks of the conventional ones as described above, and in order to distinguish between a frequency sweep signal and a display sweep signal, a plurality of memory circuits (RAM) groups are provided, and this memory circuit ``Write'' function and ``read'' function to write a group at appropriate time intervals.

”消去”機能にわけ、順次循環して機能切替をして、受
信信号を記憶回路に書き込み、局部発振器の掃引とは独
立したタイミングでＣＲＴに表示させることにより、周
波数掃引の低速による表示のちらつきをなくシ、又この
循環切替により、より多くの到来した受信信号をＯＲ書
きによる記憶回路への蓄積により′周波数測定を容易に
しかつ自動的に刻々とかわ′る信号に対してスムーズに
画面を更新していくパノラマ表示回路を提供することを
目的としている。The "erasing" function sequentially cycles and switches functions, writes the received signal to the memory circuit, and displays it on the CRT at a timing independent of the local oscillator sweep, thereby eliminating display flickering due to low frequency sweep speeds. In addition, this cyclic switching allows more incoming received signals to be stored in the memory circuit by OR writing, making frequency measurement easier and automatically displaying the screen smoothly in response to ever-changing signals. The purpose is to provide an updated panoramic display circuit.

以下、この発明の一実施例を図について説明すのカウン
タ回路、（１３１はカウンタ回路α２の出力信号（至）
を直流電圧に変換するＤ／ＡＭ器、（２）はカウンタ回
路０渇、Ｄ／Ａ変換器０３）によってドライブされ、そ
のデータの内容によって発振周波数が変化する局部発振
器、（４）はアンテナ（３）に到来した受信信号Ｃを局
部発振器（２１の出力信号ｌによって中間周波数信号ｉ
に変換する混合器、（５）は中間周波数信号量を増幅す
る中間周波増幅器、（６）は中間周波信号ｉをビデオ信
号Ｖに変換する検波器である。Hereinafter, one embodiment of the present invention will be explained with reference to the drawings.
(2) is a local oscillator whose oscillation frequency changes depending on the content of the data, and (4) is an antenna ( 3) The received signal C arriving at the local oscillator (21) outputs an intermediate frequency signal i using the output signal l.
(5) is an intermediate frequency amplifier that amplifies the intermediate frequency signal amount; (6) is a detector that converts the intermediate frequency signal i into a video signal V.

検波器（６）の出力信号ＶはＡ／Ｄ変侠器（＋４）で量
子化されてピークホールド回路ａ９にて局部発振器用掃
引カウンタＯＸＯのＬＳＢ　（同−局部発振周波数造み
なせる区分に相当する）の時間の間隔ごとに信号のピー
ク値（転））をとらえる。また［株］は空中線（３）、
混合器（４）、中間周波増幅器（５）、検波器（６）、
Ａ／Ｄ変換器１４１、ピークホールド回路Ｑ５１．　Ｄ
／Ａ変換器（＋３１および局部発振器（２）からなり、
局発信号の掃引により得られた受信信号を所定の区間に
細分し各区間内の復調信邑のピーク値（ハ）を出力する
受信系である。The output signal V of the detector (6) is quantized by the A/D converter (+4), and the peak hold circuit a9 outputs the LSB of the local oscillator sweep counter OXO. ) to capture the peak value (turn) of the signal at each time interval. Also, [stock] is an antenna (3),
mixer (4), intermediate frequency amplifier (5), detector (6),
A/D converter 141, peak hold circuit Q51. D
/A converter (consisting of +31 and local oscillator (2),
This is a receiving system that subdivides the received signal obtained by sweeping the local signal into predetermined sections and outputs the peak value (c) of the demodulated signal within each section.

又、局部発振器掃引用のカウンタ０２のカウントダウン
による出力信号（至）は適当な時間間隔で記憶回路循環
切替回路０６）を動作させる。記憶回路群［株］はＲＡ
Ｍ記憶回路（１８）、ＲＡＦｔ（記憶回路・（１９）、
ＲＡＭ、記憶回路（２０）からなり、上記記憶回路循環
切替回路（１ωは該記憶回路（１８）〜（２０にそれぞ
れ切替えるとともに、メモリコントロール回路（１７）
でＲＡＭ記憶回路（１８）〜（２０）を１書き込み”機
能、１読み出し”機能、１消去″機能と順次切替える。Further, the output signal (to) by the countdown of the counter 02 for local oscillator sweep operates the memory circuit circulation switching circuit 06) at appropriate time intervals. Memory circuit group [stock] is RA
M memory circuit (18), RAFt (memory circuit/(19),
Consisting of a RAM and a memory circuit (20), the memory circuit circulation switching circuit (1ω switches each of the memory circuits (18) to (20), and a memory control circuit (17)
The RAM memory circuits (18) to (20) are sequentially switched to 1 write function, 1 read function, and 1 erase function.

つまり両回路（１６〕（１７）からなるメモリ機能制御
回路（６０）は各記憶回路（１８）（１９）（２０）毎
に書き込み、読み出し、消去の期間を順次循環させてゆ
く訳である。またメモリ書き込み回路ａＯ）はデータ判
゛定回路（２）と書き込みデータ選択回路（２りとから
なり、データ判定回路（財）は今回受信により得られた
復調信号のピーク値（ハ）および前回受信により得られ
上記記憶回路群（８０）に書き込まれたピーク値（２４
１をスレショルド算出回路（至））がらのスレッショル
ド値（３１）と比較し、該比較結果に応じて上記復調信
号のピーク値＠才たは前回書き込まれたピーク値（２４
１のいずれを該記憶回路群例に書き込むべきかを判定す
る。書き込みデータ選択回路（２）は該データ判定回路
２１）の利足結果Ｉこ応じて上記両ピーク値（２３１（
２４１のいずれかを、記憶回路（１８Ｘ１９）（２０）
ノ書き込み期間に該当するものに書き込む。In other words, the memory function control circuit (60) consisting of both circuits (16) and (17) sequentially cycles through write, read and erase periods for each memory circuit (18), (19) and (20). The memory write circuit (aO) consists of a data determination circuit (2) and a write data selection circuit (2), and the data determination circuit (aO) is configured to detect the peak value (c) of the demodulated signal obtained by the current reception and the previous data selection circuit (2). The peak value (24) obtained by reception and written in the memory circuit group (80) is
1 is compared with the threshold value (31) from the threshold calculation circuit (to), and depending on the comparison result, the peak value of the demodulated signal is set or the previously written peak value (24
1 should be written to the example memory circuit group. The write data selection circuit (2) selects the above-mentioned peak values (231 (
241 as a memory circuit (18x19) (20)
Write in the area that corresponds to the writing period.

この三系統の記憶回路（１８）（１９）（２０）はデー
タ判定回路Ｑ旧こより書き込みデータ選択回路（イ）を
動作させ、ピークホールド回路０５）の出力データ（ハ
）が、記憶回路続出データＩ２４）かを１書き込み”機
能期間中のＲＡＭに入力する。These three systems of memory circuits (18), (19, and 20) operate the write data selection circuit (a) from the data judgment circuit I24) "Write 1" is input to the RAM during the function period.

その後、表示器掃引信号作成用のカウンタ回路い）のＬ
ＳＢ　（局部発振器の掃引信号カウンタ（１２１のＬＳ
Ｂの周波数区分に相当する）毎に記憶回路データ出力選
択回路（イ）の出力データｍを切替えてＤ／Ａ変４１回
路（２７ａ）　、　Ｙ軸側向増幅Ｈ（８１ヲ経テ、ＣＲ
Ｔ（ｉｌｌのＹ軸側向板をドライブさせる。さらに表示
器掃引信号用カウンタ回路（ハ）の出力信号ｄはＤ／Ａ
変換器（２７ｂ）を経てＸ軸側向増幅器（９）にて増幅
され、ＣＲＴ（ＩＩ）のＸ軸側向板をドライブし、さら
に表示器信号用カウンタ回路（ハ）の出力信号ｄ′はア
ンブランキング回路（ＩＧを経てＣＲＴαＢのグリッド
・カソード間の電位を変化させて、Ｘ軸、Ｙ軸側向増幅
器（８）（９）の軌跡によりＣＲＴ（ＩＩ）面上に、到
来した受信信号Ｃの周波数成分の強度を表示させる。After that, the L of the counter circuit for creating the display sweep signal
SB (local oscillator sweep signal counter (121 LS)
The output data m of the memory circuit data output selection circuit (a) is switched for each frequency division (corresponding to the frequency division B), and the D/A converter 41 circuit (27a) and Y-axis lateral amplification H (corresponding to 81, CR
The Y-axis side plate of T(ill) is driven.Furthermore, the output signal d of the counter circuit (c) for the display sweep signal is the D/A
The output signal d' of the display signal counter circuit (c) is amplified by the X-axis side amplifier (9) via the converter (27b), and drives the X-axis side plate of the CRT (II). By changing the potential between the grid and cathode of the CRTαB via the unblanking circuit (IG), the received signal C that has arrived on the CRT (II) surface is Display the intensity of the frequency component.

次に動作について説明する。Next, the operation will be explained.

局部発振器掃引信号発生用のカウンタ０渇によって出力
される掃引周波数区分データ（支）はその内容によって
Ｄ／Ａ変侠器ａ３によって直流電圧に変換され、局部発
振器（２）の発振周波数を変化させて到来した受信信号
Ｃを混合器（４）によって中間周波数信号ｉに変換し、
中間周波増幅器（５）によって所定のレベルまで増幅さ
れ、検波器（６）によってビデオ信号Ｖに変換され、る
、（こｈデオ信号ＶはＡ／Ｄ変換変換器上ってデーイジ
ーｊル値に変換され、掃引周波数区分データ□□□に対
応する受信信号のデータ値（ハ）としてスレショルド算
出回路Ｃ３０１にて設定されたスレショルドデータ値Ｄ
Ｔ１３１１と比較され、到来した受信信号のピーク値を
ＤＰ、雑音の瞬時値をＤＮとすると、Ｄｐ　）　ＤＴの
場合にはＤｐを、ＤＰ＜Ｉ）ｌ・の場合にはＤＮをピー
クホールド回路０５）のピークホールド回路出力データ
ＤＩとすることにより、到来した受信信号のピーク値を
、さらには雑音のゆらぎをも忠実にディジタル変換でき
る。さらに、上記掃引周波数区分データ（２）を循環切
替回路（１６）に入力し、画面切替タイミング（イ）で
、実際には周波数掃引信号８の周期の十数倍以上の周期
で、メモリコントロール回路（１７）を制御し、記憶回
路Ｑ８）　を記憶回路（１９）　、記憶回路（２０）を
第３図のようにそれぞれ表示期間Ａ（３２）、表示期間
Ｂ（３３１，表示期間Ｃ（財）の状態になるように変化
させる。The sweep frequency division data (sub) output by the counter 0 for generating the local oscillator sweep signal is converted into a DC voltage by the D/A converter a3 according to its contents, and changes the oscillation frequency of the local oscillator (2). The received signal C arriving at
It is amplified to a predetermined level by an intermediate frequency amplifier (5), and converted to a video signal V by a detector (6). Threshold data value D that is converted and set by the threshold calculation circuit C301 as the data value (c) of the received signal corresponding to the sweep frequency division data □□□
It is compared with T1311, and if the peak value of the received signal that has arrived is DP and the instantaneous value of the noise is DN, then Dp) is used as the peak hold circuit 05. ) as the peak hold circuit output data DI, it is possible to faithfully convert the peak value of the received signal that has arrived, as well as the fluctuation of noise, into digital data. Furthermore, the above-mentioned sweep frequency division data (2) is input to the circulation switching circuit (16), and at the screen switching timing (a), the memory control circuit (17), storage circuit Q8), storage circuit (19), and storage circuit (20) as shown in FIG. Change it so that it becomes the state of

次に詳細な動作を表示期間Ａｆ３２１について説明する
と、記憶回路（１８）は１書き込み”機能状態（３５）
になり、記憶回路（１９）は９消去２機能状態０８）、
又記憶回路（２０〕は”読み出し”機能状態啼となる。Next, to explain the detailed operation regarding the display period Af321, the memory circuit (18) is in the "1 write" functional state (35).
, the memory circuit (19) is 9 erased 2 functional state 08),
The storage circuit (20) is also in the "read" functional state.

到来した受信信号のピークホールド出力データ値圀）を
ＤＩ、記憶回路からの読み出しデータ値飢をＤｏ、スレ
ショルド算出回路−によりビデオ信号の雑音レベルから
算出されたスレショルドデータ値０１）を諸とすると、 （１＋　　ＤＩ＞ＤＴ　、　ＤＱ＞ＤＴでかつＤＩ〉Ｄ
。Let DI be the peak hold output data value of the incoming received signal, Do be the read data value from the storage circuit, and let the threshold data value 01) calculated from the noise level of the video signal by the threshold calculation circuit be as follows. (1+ DI>DT, DQ>DT and DI>D
.

叩　Ｄ　Ｉ　＞　ＤＴ　、　Ｄ□　）　ＤＴでかつＤ　
Ｈ（Ｄ□（ＩＩＩ）　　Ｄ　Ｉ＜　ＤＴ　、　Ｄ□＜　
ＤＴのいずれの関係が成り立つかをデータ判定回路（２
１＋で判定し、該データ判定回路（２１）の判定結果１
こ応じて書き込みデータ選択回路＠を動作させ、掃引周
波数区分データ（支）の変化する毎に、記憶回路のアド
レスを変化させ、上記（１）の関係が成り立つ場合はＤ
Ｉを、（１１）の関係が成り立つ場合はＤｏを、ｆｉｌ
＋１の関係が成り立つ場合はＤＩを、それぞれ記憶回路
に書き込み、この動作を画面切替タイミング翰が変化す
るまで続ける。Hit DI > DT, D□) DT and D
H(D□(III) DI< DT , D□<
A data judgment circuit (2) determines which relationship of DT holds true.
1+, and the judgment result of the data judgment circuit (21) is 1.
Accordingly, the write data selection circuit @ is operated, and the address of the storage circuit is changed every time the sweep frequency division data (sub) changes, and if the above relationship (1) holds, D
I, Do if the relationship (11) holds, fil
If the +1 relationship holds true, DI is written into each memory circuit, and this operation is continued until the screen switching timing changes.

一方１、表示回路系では１書き込み２機能期間Ｇ５）に
あたっている記憶回路から周波数区分データ（至）によ
り順次アドレスを変化させて書き込まれであるデータ値
Ｄｄ２４）を出力させるが、ｔ＜ＤＴの場合はデータ判
定回路（２Ｊ）によりデータ選択回路（２８）を動作さ
せ、１読み出し”機能期間（転）に当っている記憶回路
のデータ値を出力させていく。On the other hand, in the display circuit system, the address is sequentially changed according to the frequency division data (to) from the storage circuit corresponding to the 1 write 2 function period G5) and the written data value Dd24) is output, but if t<DT The data selection circuit (28) is operated by the data judgment circuit (2J), and the data value of the storage circuit corresponding to one readout function period (transition) is outputted.

このように現在１書き込み”機能期間に当っている記憶
回路のデータにより以前に１′き込まれたデータを表示
することにより、受信信号が表示される確率を上げると
ともに、表示期間Ａ（支）９表示期ｊ…Ｂ（３３１，表
示期間Ｃ（財）と変化する際に、今までＣＲＴ（Ｉｌｌ
に表示されていた内容が急激に画面から消滅することを
防ぐことができ、測道が容易となる。In this way, by displaying the data that was previously written 1' by the data in the memory circuit that is currently in the 1 write function period, the probability that the received signal will be displayed is increased, and the display period A (support) is increased. 9 When changing to display period j...B (331, display period C (goods), until now CRT (Ill
It is possible to prevent the content displayed on the screen from suddenly disappearing from the screen, making route surveying easier.

なお、上記実施例では三組の記憶回路を１書き込み”機
能、″読み出し”機能、＠消去”機能の各期間をもうけ
、順次循環させて到来した受信信号のデータ書き込み及
び表示を行ったが、第４図に示すように、記憶回路を増
やすことにより下記の構成でも実現できる。第４図にお
いて、数個の記憶回路、即ち記憶回路（１８）　、記憶
回路（１９）　、記憶回路（２０）　、記憶回路（至）
、記憶回路（至）、記憶回路（４０）を備え、画面切替
タイミング囚によりメモリーコントロール回路（１７）
を動作させて記憶回路（１８）憶回路（４０）−記憶回
路（１８）と順次切替えていくものとし、一度記憶回路
に書き込まれたデータは次に選択されるまで蓄積するも
のとする。In the above embodiment, the three sets of memory circuits have each period of one write function, one read function, and one erase function, and are sequentially circulated to write and display data of the received signal. As shown in FIG. 4, the following configuration can also be realized by increasing the number of memory circuits. In FIG. 4, several memory circuits, namely memory circuit (18), memory circuit (19), memory circuit (20), memory circuit (to)
, a memory circuit (to), a memory circuit (40), and a memory control circuit (17) depending on the screen switching timing.
It is assumed that the memory circuit (18), the memory circuit (40) and the memory circuit (18) are sequentially switched by operating the memory circuit, and data once written to the memory circuit is stored until it is selected next time.

データの書き込みに際しては、選択された記憶回路、仮
りに記憶回路（１８）が選択されるものとし、ピークホ
ールド出力データ（至）はスレショルド算出回路（イ）
）によって設定されたスレショルドデータ値開により入
力データ判定回路（４１）を動作させ、さらに書き込み
データ選択回路Ｉ２１）により記憶回路読みたしデータ
（２４）との判定結果を書き込むが、表示回路系では現
在選択されている記憶回路（１８）の記憶回路読出デー
タＤｏ（２４１がスレショルドデータ値ＤＴ０１１との
間でＤｏ＜ＤＴであれば、最新にデータ書き込みを行っ
た記憶回路、即ち記憶回路（４０）から、さらに記憶回
路（４０）でもＤｏ＜ＤＴであれば記憶回路（３９）か
らと、以下判定結果により記憶回路（１９〕までの記憶
回路を選択して出力する。When writing data, it is assumed that the selected memory circuit is the memory circuit (18), and the peak hold output data (to) is the threshold calculation circuit (A).
) The input data judgment circuit (41) is operated by opening the threshold data value set by 1), and the write data selection circuit I21) writes the judgment result with the data (24) read from the memory circuit. If the memory circuit read data Do (241) of the currently selected memory circuit (18) and the threshold data value DT011 are Do<DT, the memory circuit to which data has been written most recently, that is, the memory circuit (40) Then, if Do<DT in the memory circuit (40), the memory circuit (39) is selected and the memory circuits up to the memory circuit (19) are selected and output based on the determination result.

このようにして表示画面は順次更新されるとともに、一
度記憶回路に書き込まれたデータは一芝期間蓄積される
ことにより、検出確率をあけることが可能となり、画面
の表示内容もスムーズに変化していく。In this way, the display screen is updated sequentially, and the data once written to the memory circuit is accumulated for a period of time, making it possible to increase the detection probability and allowing the contents displayed on the screen to change smoothly. go.

以上のように、この発明によれは、局部発振器の掃引信
号と表示回路の掃引信号・４とを分離させ、さらに３つ
の記憶回路を順次循−′させるようにしたので、書き込
み、読みたしが完全に分離できるため、局部発振器の掃
引が低速であっても表示信号はちらつくことがなくなり
、又ＣＲＴの残像残光性にたよることなしに任意の時間
表示をすることができ、到来する受信信号周波数の測定
が容易にかつ安価にできる効果が得られる。As described above, according to the present invention, the sweep signal of the local oscillator and the sweep signal 4 of the display circuit are separated and further circulated sequentially through the three memory circuits, so that writing and reading can be performed. Since the signals can be completely separated, the display signal will not flicker even when the local oscillator sweeps at a low speed, and it can be displayed for any desired time without relying on the afterimage afterglow of the CRT. This provides the effect that the received signal frequency can be easily and inexpensively measured.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の周波数測定用のパノラマ表示回路の構成
図、第２図はこの発明の一実施例によるパノラマ表示回
路の構成図、第３図はこの発明に使用されている記憶回
路群の各表示期間における機能の役割の説明図、第４図
は本発明の他の実施例の部分構成図である。 α２・・・局部発振器掃引信号発生用カウンタ回路、ｆ
１３０）・・・メモリ機能制御回路、（１６）・・・循
環切侯回路、（１７〕・・・メモリコン−トロール回路
、（胆・・・記憶回路群、（１８）・・・記憶回路、（
１９）・・・記憶回路、（２０）・・・記憶回路、ｆｆ
ｏ）・・・メモリ書き込み回路、（２１）・・・データ
判定口　□路、＠・・・書き込みデータ選択回路、（２
）・・・表示器用掃引信号発生カウンタ、（２６）・・
・記憶回路データ出力選択回路、（３０）・・・スレシ
ョルド算出回路、ω）・・・受信系。 なお図中同一符号は同−又は相当部分を示す。 代球人　　　　葛　野　信　−Fig. 1 is a block diagram of a conventional panoramic display circuit for frequency measurement, Fig. 2 is a block diagram of a panoramic display circuit according to an embodiment of the present invention, and Fig. 3 is a block diagram of a group of memory circuits used in the present invention. FIG. 4, which is an explanatory diagram of the role of functions in each display period, is a partial configuration diagram of another embodiment of the present invention. α2...Local oscillator sweep signal generation counter circuit, f
130) Memory function control circuit, (16) Circulation circuit, (17) Memory control circuit, Memory circuit group, (18) Memory circuit ,(
19)...Memory circuit, (20)...Memory circuit, ff
o)...Memory write circuit, (21)...Data judgment port □route, @...Write data selection circuit, (2
)...Sweep signal generation counter for display, (26)...
- Memory circuit data output selection circuit, (30)...threshold calculation circuit, ω)...reception system. Note that the same reference numerals in the figures indicate the same or equivalent parts. Representative baseball player Shin Kuzuno −

Claims (1)

【特許請求の範囲】[Claims] （１）発振周波数が可変な局部発振器を有し該局部発振
器の掃引によって得た受信信号を所定の区間期間が順次
循環する複数の記憶回路、からなる記憶回路群と、上記
局部発振器の発振周波数を変化させるための局企掃引信
号を発生する局部発振器掃引信号発生用カウンタ回路と
、上記局譬掃引信号に応じて上記記憶回路群の各記憶回
路の書き込み。 読み出し、消去の機能を順次循環して切り換えるメモリ
機能制御回路と、上記受信信号の雑音レベルからスレシ
ョルドレベルを算出するスレショルド算出回路と、今回
受信して得た復調信号のピーク値および上記記憶回路に
書き込まれている前回受信時の復調信号のピーク値と上
記スレショルドずれかを上記記憶回路群に書き込むメモ
リ書き込み回路と、表示掃引信号を発生する表示器用カ
ウンタ回路と、１書き込み”機能および１読み出し”機
能期間中の記憶回路の内容が上記スレショルドレベルを
上回る場合は上記表示器用カウンタ回路の出力タイミン
グに応じて１書き込み”機能期間中の記憶回路からその
記憶内容である現在ピーク値を読み出しそうでない場合
は上記出力タイミングに応じて１読み出し”機能期間中
の記憶回路の記憶内容である前回書き込み時のピーク値
を読み出してデータを補間する記憶回路データ出力選択
回路とを備えたことを特徴とするパノラマ表示回路。(1) A storage circuit group consisting of a plurality of storage circuits each having a local oscillator with a variable oscillation frequency and in which a received signal obtained by sweeping the local oscillator is sequentially circulated for a predetermined period, and the oscillation frequency of the local oscillator. a local oscillator sweep signal generating counter circuit for generating a local oscillator sweep signal for changing the local oscillator sweep signal; and writing in each memory circuit of the memory circuit group in response to the local oscillator sweep signal. A memory function control circuit that sequentially cycles through and switches read and erase functions, a threshold calculation circuit that calculates a threshold level from the noise level of the received signal, and a peak value of the demodulated signal received this time and the storage circuit. a memory write circuit that writes either the written peak value of the demodulated signal at the time of previous reception and the above-mentioned threshold deviation into the memory circuit group; a display counter circuit that generates a display sweep signal; and a 1-write "function" and a 1-read "function". If the content of the memory circuit during the function period exceeds the threshold level, write 1 in accordance with the output timing of the display counter circuit.If not, read out the current peak value, which is the memory content, from the memory circuit during the function period. and a memory circuit data output selection circuit that interpolates the data by reading out the peak value of the previous write, which is the memory content of the memory circuit during the "one read" function period, according to the output timing. display circuit.