JPS5931216B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5931216B2 JPS5931216B2 JP2725574A JP2725574A JPS5931216B2 JP S5931216 B2 JPS5931216 B2 JP S5931216B2 JP 2725574 A JP2725574 A JP 2725574A JP 2725574 A JP2725574 A JP 2725574A JP S5931216 B2 JPS5931216 B2 JP S5931216B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- polycrystalline silicon
- semiconductor substrate
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に、多層配線
構造を有する半導体装置の製造方法に関するものである
。
構造を有する半導体装置の製造方法に関するものである
。
一般に、この種の多層配線構造を有する半導体装置とし
ては、ゲート電極に多晶シリコンを用いたいわゆるシリ
コンゲート電界効果半導体装置がある。
ては、ゲート電極に多晶シリコンを用いたいわゆるシリ
コンゲート電界効果半導体装置がある。
この半導体装置ではソース、ドレイン領域の形成時に、
これらの領域とは別にもう一つの拡散領域を半導体基板
内に設け、この拡散領域を配線領域として使用する場合
がある。また、上述した半導体装置は、半導体基板内に
設けられた拡散領域を配線領域として使用すると共に、
ゲート電極形成時に生じる多結晶シリコンを選択的に残
しておき、これを配線層として用いている。このように
、多結晶シリコンゲート電極並びに配線層として使用す
る半導体装置を製造する場合、多結晶シリコンを導体化
するため、多結晶シリコ５ ンに不純物拡散を行なう必
要がある。
これらの領域とは別にもう一つの拡散領域を半導体基板
内に設け、この拡散領域を配線領域として使用する場合
がある。また、上述した半導体装置は、半導体基板内に
設けられた拡散領域を配線領域として使用すると共に、
ゲート電極形成時に生じる多結晶シリコンを選択的に残
しておき、これを配線層として用いている。このように
、多結晶シリコンゲート電極並びに配線層として使用す
る半導体装置を製造する場合、多結晶シリコンを導体化
するため、多結晶シリコ５ ンに不純物拡散を行なう必
要がある。
一般に、この不純物拡散は工程の重複をさけるために、
半導体基板にソース、ドレイン領域及び上述した配線領
域を形成する拡散工程と同時に行なわれるのが普通であ
る。
半導体基板にソース、ドレイン領域及び上述した配線領
域を形成する拡散工程と同時に行なわれるのが普通であ
る。
０ しかしながら、多結晶シリコンヘの不純物拡散を半
導体基板に対する不純物拡散と同時に行なう方法では、
半導体基板内に設けられた拡散配線領域上部に位置する
多結晶シリコンを除去しなければ、配線領域を形成でき
ない。
導体基板に対する不純物拡散と同時に行なう方法では、
半導体基板内に設けられた拡散配線領域上部に位置する
多結晶シリコンを除去しなければ、配線領域を形成でき
ない。
このため、配線層５ 域上に絶縁膜を介して多結晶シリ
コンによつて構成される配線層を搭載することは困難で
ある。従つて、この半導体装置では配線領域と配線層と
が重ね合わないように構成され、完全な多層配線構造が
望めず、装置の小型化を阻む一因となつｏ ている。本
発明の目的は半導体基板内の配線領域と、半導体基板上
に配置される配線層とを重ね合わせることができる半導
体装置の製造方法を提供することである。
コンによつて構成される配線層を搭載することは困難で
ある。従つて、この半導体装置では配線領域と配線層と
が重ね合わないように構成され、完全な多層配線構造が
望めず、装置の小型化を阻む一因となつｏ ている。本
発明の目的は半導体基板内の配線領域と、半導体基板上
に配置される配線層とを重ね合わせることができる半導
体装置の製造方法を提供することである。
５ 本発明の他の目的はより高密度化が期待できる半導
体装置の製造方法を提供することである。
体装置の製造方法を提供することである。
本発明は半導体基板内に配線領域を形成する方法におい
て、半導体基板の前記配線領域を形成すべき区域と絶縁
膜を介して交叉する上部配線層をｏ 形成する工程と、
この上部配線層の両側から該上部配線層下の前記区域内
の部分で拡散層が連続するように不純物拡散を行なうこ
とで前記配線領域を形成する工程とを有することを特徴
とするものである。５ 本発明の特徴は配線領域が上部
配線層の両側からの不純物拡散によつて形成されること
にあり、このようにして形成された拡散領域は配線層の
下に設けられた絶縁層の下に横方向に拡がり、連続的な
伝導性を有する配線領域が形成できる。
て、半導体基板の前記配線領域を形成すべき区域と絶縁
膜を介して交叉する上部配線層をｏ 形成する工程と、
この上部配線層の両側から該上部配線層下の前記区域内
の部分で拡散層が連続するように不純物拡散を行なうこ
とで前記配線領域を形成する工程とを有することを特徴
とするものである。５ 本発明の特徴は配線領域が上部
配線層の両側からの不純物拡散によつて形成されること
にあり、このようにして形成された拡散領域は配線層の
下に設けられた絶縁層の下に横方向に拡がり、連続的な
伝導性を有する配線領域が形成できる。
また、同時に、配線層自身にも不純物拡散が行われ、配
線層として必要な導電性を持たせることができる。以下
、本発明を図面を参照して説明する。第１図Ａ及びＢは
従来の半導体装置の一例を説明するための断面図及び平
面図である。
線層として必要な導電性を持たせることができる。以下
、本発明を図面を参照して説明する。第１図Ａ及びＢは
従来の半導体装置の一例を説明するための断面図及び平
面図である。
第１図を参照すると、半導体基板１にはソース領域９及
びドレイン領域１０のほかに、配線領域４が拡散により
形成されている。また、ソース領域９及びドレイン領域
１０間の領域には、ゲート絶縁膜５及び多結晶シリコン
によつて構成されたゲート電極７が一部ソース、ドレイ
ン領域と重なるように設けられている。更に、半導体基
板１上の絶縁膜２には多結晶シリコンによる配線層８，
ざが形成され、且つ、配線層８，８′間を接続するため
に、アルミニウム金属膜からなる配線層１２が設けられ
ている。このように、多層配線層を有する半導体装置を
製造する場合、まず、半導体基板１の表面上に二酸化ケ
イ素（ＳｌＯ２）２を形成し、ソース、ドレイン領域、
ゲート領域に相当する部分の絶縁膜及び配線領域を設け
る区域の絶縁膜２を選択的に除去し、半導体基板１の表
面を露出させる。
びドレイン領域１０のほかに、配線領域４が拡散により
形成されている。また、ソース領域９及びドレイン領域
１０間の領域には、ゲート絶縁膜５及び多結晶シリコン
によつて構成されたゲート電極７が一部ソース、ドレイ
ン領域と重なるように設けられている。更に、半導体基
板１上の絶縁膜２には多結晶シリコンによる配線層８，
ざが形成され、且つ、配線層８，８′間を接続するため
に、アルミニウム金属膜からなる配線層１２が設けられ
ている。このように、多層配線層を有する半導体装置を
製造する場合、まず、半導体基板１の表面上に二酸化ケ
イ素（ＳｌＯ２）２を形成し、ソース、ドレイン領域、
ゲート領域に相当する部分の絶縁膜及び配線領域を設け
る区域の絶縁膜２を選択的に除去し、半導体基板１の表
面を露出させる。
次に、酸素雰囲気中で熱酸化して、ゲート絶縁膜５を形
成した後、全表面に多結晶シリコン膜を設ける。この多
結晶シリコン膜を選択的にエツチングし、ゲート電極７
及び配線層８，８′を形成する。更に、半導体基板１上
に被着された絶縁膜５ゲート絶縁膜となるべき部分を残
して除去し、配線領域４、ソース領域９、ドレイン領域
１０に相当する部分の半導体基板を露出させる。このよ
うに、半導体基板１の表面が選択的に露出し、且つ、多
結晶シリコン層８，８′及びゲート電極７が外部にあら
れれている状態で不純物拡散を行なう。
成した後、全表面に多結晶シリコン膜を設ける。この多
結晶シリコン膜を選択的にエツチングし、ゲート電極７
及び配線層８，８′を形成する。更に、半導体基板１上
に被着された絶縁膜５ゲート絶縁膜となるべき部分を残
して除去し、配線領域４、ソース領域９、ドレイン領域
１０に相当する部分の半導体基板を露出させる。このよ
うに、半導体基板１の表面が選択的に露出し、且つ、多
結晶シリコン層８，８′及びゲート電極７が外部にあら
れれている状態で不純物拡散を行なう。
これによつて、半導体基板１の露出面及び多結晶シリコ
ン面に不純物拡散、更には押込みが行なわれ、導電性を
有するソース領域９、ドレイン領域１０、多結晶シリコ
ンゲート電極７及び多結晶シリコ７配線層８，８′が形
成される。次に、露出面全面に絶縁膜１１を被着した後
、多結晶シリコン配線層８，８′の接続部分を開孔する
。続いて、アルミニウム金属配線膜を全面に被着した後
、これを選択的にエツチングし、多結晶シリコン配線層
８，８′を電気的に結合するアルミニウム金属膜配線層
１２を形成する。上述した方法では、半導体基板上に拡
散領域を設ける工程と、基板上に配置された多結晶シリ
コンを導電性にする工程とを同時に行なつている。
ン面に不純物拡散、更には押込みが行なわれ、導電性を
有するソース領域９、ドレイン領域１０、多結晶シリコ
ンゲート電極７及び多結晶シリコ７配線層８，８′が形
成される。次に、露出面全面に絶縁膜１１を被着した後
、多結晶シリコン配線層８，８′の接続部分を開孔する
。続いて、アルミニウム金属配線膜を全面に被着した後
、これを選択的にエツチングし、多結晶シリコン配線層
８，８′を電気的に結合するアルミニウム金属膜配線層
１２を形成する。上述した方法では、半導体基板上に拡
散領域を設ける工程と、基板上に配置された多結晶シリ
コンを導電性にする工程とを同時に行なつている。
従つて、拡散領域によつて構成される配線領域と多結晶
シリコン膜とが重なり合つた多層配線にすることは難し
い。第２図ないし第１１図は本発明の一実施例を工程順
に示す図である。
シリコン膜とが重なり合つた多層配線にすることは難し
い。第２図ないし第１１図は本発明の一実施例を工程順
に示す図である。
ここでは電界効果トランジスタとしてＰチヤンネルシリ
コンゲートＭＯＳトランジスタの場合について説明する
。第２図を参照すると、Ｎ型シリコン基板１０１（例え
ば比抵抗６Ω・Ｃ７ｎ）上に二酸化ケイ素からなる絶縁
被膜１０２が熱酸化法によつて厚さ８０００Ａ形成され
る。
コンゲートＭＯＳトランジスタの場合について説明する
。第２図を参照すると、Ｎ型シリコン基板１０１（例え
ば比抵抗６Ω・Ｃ７ｎ）上に二酸化ケイ素からなる絶縁
被膜１０２が熱酸化法によつて厚さ８０００Ａ形成され
る。
次に、第３図に示すように、絶縁被膜１０２を写真蝕刻
法により選択的に開孔し、半導体基板１０１の表面を露
出させ、電界効果トランジスタの活性化領域１０３及び
配線区域１０４を決定する。この場合、二酸化ケイ素膜
１０２のエツチング液としては弗酸液が適当である。更
に、第４図に示すように、半導体基板１０１の露出した
領域１０３，１０４に、１０００λの厚さの二酸化ケイ
素膜１０５を熱酸化により被着する。
法により選択的に開孔し、半導体基板１０１の表面を露
出させ、電界効果トランジスタの活性化領域１０３及び
配線区域１０４を決定する。この場合、二酸化ケイ素膜
１０２のエツチング液としては弗酸液が適当である。更
に、第４図に示すように、半導体基板１０１の露出した
領域１０３，１０４に、１０００λの厚さの二酸化ケイ
素膜１０５を熱酸化により被着する。
なお、この場合、絶縁膜１０５としてはＳｉ３Ｎ４，Ａ
ｌ２Ｏ３等であつてもよい。続いて、第５図のように、
絶縁膜１０２，１０５の全表面に、多結晶シリコン膜１
０６をモノシラン（ＳｉＬＩ４）の熱分解によつて、厚
さ５０００人形成する。次に、第６図Ａ，Ｂに示すよう
に、写真蝕刻法により、多結晶シリコ７配線層１０６を
選択エツチングし、ゲート電極１０７及び多結晶シリコ
ン配線層１０８を決定する。
ｌ２Ｏ３等であつてもよい。続いて、第５図のように、
絶縁膜１０２，１０５の全表面に、多結晶シリコン膜１
０６をモノシラン（ＳｉＬＩ４）の熱分解によつて、厚
さ５０００人形成する。次に、第６図Ａ，Ｂに示すよう
に、写真蝕刻法により、多結晶シリコ７配線層１０６を
選択エツチングし、ゲート電極１０７及び多結晶シリコ
ン配線層１０８を決定する。
ダ工お、多結晶シリコン膜１０６のエツチングは硝酸一
氷酢酸一弗酸系エツチング液で行なう。この状態におい
て多結晶シリコン配線層１０８は第６図Ａのように、配
線区域１０４上で絶縁膜１０５を介して、この配線区域
１０４と交叉している。また、多結晶シリコン゛配線層
１０８は第６図Ｂの平面図からも明らかな通り、配線区
域１０４と交叉する部分において、配線層の幅が狭くな
るように、即ち、半導体基板１０１の配線区域１０４の
一部が露出するようにエツチングされている。この実施
例では、８μの幅をもつ配線層１０８を配線区域１０４
との交叉部分において、３μずつの幅に分割し、配線層
１０８の内部に隙間を設けている。第７図Ａ，Ｂは第６
図Ａ，Ｂの次の工程を説明するための図であり、第７図
Ａは第６図ＢＯａ一ａ′線に沿う断面図、第７図Ｂは第
６図Ｂ（７）ｂ−Ｖ線に沿う断面図である。
氷酢酸一弗酸系エツチング液で行なう。この状態におい
て多結晶シリコン配線層１０８は第６図Ａのように、配
線区域１０４上で絶縁膜１０５を介して、この配線区域
１０４と交叉している。また、多結晶シリコン゛配線層
１０８は第６図Ｂの平面図からも明らかな通り、配線区
域１０４と交叉する部分において、配線層の幅が狭くな
るように、即ち、半導体基板１０１の配線区域１０４の
一部が露出するようにエツチングされている。この実施
例では、８μの幅をもつ配線層１０８を配線区域１０４
との交叉部分において、３μずつの幅に分割し、配線層
１０８の内部に隙間を設けている。第７図Ａ，Ｂは第６
図Ａ，Ｂの次の工程を説明するための図であり、第７図
Ａは第６図ＢＯａ一ａ′線に沿う断面図、第７図Ｂは第
６図Ｂ（７）ｂ−Ｖ線に沿う断面図である。
第７図Ａを参照すると、ゲート電極１０７の下に位置す
るゲート絶縁膜１０５を残して、他の活性化領域上の絶
縁膜が除去されている。また、第７図Ｂを参照すると、
多結晶シリコン膜１０８下の絶縁膜１０５だけを残して
他の部分の絶縁膜１０５を除去し、半導体基板１０１の
表面を露出させている。このように、ソース、ドレイン
を形成すべき領域１０９，１１０が露出し、且つ、配線
領域を形成すべき配線区域１０４の一部が露出した状態
で不純物を拡散し、拡散後、押込みを行なう。第８図Ａ
及びＢは不純物の拡散、押込みを行なつた後の状態を示
す図であり、それぞれ第７図Ａ及びＢに対応している。
るゲート絶縁膜１０５を残して、他の活性化領域上の絶
縁膜が除去されている。また、第７図Ｂを参照すると、
多結晶シリコン膜１０８下の絶縁膜１０５だけを残して
他の部分の絶縁膜１０５を除去し、半導体基板１０１の
表面を露出させている。このように、ソース、ドレイン
を形成すべき領域１０９，１１０が露出し、且つ、配線
領域を形成すべき配線区域１０４の一部が露出した状態
で不純物を拡散し、拡散後、押込みを行なう。第８図Ａ
及びＢは不純物の拡散、押込みを行なつた後の状態を示
す図であり、それぞれ第７図Ａ及びＢに対応している。
図に示すように、半導体基板１０１の露出面にソース領
域の拡散層１０９′ドレイン領域の拡散層１１０汲び配
線領域の拡散層１０４′が形成される。このとき、多結
晶シリコン配線層１０８と絶縁膜１０５を介して交叉す
る配線区域１０４では、幅の狭い多結晶シリコン配線層
１０８の両端から不純物が押込まれるため、拡散預域が
横方向に広がり、第８図Ｂのように連続した不純物拡散
領域１０４′が得られる。このことからも明らかな通り
、幅の狭い多結晶シリコン層１０８の幅は拡散領域の横
方向の広がりを考慮して選ばれている。また、この不純
物の拡散、押込みによつて、多結晶シリコンゲート膜１
０７及び多結晶シリコン膜１０８は導電性となり、電極
及び配線層としての機能をもつ。なお、この実施例では
Ｎ型シリコン基板に拡散される不純物として三塩化ボロ
ン（ＢＣｌ３）を用い、拡散による層抵抗を５０（Ω／
ｄ）にした。次に、第９図に示すように、素子全面に、
モノシラン（ＳｉＩ−１１４）と酸素（０２）との化学
結合によつて、０．５μの厚さの絶縁被膜１１１を形成
し、写真蝕刻法により絶縁被膜１１１を選択エツチング
する。
域の拡散層１０９′ドレイン領域の拡散層１１０汲び配
線領域の拡散層１０４′が形成される。このとき、多結
晶シリコン配線層１０８と絶縁膜１０５を介して交叉す
る配線区域１０４では、幅の狭い多結晶シリコン配線層
１０８の両端から不純物が押込まれるため、拡散預域が
横方向に広がり、第８図Ｂのように連続した不純物拡散
領域１０４′が得られる。このことからも明らかな通り
、幅の狭い多結晶シリコン層１０８の幅は拡散領域の横
方向の広がりを考慮して選ばれている。また、この不純
物の拡散、押込みによつて、多結晶シリコンゲート膜１
０７及び多結晶シリコン膜１０８は導電性となり、電極
及び配線層としての機能をもつ。なお、この実施例では
Ｎ型シリコン基板に拡散される不純物として三塩化ボロ
ン（ＢＣｌ３）を用い、拡散による層抵抗を５０（Ω／
ｄ）にした。次に、第９図に示すように、素子全面に、
モノシラン（ＳｉＩ−１１４）と酸素（０２）との化学
結合によつて、０．５μの厚さの絶縁被膜１１１を形成
し、写真蝕刻法により絶縁被膜１１１を選択エツチング
する。
これによつて、多結晶シリコン配線層１０８及び多結晶
シリコンゲート電極１０７が一部露出されるか、あるい
はＪ配線領域１０４′、ソース領域１０５、ドレイン領
域１１０′の一部が露出され、次に形成されるアルミニ
ウム金属被膜による接続に備える。この状態で第１０図
に示すように、アルミニウム等の金属被膜１１２が素子
の表面に１．０μ被着される。この後、第１１図のよう
に、写真蝕刻法により、金属被膜１１２を選択エツチン
グし、配線層を形成する。なお、アルミニウム金属被膜
のエツチングは燐酸によつて行なつた。以上述べたよう
に、本発明によれば工程を増加させることなく、半導体
基板表面に拡散によつて形成される配線領域と多結晶シ
リコン層とを絶縁膜を介して積層することが可能である
。
シリコンゲート電極１０７が一部露出されるか、あるい
はＪ配線領域１０４′、ソース領域１０５、ドレイン領
域１１０′の一部が露出され、次に形成されるアルミニ
ウム金属被膜による接続に備える。この状態で第１０図
に示すように、アルミニウム等の金属被膜１１２が素子
の表面に１．０μ被着される。この後、第１１図のよう
に、写真蝕刻法により、金属被膜１１２を選択エツチン
グし、配線層を形成する。なお、アルミニウム金属被膜
のエツチングは燐酸によつて行なつた。以上述べたよう
に、本発明によれば工程を増加させることなく、半導体
基板表面に拡散によつて形成される配線領域と多結晶シ
リコン層とを絶縁膜を介して積層することが可能である
。
従つて、半導体基板内の配線領域、多結晶シリコン配線
層及び金属被膜配線層の三配線層がそれぞれ絶縁被膜を
介して、同一部分に重なり合つた配線構造が得られ、高
密度の集積回路を製造することができる。また、本発明
では多層配線構造を従来の製造工程より少ない工程で同
一機能を有する半導体装置を製造することが可能である
。
層及び金属被膜配線層の三配線層がそれぞれ絶縁被膜を
介して、同一部分に重なり合つた配線構造が得られ、高
密度の集積回路を製造することができる。また、本発明
では多層配線構造を従来の製造工程より少ない工程で同
一機能を有する半導体装置を製造することが可能である
。
第１図Ａ及びＢは従来の半導体装置の構造を示す断面図
及び平面図、第２図ないし第１１図は本発明の一実施例
を工程順に説明するための図である。
及び平面図、第２図ないし第１１図は本発明の一実施例
を工程順に説明するための図である。
Claims (1)
- １ 半導体基板内に配線領域を形成する半導体装置の製
造方法において、前記半導体基板の前記配線領域を形成
すべき区域と絶縁膜を介して交叉する上部配線層を形成
する工程と、前記上部配線層の両側から該上部配線層下
の前記区域内の部分で拡散層が連続するように不純物拡
散を行ない前記配線領域を形成する工程とを有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725574A JPS5931216B2 (ja) | 1974-03-11 | 1974-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725574A JPS5931216B2 (ja) | 1974-03-11 | 1974-03-11 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9731982A Division JPS6012783B2 (ja) | 1982-06-07 | 1982-06-07 | 半動体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50120970A JPS50120970A (ja) | 1975-09-22 |
| JPS5931216B2 true JPS5931216B2 (ja) | 1984-07-31 |
Family
ID=12215955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2725574A Expired JPS5931216B2 (ja) | 1974-03-11 | 1974-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931216B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423510B2 (ja) * | 1983-04-12 | 1992-04-22 | Amada Co Ltd | |
| CN106516620A (zh) * | 2016-12-26 | 2017-03-22 | 贵阳普天物流技术有限公司 | 一种环形分拣机的驱动方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441085A (en) * | 1977-09-07 | 1979-03-31 | Nec Corp | Insulated gate field effect semiconductor device |
-
1974
- 1974-03-11 JP JP2725574A patent/JPS5931216B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423510B2 (ja) * | 1983-04-12 | 1992-04-22 | Amada Co Ltd | |
| CN106516620A (zh) * | 2016-12-26 | 2017-03-22 | 贵阳普天物流技术有限公司 | 一种环形分拣机的驱动方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50120970A (ja) | 1975-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS61260656A (ja) | 半導体装置およびその製造方法 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPS6262544A (ja) | 半導体装置の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JPH03142966A (ja) | 半導体装置の製造方法 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPS6012783B2 (ja) | 半動体装置 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2773205B2 (ja) | 半導体メモリ | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH023303B2 (ja) | ||
| JPS61288460A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH021942A (ja) | 半導体装置およびその製造方法 | |
| JPH03114254A (ja) | 半導体装置及びその製造方法 | |
| JPH0116015B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JPH01162358A (ja) | 積層構造ｍｉｓ型半導体装置形成方法 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6047445A (ja) | 半導体装置の製造方法 |