JPS5928073B2 - 半導体装置用電極の形成方法 - Google Patents
半導体装置用電極の形成方法Info
- Publication number
- JPS5928073B2 JPS5928073B2 JP53165782A JP16578278A JPS5928073B2 JP S5928073 B2 JPS5928073 B2 JP S5928073B2 JP 53165782 A JP53165782 A JP 53165782A JP 16578278 A JP16578278 A JP 16578278A JP S5928073 B2 JPS5928073 B2 JP S5928073B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- etching
- alloy
- layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基板表面上の選択された部分に金シリ
コン(Au/Si)合金あるいは金ゲルマニウム(Au
10e)合金よりなる電極を形成する方法に関する。
コン(Au/Si)合金あるいは金ゲルマニウム(Au
10e)合金よりなる電極を形成する方法に関する。
Au/51合金あるいはAu10e合金は周知のよ 3
5うに皿−V化合物半導体装置のn型領域に形成される
電極の材料として広く使用されている。
5うに皿−V化合物半導体装置のn型領域に形成される
電極の材料として広く使用されている。
■一V化合物半導体装置が発光ダイオードである場合、
発光ダイオードの裏面側を形成するn型領域への電極形
成は裏面側における光の反射効率を高めるためその全面
に対してはなされず、部分的に形成される。第1図は、
このような関係で裏面側に電極が形成された発光ダイオ
ード基板の状態を示す図であり、図示するように発光ダ
イオード基板の裏面側を形成するn型領域1に対してA
u/51合金あるいはAu/Ge合金よりなる電極2が
形成されている。
発光ダイオードの裏面側を形成するn型領域への電極形
成は裏面側における光の反射効率を高めるためその全面
に対してはなされず、部分的に形成される。第1図は、
このような関係で裏面側に電極が形成された発光ダイオ
ード基板の状態を示す図であり、図示するように発光ダ
イオード基板の裏面側を形成するn型領域1に対してA
u/51合金あるいはAu/Ge合金よりなる電極2が
形成されている。
このような部分電極2は、先ずn型領域1の裏面全域に
Au/Si合金あるいはAu10e合金の蒸着によつて
電極層を形成したのち、この電極層をヨードエッチ液等
を用いて選択的に除去することによつて形成される。
Au/Si合金あるいはAu10e合金の蒸着によつて
電極層を形成したのち、この電極層をヨードエッチ液等
を用いて選択的に除去することによつて形成される。
ところで、n型領域上にAu/51あるいはAu/Ge
合金を蒸着した場合、この蒸着工程で両者の境界面に変
成層が形成されるが、上記のエッチング処理では境界面
の変成層まで除去することができず、実際に形成された
発光ダイオード基板の断面構造は第2図で示すように、
n型領域1の表面全域に変成層3が存在し、この変成層
の上に電極2の形成された構造となる。なお、図中4は
p型領域、5は同領域に形成された通常の電極である。
すなわち、従来の電極の形成方法によつてAu/Siあ
るいはAu/Ge合金の部分電極を形成した場合には上
記のように変成層が残るところとなり、所定の裏面反射
効率を得ることができなくなるおそれがあつた。本発明
は、Au/51あるいはAu/Ge合金を蒸着して電極
金属層を形成した場合にこの電極金属層と半導体基板と
の境界面に形成される変成層を、最終的に形成される部
分電極直下を除く他の部分上から除去することのできる
半導体装置用電極の形成方法を提供するものであつて、
本発明の方法の特徴は、燐酸、硝酸および弗酸を含む特
有の第1のエッチング液とヨウ素およびヨウ化カリを含
む第2のエツチング液とを準備し、部分電極を形成する
ためにAu/Si合金あるいはAu/0e合金の電極層
を選択的に除去するにあたり、第1のエツチング液によ
るエツチング処理と第2のエツチング処理とそれぞれを
少くとも1回づつ柚し、このエツチング処理ののち、残
存する電極層をマスクとして第1のエツチング液による
エツチング処理を施すことにより電極層に覆われること
なく露呈する変成層を除去し、所定の形状をもつ部分電
極を形成するところにある。
合金を蒸着した場合、この蒸着工程で両者の境界面に変
成層が形成されるが、上記のエッチング処理では境界面
の変成層まで除去することができず、実際に形成された
発光ダイオード基板の断面構造は第2図で示すように、
n型領域1の表面全域に変成層3が存在し、この変成層
の上に電極2の形成された構造となる。なお、図中4は
p型領域、5は同領域に形成された通常の電極である。
すなわち、従来の電極の形成方法によつてAu/Siあ
るいはAu/Ge合金の部分電極を形成した場合には上
記のように変成層が残るところとなり、所定の裏面反射
効率を得ることができなくなるおそれがあつた。本発明
は、Au/51あるいはAu/Ge合金を蒸着して電極
金属層を形成した場合にこの電極金属層と半導体基板と
の境界面に形成される変成層を、最終的に形成される部
分電極直下を除く他の部分上から除去することのできる
半導体装置用電極の形成方法を提供するものであつて、
本発明の方法の特徴は、燐酸、硝酸および弗酸を含む特
有の第1のエッチング液とヨウ素およびヨウ化カリを含
む第2のエツチング液とを準備し、部分電極を形成する
ためにAu/Si合金あるいはAu/0e合金の電極層
を選択的に除去するにあたり、第1のエツチング液によ
るエツチング処理と第2のエツチング処理とそれぞれを
少くとも1回づつ柚し、このエツチング処理ののち、残
存する電極層をマスクとして第1のエツチング液による
エツチング処理を施すことにより電極層に覆われること
なく露呈する変成層を除去し、所定の形状をもつ部分電
極を形成するところにある。
以下に実施例を示して本発明の半導体装置用電極の形成
方法について説明する。
方法について説明する。
エツチング処理に用いる第1のエツチングとして燐酸、
硝酸、弗酸および水を容量比で5:3:1:1の割合で
混合したものを、また、第2のエツチング液として周知
のヨードエツチング液(ヨウ素:ヨウ化カリ:水=25
9:509: 500cc)を準備する。
硝酸、弗酸および水を容量比で5:3:1:1の割合で
混合したものを、また、第2のエツチング液として周知
のヨードエツチング液(ヨウ素:ヨウ化カリ:水=25
9:509: 500cc)を準備する。
そして、AU//S1合金あるいはAu/Ge合金より
なる電極層がn型領域上の表面全域に形成され、さらに
この電極層上が所定のパターン形状のマスクにより覆わ
れた発光ダイオード基板を先ず第1のエツチング液中へ
浸漬しマスクにより覆われることなく露呈する電極層を
所定の時間にわたりエツチングする。この処理により、
酸化物、合金物層等の不要な層がほぼ完全に除去される
。次いで、第2のエツチング液中へ発光ダイオード基板
へ浸漬し電極層を完全に除去する。以上の過程を経るこ
とにより、第2図で示したのと同様の状態が得られる。
ところで、第1のエツチング液による処理を先行させる
理由は、電極層の蒸着時に電極層表面にシリコンもしく
はゲルマニウムの酸化物、基板物質およびこれらの酸化
物ならびに電極形成用合金を含む合金物層が形成され、
これの除去が第2のエツチング液によつては比較的困難
であるところにある。
なる電極層がn型領域上の表面全域に形成され、さらに
この電極層上が所定のパターン形状のマスクにより覆わ
れた発光ダイオード基板を先ず第1のエツチング液中へ
浸漬しマスクにより覆われることなく露呈する電極層を
所定の時間にわたりエツチングする。この処理により、
酸化物、合金物層等の不要な層がほぼ完全に除去される
。次いで、第2のエツチング液中へ発光ダイオード基板
へ浸漬し電極層を完全に除去する。以上の過程を経るこ
とにより、第2図で示したのと同様の状態が得られる。
ところで、第1のエツチング液による処理を先行させる
理由は、電極層の蒸着時に電極層表面にシリコンもしく
はゲルマニウムの酸化物、基板物質およびこれらの酸化
物ならびに電極形成用合金を含む合金物層が形成され、
これの除去が第2のエツチング液によつては比較的困難
であるところにある。
このようにして電極層を選択的にエツチングしたのち、
さらに発光ダイオード基板を第1のエツチング液中へ浸
漬し電極層の除去された部分に露呈する変成層を除去す
る。変成層の組成は上記の合金物層の組成と殆んど同じ
であり、第2のエツチング液によつてはこれを除去する
ことは困難である。なお、第1のエツチング液のAu/
Si合金あるいはAu/Ge合金に対するエツチング作
用は極めて弱く、したがつて、変成層のエツチング時に
は残存するAU//S1合金あるいはAu/Ge合金の
電極がエツチングのマスクとして作用する。第3図は以
上の処理を経て部分電極の形成された発光ダイオード基
板を示す図であり、図示するように部分電極2の直下に
は変成層3が残るものの他部分からは変成層が完全に除
去され、部分電極2の形成部を除いてn型領域1の表面
が露呈する。
さらに発光ダイオード基板を第1のエツチング液中へ浸
漬し電極層の除去された部分に露呈する変成層を除去す
る。変成層の組成は上記の合金物層の組成と殆んど同じ
であり、第2のエツチング液によつてはこれを除去する
ことは困難である。なお、第1のエツチング液のAu/
Si合金あるいはAu/Ge合金に対するエツチング作
用は極めて弱く、したがつて、変成層のエツチング時に
は残存するAU//S1合金あるいはAu/Ge合金の
電極がエツチングのマスクとして作用する。第3図は以
上の処理を経て部分電極の形成された発光ダイオード基
板を示す図であり、図示するように部分電極2の直下に
は変成層3が残るものの他部分からは変成層が完全に除
去され、部分電極2の形成部を除いてn型領域1の表面
が露呈する。
また、第1のエツチング液は発光ダイオード基板そのも
のには殆んど作用しないため、露展するn型領域の表面
は阻面化されず、光の反射効率のすこぶる良好な面状態
を呈する。以上説明してきたところから明らかなように
、本発明によれば、AU/Sl合金あるいはAu/C3
e合金よりなる電極層を選択エツチして部分電極を形成
するにあたり、電極層と半導体基板との境界面に形成さ
れた変成層の部分電極となる電極層部分の下に位置する
変成層部分を除く他の全てを確実に除去することができ
、この変成層の存在によつてもたらされる不都合が排除
される。
のには殆んど作用しないため、露展するn型領域の表面
は阻面化されず、光の反射効率のすこぶる良好な面状態
を呈する。以上説明してきたところから明らかなように
、本発明によれば、AU/Sl合金あるいはAu/C3
e合金よりなる電極層を選択エツチして部分電極を形成
するにあたり、電極層と半導体基板との境界面に形成さ
れた変成層の部分電極となる電極層部分の下に位置する
変成層部分を除く他の全てを確実に除去することができ
、この変成層の存在によつてもたらされる不都合が排除
される。
なお、以上の説明では電極層のエツチングが第1および
第2のエツチング液を各1回作用させることによりなさ
れる場合を示したが、この処理を経てなおエツチングが
不十分であるときには上記のエツチング処理をさらにく
り返して帷せばよい。
第2のエツチング液を各1回作用させることによりなさ
れる場合を示したが、この処理を経てなおエツチングが
不十分であるときには上記のエツチング処理をさらにく
り返して帷せばよい。
第1図は裏面側に部分電極が形成された発光ダイオード
基板を示す図、第2図はAU/Sl合金あるいはAu/
Ge合金部分電極を従来の方法で形成した発光ダイオー
ド基板の断面構造を示す図、第3図は本発明の方法によ
りAU/Sl合金あるいはAu/Ge合金の部分電極が
形成された発光ダイオードの断面構造を示す図である。 1・・・・・・n型領域、2・・・・・・電極、3・・
・・・・変成層、4・・・・・・P型領域、5・・・・
・・電極。
基板を示す図、第2図はAU/Sl合金あるいはAu/
Ge合金部分電極を従来の方法で形成した発光ダイオー
ド基板の断面構造を示す図、第3図は本発明の方法によ
りAU/Sl合金あるいはAu/Ge合金の部分電極が
形成された発光ダイオードの断面構造を示す図である。 1・・・・・・n型領域、2・・・・・・電極、3・・
・・・・変成層、4・・・・・・P型領域、5・・・・
・・電極。
Claims (1)
- 1 少くとも一方の面上に金シリコン合金もしくは金ゲ
ルマニウム合金よりなる電極層が形成された半導体基板
の電極層を選択エッチングして所定の電極パターンを有
する電極を形成するにあたり、燐酸、硝酸および弗酸を
含む第1のエッチング液による第1次のエッチング処理
と、ヨウ素およびヨウ化カリウムを含む第2のエッチン
グ液による第2次のエッチング処理を順次施し電極層を
選択的にエッチングしたのち、さらに前記第1のエッチ
ング液によるエッチング処理を施し前記電極層の除去さ
れた部分に残存する変成層を除去することを特徴とする
半導体装置用電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53165782A JPS5928073B2 (ja) | 1978-12-27 | 1978-12-27 | 半導体装置用電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53165782A JPS5928073B2 (ja) | 1978-12-27 | 1978-12-27 | 半導体装置用電極の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5591187A JPS5591187A (en) | 1980-07-10 |
JPS5928073B2 true JPS5928073B2 (ja) | 1984-07-10 |
Family
ID=15818904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53165782A Expired JPS5928073B2 (ja) | 1978-12-27 | 1978-12-27 | 半導体装置用電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5928073B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104082A (ja) * | 1985-07-25 | 1987-05-14 | Nec Corp | 裏面電極形成方法 |
JPS6384125A (ja) * | 1986-09-29 | 1988-04-14 | Nec Corp | 化合物半導体の電極形成法 |
JP3399814B2 (ja) * | 1997-11-27 | 2003-04-21 | 科学技術振興事業団 | 微細突起構造体の製造方法 |
-
1978
- 1978-12-27 JP JP53165782A patent/JPS5928073B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5591187A (en) | 1980-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0121618B2 (ja) | ||
JPS5928073B2 (ja) | 半導体装置用電極の形成方法 | |
US4052253A (en) | Semiconductor-oxide etchant | |
US3639186A (en) | Process for the production of finely etched patterns | |
US4040893A (en) | Method of selective etching of materials utilizing masks of binary silicate glasses | |
JPS5839374B2 (ja) | 半導体基板の処理方法 | |
US3947304A (en) | Etching of group III-V semiconductors | |
JP2830414B2 (ja) | Mes構造電極の形成方法 | |
KR900008408B1 (ko) | Iii-v족 화합물 반도체소자의 전극 형성방법 | |
JPS6155780B2 (ja) | ||
JPS5816074A (ja) | 金または金合金膜のエツチング方法 | |
JPH0226790B2 (ja) | ||
US3505132A (en) | Method of etching semiconductive devices having lead-containing elements | |
JP4355785B2 (ja) | 半導体装置製造用基板の製造方法および半導体装置の製造方法 | |
JP3126262B2 (ja) | 金または金合金膜のエッチング方法 | |
JPS58192338A (ja) | 半導体装置及びその製造方法 | |
JPS55153332A (en) | Manufacture of gallium arsenide semiconductor device | |
JP3729437B2 (ja) | 化合物半導体素子の製造方法 | |
JPS583250A (ja) | 半導体装置の製造方法 | |
JPS5823742B2 (ja) | キンゴウキンマクノ エツチングホウホウ | |
JPS6250974B2 (ja) | ||
JP2000012512A (ja) | 半導体基板表面の加工方法 | |
JPS5815254A (ja) | 半導体素子の製造方法 | |
JP3485752B2 (ja) | 半導体装置の製造方法 | |
JPH01108726A (ja) | 半導体装置の製造方法 |