JPS5927097B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5927097B2
JPS5927097B2 JP14430476A JP14430476A JPS5927097B2 JP S5927097 B2 JPS5927097 B2 JP S5927097B2 JP 14430476 A JP14430476 A JP 14430476A JP 14430476 A JP14430476 A JP 14430476A JP S5927097 B2 JPS5927097 B2 JP S5927097B2
Authority
JP
Japan
Prior art keywords
diffusion layer
junction
base
emitter
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14430476A
Other languages
English (en)
Other versions
JPS5368166A (en
Inventor
廣武 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14430476A priority Critical patent/JPS5927097B2/ja
Publication of JPS5368166A publication Critical patent/JPS5368166A/ja
Publication of JPS5927097B2 publication Critical patent/JPS5927097B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は、半導体装置の製造方法に係り、特にその製
造過程において接合の形成状態を評価する方法の改良に
関するものである。
従来、トランジスタもしくは半導体集積回路などの半導
体装置の半導体素子が複数個作り込まれるべき半導体基
板(以下半導体ウェーハと略称する)の接合の形成工程
において、上記半導体ウェーハの上記半導体素子の形成
領域の内もしくは外に、上記半導体素子の接合とは別個
に同時に形成された接合をエミッタ・ベース接合とする
モニタートランジスタを形成し、このモニタートランジ
スタについて、例えばその接合破壊電圧およびその電流
増幅率などの電気的特性を評価し、この結果にもとづい
て同一ロッド内の半導体ウェーハの接合の形成状態を評
価し、上記接合の形成工程を制御する方法が広く用いら
れている。
以下、従来のモニタートランジスタによるトランジスタ
のシリコンウェーハの接合の形成状態の評価方法を第1
図に示す平面図、およびその■−■線での縦断面で作成
過程を示す第2図a−cについて説明する。
ここでは、モニタートランジスタの接合とシリコンウェ
ーハの接合とは同時に形成されるので、説明を簡単にす
るためにモニタートランジスタのみについて述べる。
このモニタートランジスタはシリコンウェーハ1の表面
において、第1図に示すようなパターンのベース拡散層
2とエミッタ拡散層3とからなる接合で形成されている
このモニタートランジスタの作成各段階を第2図a−c
に示す。
先ず、シリコンウェーハ1上全面にフィルド酸化膜4を
形成する。
次に、フィルド酸化膜4の所要箇所にベース不純物拡散
窓を開孔し、このベース不純物拡散窓からの選択拡散に
よりベース拡散層2を形成する。つづいて、ベース拡散
層2の上面を含む全上面を被覆する酸化膜5を形成する
。この状態を第2図aに示す。これにつゞく作成段階を
第2図bについて説明する。
まず、ベース拡散層2上所要箇所の酸化膜5にエミッタ
不純物拡散窓を開孔し、このエミッタ不純物拡散窓から
の選択拡散によりエミッタ拡散層3を形成する。つづい
て、エミッタ拡散層3の上面を含む全上面を被覆する酸
化膜6を形成する。この状態を第2図bに示す。第2図
cに示す作成段階では、ベース拡散層2、エミツタ拡散
層3、およびこれらの拡散層2,3の周辺所要箇所のシ
リコンウエーハ1上のフイルド酸化膜4と酸化膜5,6
とを選択エツチングで除去し、ベース拡散層2およびエ
ミツタ拡散層3を露出させる。
このような作成段階を経て作成されたモニタートランジ
スタは、シリコンウエーハ1の裏面をコレクタ接触面7
とし、ベース拡散層2の露出面をベース接触面8とし、
エミツタ拡散層3の露出面をエミツタ接触面9として構
成される。
そこで、ウエーハプローバーの測定針を上記モニタート
ランジスタのコレクタ接触面7、ベース接触面8、およ
びエミツタ接触面9に接触させ、上記モニタートランジ
スタの電流増幅率、順方向電圧降下、および逆方向耐電
圧などの直流特性を所要測定器を用いて測定し、この測
定結果にもとづきベース拡散層2とエミツタ拡散層3と
の接合の形成状態を評価する。
ところで、このようなモニタートランジスタによる接合
形成状態評価方法では、ウエーハプローバーの測定針の
微妙な接触圧の違いにより上記接合の形成状態が同一で
あつても、モニタートランジスタの電流増幅率およびコ
レクタ・エミツタ間の逆耐電圧などの測定値が大きく変
動し、この測定値の変動による偏差で正確な接合の形成
状態の評価が困難であるという欠点があつた。
また、例えばベース拡散層2の層厚が0.6μm程度以
下という薄い場合には、ウエーハプローバーの測定針と
ベース接触面8およびウエーハプローバーの測定針とエ
ミツタ接触面9との間に印加される印加電圧により発生
するスパークのため上記モニタートランジスタの接合が
破壊され測定不可能になるという欠点もあつた。これら
の理由により、ウエーハプローバ一の測定針の接触を自
動化して測定するには更に困難な問題が生じた。その上
、上記接合の端縁がシリコンウエーハトの表面に露出し
ているので、外部雰囲気の影響を受けやすく、測定誤差
が生ずる虞れもあつた。この発明は、上述の欠点に鑑み
てなされたもので、第1の伝導形の拡散層に形成された
第2の伝導形の拡散層によりピンチされる上記第1の伝
導形の拡散層のピンチ抵抗値を測定することによつて、
上記第1の伝導形の拡散層と上記第2の伝導形の拡散層
との接合の形成状態を正確に評価し、この接合の形成工
程を制御することを目的とする。
以下、この発明によるトランジスタのシリコンウエーハ
の接合の形成状態評価方法を第3図に示す平面図および
第3図の−線での縦断面でその作成過程を示す第4図a
−cで説明する。この発明による評価方法に用いるモニ
ター構成体のパターンは、第3図の左側に示すようなパ
ターンのベース拡散層2とエミツタ拡散層3とからなる
第1のパターン10と第3図の右側に示すようなパ々−
ンのベース拡散層2からなる第2のパターン11とから
なる。このような第1のパターン10を有するモニター
構成体と第2のパターン11を有するモニター構成体と
を、シリコンウエーハ1のトランジスタが形成されるべ
き領域の内もしくは外に作成する各作成段階を第4図a
−cについて説明する。
ここでも、第2図について述べたと同様に、モニター構
成体の接合とシリコンウエーハの接合とは同時に形成さ
れるので、モニター構成体のみについて述べる。先ず、
シリコンウエーハ1上にフイルド酸化膜4を形成する。
次に、第1のパターン10のベース拡散層2および第2
のパターン11のベース拡散層2を形成するためのベー
ス不純物拡散窓をフイルド酸化膜4に開孔し、これらの
ベース不純物拡散窓からの選択拡散によりベース拡散層
2をそれぞれ形成する。このとき形成される第1のパタ
ーン10のベース拡散層2と第2のパターン11のベー
ス拡散層2の寸法および形状はほぼ同一に設定する。つ
づいて、ベース拡散層2の露出面を含めた全上面を被覆
する酸化膜5を形成する。この状態を第4図aに示す。
次に、これにつマく作成段階を第4図bについて説明す
る。
第1のパターン10のベース拡散層2のほぼ中央部(幅
をW1とする)に交差し、第3図の符号W2で示す幅を
有するエミツタ不純物拡散窓を酸化膜5に開孔し、この
エミツタ不純物拡散窓からの選択拡散によりエミツタ拡
散層3を形成する。第3図ではベース拡散層2とエミツ
タ拡散層3とがほぼ直角に交差し、これらの拡散層の幅
W,とW2とがほぼ同一になるように図示してあるが、
必ずしもほぼ直角に交差し、ほぼ同一の幅にする必要が
ない。次いで、上記エミツタ拡散層3の露出面を含む全
上面を被覆する酸化膜6を形成する。この状態を第4図
bに示す。次に、第4図cに示す作成段階を説明する。
第1のパターン10のエミツタ拡散層3の両側等距離の
位置にて、ベース拡散層2上の酸化膜5,6を選択エツ
チングし、コンタクトホール12,13を形成する。こ
れと同時に、第2のパターン11のベース拡散層2上に
、コンタクトホール12,13との間隔とほぼ同一間隔
をおいて、酸化膜5,6を選択エツチングし、コンタク
トホール14,15を形成する。この状態を第4図cに
示す。このように作成された第1のパターン10のベー
ス拡散層2のコンタクトホール12,13にウエーハプ
ローバーの測定針を接触させ、エミツタ拡散層3によつ
てピンチされる上記ベース拡散層2のピンチ抵抗値を測
定する。このピンチ抵抗値は、上記ベース拡散層2の層
厚とこのベース拡散層2に形成されたエミツタ拡散層3
の層厚との差が小さくなるにつれて急激に増大するので
、このピンチ抵抗値の測定によつてベース拡散層2内の
エミツタ拡散層3の形成状態を評価し、トランジスタの
エミツタ・ベース接合の形成工程を制御することができ
る。その上、第2のパターン11のベース拡散層2のコ
ンタクトホール14,15にウエーハプローバーの測定
針を接触させ、上記ベース拡散層2の抵抗値を測定し、
ベース拡散層2の形成状態を評価することができる。こ
のベース拡散層の抵抗値と上記ピンチ抵抗値とを合せ用
いることにより上記トランジスタのエミツタ・ベース接
合の形成状態を一層正確に評価し、接合の形成工程を制
御することができる。更に、モニタートランジスタを併
用し、このモニタートランジスタの電流増幅率などの電
気的特性を併用して評価することによつてより一層精度
の高い評価を行うこともできる。また、この評価方法で
は、エミツタ拡散層上にウエーハプローバーの測定針を
接触させて測定しないので、既述のようなエミツタ・ベ
ース接合を破壊する虞れもなく、かつシリコンウエーハ
1上に形成された酸化膜6によりエミツタ拡散層3の表
面が被覆されているので、上記エミツタ・ベース接合の
端縁が露出することがなく、外部雰囲気の影響を受け測
定誤差の発生する虞れもない。その上、高周波特性面で
影響を及ぼす要フ素の一つであるベース広がり抵抗値を
ウエーハ工程で把握できる利点もある。
上記実施例では、シリコンウエーハ1のトランジスタを
形成させるべき領域の内もしくは外にモニター構成体を
形成させてトランジスタの接合の形成状態を評価する方
法について述べたが、この方法とは別に上記モニター構
成体のみを形成させるべきシリコンウエーハを製品トラ
ンジスタのシリコンウエーハのロッドと一緒に投入し、
このロッドが接合形成工程を経て上記モニター構成体に
形成された拡散層の形成状態を評価することによつて同
一ロツト内の製品トランジスタの接合の形成状態を評価
することもできる。
なお、これまでシリコンウエーハに形成されたトランジ
スタの接合形成状態評価方法について述べてきたが、こ
の発明の評価方法はこれに限らず、半導体集積回路など
の半導体装置の接合形成状態評価方法に適用することも
できる。
以上、詳述したように、半導体装置の製造過程において
その第1の拡散層と第2の拡散層との接合の形成状態を
評価するこの発明の評価方法では、上記半導体装置の複
数個の半導体素子が作り込まれるべき半導体ウエーハの
上記半導体素子の領域の内もしくは外に、上記接合の形
成時に上記半導体素子とは別個に形成され、所要長さと
所要幅とを有する第1の拡散層、及びこの第1の拡散層
のほば中央部で交差して形成され、所要長さと所要幅と
を有する第2の拡散層からなるモニター構成体を形成し
、このモニター構成体の上記第2の拡散層によつてピン
チされる上記第1拡散層のピンチ抵抗値が第2の拡散層
の層厚の増大につれて増大するのを利用して上記接合層
の形成状態を評価するので、上記第2の拡散層上にウエ
ーハプローバーの測定針を接触させる必要がなく、従来
のモニタートランジスタによる評価方法のように、上記
接合を破壊する虞れがない。
また、第2の拡散層を被覆する酸化膜を選択エツチング
して除去し上記第2の拡散層を露出させる必要がないの
で、上記接合の端縁が露出し、外部雰囲気の影響を受け
、測定誤差の発生する虞れもない。その上、高周波特性
面で影響を及ぼす要素の一つであるベース広がり抵抗値
をウエーハ工程で把握することができる。
【図面の簡単な説明】
第1図は従来のモニタトランジスタによるトランジスタ
のシリコンウエーハの接合形成状態の評価方法を説明す
るための平面図、第2図a−cは第1図の−線での縦断
面図、第3図はこの発明によるトランジスタのシリコン
ウエーハの接合形成状態の評価方法を説明するための平
面図、第4図a−cは第3図の一線での縦断面図である
。 図において、1はシリコンウエーハ、2はベース拡散層
、3はエミツタ拡散層、4はフイルド酸化膜、5,6は
酸化膜、7,8,9はそれぞれコレクタ接触面、ベース
接触面、およびエミツタ接触面、10,11はモニター
構成体の第1のパターンおよび第2のパターン、12,
13,14,15はコンタクトホールを示す。

Claims (1)

    【特許請求の範囲】
  1. 1 第1の伝導形の拡散層とこの第1の伝導形の拡散層
    内に形成された第2の伝導形の拡散層との接合を有し複
    数個の半導体素子が作り込まれるべき半導体基板の上記
    半導体素子の領域の内もしくは外に、上記接合の形成時
    に上記半導体素子とは別個に、所要長さと所要幅とを有
    する第1の伝導形の拡散層、およびこの第1の伝導形の
    拡散層のほぼ中央部で交差し所要長さと所要幅とを有す
    る第2の伝導形の拡散層からなるモニター構成体を形成
    し、このモニター構成体の上記第2の伝導形の拡散層に
    よつてピンチされる上記第1の伝導形の拡散層のピンチ
    抵抗値を測定して上記接合の形成状態を評価することを
    特徴とする半導体装置の製造方法。
JP14430476A 1976-11-30 1976-11-30 半導体装置の製造方法 Expired JPS5927097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14430476A JPS5927097B2 (ja) 1976-11-30 1976-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14430476A JPS5927097B2 (ja) 1976-11-30 1976-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5368166A JPS5368166A (en) 1978-06-17
JPS5927097B2 true JPS5927097B2 (ja) 1984-07-03

Family

ID=15358949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14430476A Expired JPS5927097B2 (ja) 1976-11-30 1976-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5927097B2 (ja)

Also Published As

Publication number Publication date
JPS5368166A (en) 1978-06-17

Similar Documents

Publication Publication Date Title
US3774088A (en) An integrated circuit test transistor structure and method of fabricating the same
US4197632A (en) Semiconductor device
JPS6113381B2 (ja)
US3440715A (en) Method of fabricating integrated circuits by controlled process
US3851245A (en) Method for determining whether holes in insulated layer of semiconductor substrate are fully open
JPS5927097B2 (ja) 半導体装置の製造方法
US4595944A (en) Resistor structure for transistor having polysilicon base contacts
JPS6148927A (ja) 半導体装置
JP2770819B2 (ja) チェック用パターンを有する半導体装置
JP2933394B2 (ja) 半導体素子の特性測定方法
JPS588138B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPS6353942A (ja) マスクパタ−ンの合せずれ測定方法
JP2530722Y2 (ja) 半導体装置
JPS58123755A (ja) 半導体装置
JPS6188539A (ja) Mos電界効果トランジスタ
JPS61239663A (ja) 特性測定用検査素子
JPS59105375A (ja) 半導体装置
JPH04333255A (ja) 半導体集積回路
JPH05157780A (ja) 抵抗素子プロセスモニター装置
JP3501101B2 (ja) 半導体装置の評価方法及びこの評価方法を用いた半導体装置の製造方法
JPS6130739B2 (ja)
JPS58111365A (ja) 半導体装置の製造法
JPH0262043A (ja) 寸法測定用パターン
JPH01201964A (ja) 半導体装置
JPS5946098B2 (ja) 半導体装置の製造方法