JPS5925390B2 - darlington transistor - Google Patents

Description

【発明の詳細な説明】 本発明は、単一の半導体基板内に複数個のトランジスタ
が作り込まれ、これらが半導体基板内で、共通のコレク
ター領域をもつてダーリントン接続されてなるダーリン
トントランジスタに関するものであろ。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a Darlington transistor in which a plurality of transistors are fabricated in a single semiconductor substrate, and these transistors are connected in Darlington with a common collector region within the semiconductor substrate. It is.

ダーリントン接続回路は、周知のように、トランジスタ
の電流増幅率を高めるべく作用する回路であり、高い電
流増幅率を必要とする回路に使用される。As is well known, the Darlington connection circuit is a circuit that acts to increase the current amplification factor of a transistor, and is used in a circuit that requires a high current amplification factor.

近年かかるダーリントン接続回路を単一の半導体基板内
で構成したいわゆるダーリントントランジスタが出現す
るに至つている。In recent years, so-called Darlington transistors have appeared in which such Darlington connection circuits are constructed within a single semiconductor substrate.

第１図は２段のダーリントントランジスタの接続を示す
回路図であり、図示する端子１をベース端子、端子２を
コレクター端子、端子３をエミッタ端子とし、これらの
端子に所定のバイアス電圧が印加されることによつてダ
ーリントントランジスタは動作する。このダーリントン
トランジスタの構成主体は、ドライバトランジスタＴｒ
ｌと出力トランジスタＴｒ２であり、通常ドライバトラ
ンジスタＴｒｌは出力トランジスタＴｒ２よりも小出力
のトランジスタとして設計される。なお、ドライバトラ
ンジスタＴｒｌのベース４とエミッタ６との間並びにド
ライバトランジスタＴｒｌのエミッタ６と出力トランジ
スタＴｒ２のエミッタ９との間には、バイアス抵抗Ｒ１
とＲ２が夫々挿入されている。ところで、バイアス抵抗
Ｒ１は通常１００Ω〜１０にΩ程度の値に設定され、ま
たバイアス抵抗Ｒ２は、・ 通常３０Ω〜１にΩ程度の
値に設定され、しかも両者の間にＲ１≧Ｒ２の関係も成
立させることが望まれる。FIG. 1 is a circuit diagram showing the connection of a two-stage Darlington transistor, in which terminal 1 is the base terminal, terminal 2 is the collector terminal, and terminal 3 is the emitter terminal, and a predetermined bias voltage is applied to these terminals. The Darlington transistor operates by this. The main component of this Darlington transistor is the driver transistor Tr.
The driver transistor Trl is normally designed as a transistor with a smaller output than the output transistor Tr2. Note that a bias resistor R1 is provided between the base 4 and emitter 6 of the driver transistor Trl and between the emitter 6 of the driver transistor Trl and the emitter 9 of the output transistor Tr2.
and R2 are inserted, respectively. By the way, the bias resistor R1 is usually set to a value of about 100Ω to 10Ω, and the bias resistor R2 is usually set to a value of about 30Ω to 1Ω, and there is also a relationship of R1≧R2 between the two. It is hoped that this will be enacted.

さらに、ドライバトランジスタＴｒｌの工ミツタ６と出
力トランジスタＴｒ２のベースｒとは電気的に接続され
ており、両トランジスタのコレクタは共通となつている
ので、もちろん電気的に接続されている。上記のダーリ
ントン接続回路構成を得るにあたり、従東は第２図で示
すような構造がとられている。Further, the transistor 6 of the driver transistor Trl and the base r of the output transistor Tr2 are electrically connected, and since the collectors of both transistors are common, they are of course electrically connected. In order to obtain the above-mentioned Darlington connection circuit configuration, Yoto adopted a structure as shown in FIG.

第２図はシリコン・メサ型ＮＰＮダーリントントランジ
スタの構造を具体的に示す図であり、第２図ａは平面図
を、また第２図ｂは第２図ａのＢ−Ｂ線に沿つた断面図
を示す。第２図ａに於て、破線で包囲した領域１０が出
力トランジスタＴｒ２に相当し、領域１１がドライバト
ランジスタＴｒｌに相当する。Figure 2 is a diagram specifically showing the structure of a silicon mesa type NPN Darlington transistor. Figure 2a is a plan view, and Figure 2b is a cross section taken along the line B-B in Figure 2a. Show the diagram. In FIG. 2a, a region 10 surrounded by a broken line corresponds to the output transistor Tr2, and a region 11 corresponds to the driver transistor Trl.

次に第２図ａ及びｂを参照して全体の構造を説明する。Next, the overall structure will be explained with reference to FIGS. 2a and 2b.

出力トランジスタＴｒ２のエミツタ電極１２は例えば、
アルミニウムの真空蒸着法によつて作られている。The emitter electrode 12 of the output transistor Tr2 is, for example,
It is made by vacuum evaporation of aluminum.

その下部には、アルミニウム電極より若干広い範囲に亘
つて、ドナー不純物例えば、燐が所定の深さ迄拡散され
てエミツタ領域１３が形成されているがその内の一部分
に非拡散部分（以下窓と記す）１４がある。この窓１４
は、エミツタ電極１２と同様、アルミニウム蒸着して形
成されたベース電極１５から所定の距離ｔ１だけ離れて
位置し、この上には、エミツタ電極となるアルミニウム
電極１２が形成されているために、エミツタ電極１２と
電気的に接続される。ところで窓１４とベース電極１５
とは距離ｔ１だけ離れているため、これらの間が出力ト
ランジスタのベース部１７で電気的に接続されていると
はいえ、このベース部１１により与えられる所定の大き
さの抵抗Ｒ２を介しての電気的接続状態が成立する。In the lower part of the emitter region 13, a donor impurity such as phosphorus is diffused to a predetermined depth over a slightly wider area than the aluminum electrode. ) There are 14. This window 14
Like the emitter electrode 12, is located a predetermined distance t1 from the base electrode 15 formed by aluminum vapor deposition, and since the aluminum electrode 12 which becomes the emitter electrode is formed above this, the emitter electrode It is electrically connected to the electrode 12. By the way, the window 14 and the base electrode 15
Since they are separated by a distance t1, although they are electrically connected at the base 17 of the output transistor, the An electrical connection is established.

即ち、ベース部１７の半導体抵抗がバイアス抵抗Ｒ２に
相当する。なお、バイアス抵抗Ｒ２の値は、窓１４とベ
ース電極１５との距離ｔ１と、出力トランジスタＴｒ２
のベース幅即ちエミッタＰＮ接合１８とコレクタＰＮ接
合１９の間隔Ｗ１で定まる。一方ドライバトランジスタ
Ｔｒｌのエミツタ電極は出力トランジスタＴｒ２とは逆
に周辺にあり、かつ出力トランジスタＴｒ２のベース電
極１５とは一体物である。That is, the semiconductor resistance of the base portion 17 corresponds to the bias resistance R2. Note that the value of the bias resistor R2 depends on the distance t1 between the window 14 and the base electrode 15 and the output transistor Tr2.
is determined by the base width, that is, the distance W1 between the emitter PN junction 18 and the collector PN junction 19. On the other hand, the emitter electrode of the driver transistor Trl is located in the periphery opposite to the output transistor Tr2, and is integral with the base electrode 15 of the output transistor Tr2.

従つてドライバトランジスタＴｒｌのエミツタ領域１３
′と出力トランジスタＴｒ２のベース領域とは接続され
ている。通常両トランジスタのエミツタ領域１３及び１
３′は同時に形成され、従つて、ベース幅Ｗ１も共通と
なる。またドライバトランジスタＴｒｌにおいては、エ
ミツタの中心部にベース電極１６が配置されている。更
に出力トランジスタＴｒ２のベース電極１５とドライバ
トランジスタＴｒｌのベース電極１６とは所定の距離Ｔ
２だけ離れて位置しており、これらの間にはバイアス抵
抗Ｒ２と同様、半導体抵抗からなるバイアス抵抗Ｒ１が
付与される。以上説明したように、バイアス抵抗Ｒ２は
出力トランジスタＴｒ２のベース部を通して、そのエミ
ツタ電極１２とベース電極１５の間に形成され、一方バ
４アス抵抗Ｒ１はドライバトランジスタＴｒｌのベース
電極１６と電極１５の間にベース部を通して形成される
。Therefore, the emitter region 13 of driver transistor Trl
' and the base region of the output transistor Tr2 are connected. Usually the emitter regions 13 and 1 of both transistors
3' are formed at the same time, and therefore the base width W1 is also common. Further, in the driver transistor Trl, a base electrode 16 is arranged at the center of the emitter. Furthermore, the base electrode 15 of the output transistor Tr2 and the base electrode 16 of the driver transistor Trl are at a predetermined distance T.
2, and a bias resistor R1 made of a semiconductor resistor is provided between them, similar to the bias resistor R2. As explained above, the bias resistor R2 is formed between the emitter electrode 12 and the base electrode 15 of the output transistor Tr2 through its base, while the bias resistor R1 is formed between the base electrode 16 and the electrode 15 of the driver transistor Trl. A base portion is formed in between.

かかる構造によつて、第１図の回路で示されるダーリン
トントランジスタが得られる。ところで、ダーリント７
接続回路としたことの効果を最大限発揮させ電流増幅率
を最大にするためには、バイアス抵抗Ｒ１及びＲ２の抵
抗値は高い方が良いが、高くしすぎると動作安定性が失
なわれる。With such a structure, the Darlington transistor shown in the circuit of FIG. 1 is obtained. By the way, Darlint 7
In order to maximize the effect of the connection circuit and maximize the current amplification factor, it is better that the resistance values of the bias resistors R1 and R2 are high, but if they are set too high, operational stability will be lost.

又、第２図に示す構造によれば、バイアス抵抗Ｒ２とし
て、３０Ω〜５００Ω程度の値のものを作り込むことは
、従来構造で比較的容易である。一方バイアス抵抗Ｒ１
の値は、バイアス抵抗Ｒ２の値よりも十分に高いものと
しなければならない。バイアスＲ１の抵抗値を定める要
因は、第２図より明らかな如く、エミツタ領域の幅Ｔ２
とベース幅Ｗ１である。ところで、幅Ｔ２を大きくすれ
ばバイアス抵払Ｒ１の値は大きくなるが、このようにし
て幅Ｔ２を大きくした場合にはドライバトランジスタを
小さくするか、あるいは半導体基板を大きくするかのい
ずれかの処理を取らねば所定の特性のダーリントントラ
ンジスタが得られない。Further, according to the structure shown in FIG. 2, it is relatively easy to manufacture a bias resistor R2 having a value of about 30Ω to 500Ω using the conventional structure. On the other hand, bias resistor R1
The value of must be sufficiently higher than the value of bias resistor R2. As is clear from FIG. 2, the factor that determines the resistance value of the bias R1 is the width T2 of the emitter region.
and the base width W1. By the way, if the width T2 is increased, the value of the bias resistance R1 will be increased, but if the width T2 is increased in this way, it is necessary to either reduce the size of the driver transistor or increase the size of the semiconductor substrate. Darlington transistors with predetermined characteristics cannot be obtained unless .

又、ベース幅Ｗ１を狭くしても、バイアス抵抗値は高く
なるがこのベース幅Ｗ１は、両トランジスタのベース幅
と共通であり、不用意に変化させると、夫々のトランジ
スタの特性が変わり、特に破壊レベルを低下せしめる原
因となる。すなわちベース幅Ｗ１は、トランジスタの使
用目的によつて制限を受け、これを狭くする方向に変化
させることは好ましいことではない。このような問題点
を考慮し、従来のダーリントントランジスタでは、結局
上述したエミツタ領域の幅Ｔ２を拡げることによつて、
高い抵抗値のバイアス抵抗Ｒ１を付与していた。Also, even if the base width W1 is narrowed, the bias resistance value will increase, but this base width W1 is common to the base width of both transistors, and if it is changed carelessly, the characteristics of each transistor will change, especially This causes a decrease in the level of destruction. That is, the base width W1 is limited depending on the purpose of use of the transistor, and it is not preferable to change it in the direction of narrowing it. Taking these problems into consideration, in the conventional Darlington transistor, by increasing the width T2 of the emitter region mentioned above,
A bias resistor R1 with a high resistance value was provided.

したがつて、大きな半導体基板を用いているのが一般的
であつた。このようにして得られたダーリントントラン
ジスタをいわゆるスイツチング用途に用いる場合、トラ
ンジスタのスィツチ動作の際に過渡的現象として、ベー
ス・エミツタ間に逆方向の電位を持つた高電力量が印加
される場合が多いが、この電力量はトランジスタ内を通
過することによつて消滅する。この消滅時間が早い程ス
４ツチ速度を速やかにすることが出来る。ところで従来
型のダーリントントランジスタ即ち第１図に示した回路
を持つダーリントントランジスタでは、ベース端子１と
エミツタ端子３の間に、図示するように電極４，６，７
および９が順に直列に接続されており、ベース端子１と
エミツタ端子２の間の酎電圧は、通常のトランジスタの
約２倍となる。Therefore, it has been common to use large semiconductor substrates. When the Darlington transistor obtained in this way is used for so-called switching purposes, a high amount of electric power with opposite potentials may be applied between the base and emitter as a transient phenomenon during the switching operation of the transistor. However, this amount of power is dissipated by passing through the transistor. The faster the extinction time, the faster the switching speed can be. By the way, in a conventional Darlington transistor, that is, a Darlington transistor having the circuit shown in FIG.
and 9 are connected in series in order, and the voltage between the base terminal 1 and the emitter terminal 2 is approximately twice that of a normal transistor.

この耐電圧以上の印加電圧がないと、ベース・エミツタ
間の逆方向電位は通電しない。したがつて、かかる状況
下で上記の電力量を消滅させるには、バイアス抵抗Ｒ１
及びＲ２を通して行なう以外に方法はない。しかしなが
ら、この場合には時定数が大きいために電力量の消滅に
時間を要し、追常のトランジスタ１石による場合よりも
、スィツチ速度が劣ることになる。本発明はかかる従来
のダーリントントランジスタに於ける問題点に鑑みてな
されたもので、バイアス抵抗Ｒ１の値と、ドライバトラ
ンジスタＴｒｌ並びに出力トランジスタＴｒ２の特性を
独立に制御することが可能で、スィツチ速度も通常のト
ランジスタと同程度となる構造のダーリントントランジ
スタを提供するものである。If there is no applied voltage higher than this withstand voltage, the reverse potential between the base and emitter will not be energized. Therefore, in order to eliminate the above amount of power under such circumstances, the bias resistor R1
There is no other way than to do this through R2. However, in this case, since the time constant is large, it takes time for the power to dissipate, and the switching speed is inferior to the case where one additional transistor is used. The present invention has been made in view of the problems in the conventional Darlington transistor, and it is possible to independently control the value of the bias resistor R1 and the characteristics of the driver transistor Trl and the output transistor Tr2, and the switching speed can also be increased. The present invention provides a Darlington transistor with a structure comparable to that of a normal transistor.

本発明のダーリントントランジスタの特徴は、単一の半
導体基板内に作り込まれたドライバトランジスタＴｒｌ
と出力トランジスタＴｒ２との間にエミツタ領域と同じ
導電型を有し、かつエミッタ領域の拡散前面よりも深い
位置に拡散前面が存在する拡散領域を形成することによ
つて、この拡散領域とベース領域との間に形成されるＰ
Ｎ接合ならびにコレクタＰＮ接合とで狭まれた部分のベ
ース幅を十分に薄くし、この部分で、高い値のバイアス
抵抗を付与することにある。The feature of the Darlington transistor of the present invention is that the driver transistor Trl is fabricated within a single semiconductor substrate.
By forming a diffusion region having the same conductivity type as the emitter region and having a diffusion front located at a deeper position than the diffusion front of the emitter region between the diffusion region and the output transistor Tr2, this diffusion region and the base region P formed between
The purpose is to make the base width of the narrowed part between the N junction and the collector PN junction sufficiently thin, and provide a high value bias resistance in this part.

更にこの領域上に電極を配し、この領域をドライバトラ
ンジスタのベース電極と接続することによつて、バイア
ス抵抗にダイオードが並列に接続された回路構成を得ス
イツチ動作の際、発生する高電力量を上記のダイオード
を通して早期に消滅させることによつて、スィツチ速度
を、通常のトランジスタと同程度の速度にすることにあ
る。以下に本発明の実施例にかかるダーリントントラン
ジスタについて第３図、第４図並びに第５図を参照して
詳細に説明する。Furthermore, by placing an electrode on this region and connecting this region to the base electrode of the driver transistor, a circuit configuration in which a diode is connected in parallel to the bias resistor can be obtained, which reduces the amount of high power generated during switch operation. The purpose is to make the switching speed comparable to that of an ordinary transistor by causing the transistor to quickly disappear through the diode. Below, a Darlington transistor according to an embodiment of the present invention will be explained in detail with reference to FIGS. 3, 4, and 5.

第３図は本発明の一実施例にかかるシリコンメサ型ＮＰ
Ｎダーリントントランジスタの購造を示す図であり、第
３図ａは平面図を、第３図ｂは第３図ａのＢ−Ｂ線に沿
つた断面図を、第３図ｃは第３図Ａｆ）Ｃ−Ｃ線に沿つ
た断面図を示す。FIG. 3 shows a silicon mesa type NP according to an embodiment of the present invention.
3A is a plan view, FIG. 3B is a sectional view taken along the line B-B of FIG. 3A, and FIG. 3C is a diagram showing the purchase of an N Darlington transistor. Af) A sectional view taken along line C-C.

本発明のダーリントントランジスタにおいては出力トラ
ンジスタＴｒ２を形成する部分１０と、ドライバトラン
ジスタＴｒｌを形成する部分１１との間に、エミツタ領
域１３及び１３／と同一導電型の拡散領域２０が形成さ
れている。この拡散領域２０の拡散深さは、図示するよ
うにエミツタ領域１３並びに１３′の拡散深さよりも大
であり、従つて、エミツタＰＮ接合１８とコレクタＰＮ
接合１９との間隔Ｗ１に比べて、拡散領域２０の作り込
みで形成されたＰＮ接合２１とコレクタＰＮ接合１９と
の間隔Ｗ２は狭い。ところで、本発明のダーリントント
ランジスタに於けるバイアス抵抗Ｐ１の値は、間隔Ｗ２
を十分に狭くすることによつて、従来構造の下て作り込
まれるバイアス抵抗の値に比べてはるかに高くできる。In the Darlington transistor of the present invention, a diffusion region 20 of the same conductivity type as the emitter regions 13 and 13/ is formed between a portion 10 forming the output transistor Tr2 and a portion 11 forming the driver transistor Trl. The diffusion depth of this diffusion region 20 is larger than the diffusion depth of the emitter regions 13 and 13' as shown, and therefore the emitter PN junction 18 and the collector PN junction
The distance W2 between the collector PN junction 19 and the PN junction 21 formed by forming the diffusion region 20 is narrower than the distance W1 between the junction 19 and the collector PN junction 19. By the way, the value of the bias resistor P1 in the Darlington transistor of the present invention is determined by the interval W2.
By making the bias resistor sufficiently narrow, the value of the bias resistor can be made much higher than the value of the bias resistor built under conventional structures.

もちろん、間隔Ｗ２の制御によつて最適の値のバイアス
抵抗Ｒ１を得ることが出来る。なお、バイアス抵抗Ｒ１
の付与に関与する幅Ｔ３は、トランジスタのベース幅と
は無関係であり、したがつて、この幅を従来構造におけ
る幅Ｔ２に比べて小さく設定しても何等支障をきたすこ
とはない。このため、使用する半導体基板をそれぞけ小
さくすることが可能になる。もちろん幅Ｔ３も許される
限り拡散領域２０の全部或いは一部を広くすることによ
つて大となし、更にバイアス抵抗Ｒ１を大きく本発明の
効果を高めることが出来る。なお、拡散領域２０の作り
込みは、ドライバトランジスタＴｒｌのエミツタ領域１
３′並びに出力トランジスタＴｒ２のエミツタ領域１３
の作り込みとは独立している。Of course, by controlling the interval W2, the bias resistor R1 can have an optimum value. Note that the bias resistor R1
The width T3, which is involved in providing , is unrelated to the base width of the transistor, and therefore, there is no problem even if this width is set smaller than the width T2 in the conventional structure. Therefore, it becomes possible to reduce the size of the semiconductor substrates used. Of course, the width T3 can be increased as much as possible by widening all or part of the diffusion region 20, and the bias resistance R1 can also be increased to enhance the effect of the present invention. Note that the formation of the diffusion region 20 is based on the emitter region 1 of the driver transistor Trl.
3' and the emitter region 13 of the output transistor Tr2.
It is independent from the built-in.

このため；両トランジスタのベース幅Ｗ１に何等の変更
をもたらすことなく拡散領域２０の深さを変化させて、
バイアス抵抗Ｒ１の値を制御することが出来る。すなわ
ち、トランジスタの特性に変化をもたらすことのないバ
イアス抵抗Ｒ１の付与が可能である。更にこの拡散領域
２０は、出力トランジスタＴｒ２のベース領域と相対す
るＰＮ接合を持つダイオードを形成しており、拡散領域
２０土の一部又は全部に電極を配し、この電極とドライ
バトランジス岬ｒ１のベース電極１６と出力トランジス
タＴｒ２のベース電極との間にダイオードを挿入した第
５図の回路が構成される。For this reason; by changing the depth of the diffusion region 20 without causing any change in the base width W1 of both transistors,
The value of bias resistor R1 can be controlled. That is, it is possible to provide the bias resistor R1 without causing a change in the characteristics of the transistor. Further, this diffusion region 20 forms a diode having a PN junction facing the base region of the output transistor Tr2, and an electrode is disposed on a part or all of the diffusion region 20, and this electrode is connected to the driver transistor cape r1. A circuit shown in FIG. 5 is constructed in which a diode is inserted between the base electrode 16 and the base electrode of the output transistor Tr2.

すなわち、拡散領域２０はバイアス抵抗Ｒ１及びダイオ
ードＤの作り込みを兼ねた領域である。ところで拡散領
域２０の表面部の一部を、第３図Ｃで示すように、酸化
シリコン膜等の絶縁膜２２で覆い、更にこの絶縁膜２２
をドライバトランジスタのエミツタ領域１３′迄延在さ
せ、この絶縁膜２２の土部にアルミニウム等の電極を配
し、出力トランジスタＴｒ２のベース電極１５とドライ
バトランジスタ電極１５と接続することによつて一体化
すれば、従来のものと同様に第５図のドライバトランジ
スタＴｒｌのエミツタ端子６と出力トランジスタＴｒ２
のベース端子Ｔとが接続される。That is, the diffusion region 20 is a region where the bias resistor R1 and the diode D are formed. By the way, a part of the surface of the diffusion region 20 is covered with an insulating film 22 such as a silicon oxide film, as shown in FIG.
is extended to the emitter region 13' of the driver transistor, an electrode made of aluminum or the like is arranged on the soil part of this insulating film 22, and the base electrode 15 of the output transistor Tr2 and the driver transistor electrode 15 are connected to be integrated. Then, as in the conventional case, the emitter terminal 6 of the driver transistor Trl and the output transistor Tr2 in FIG.
is connected to the base terminal T of.

しかしながらアルミニウム蒸着電極などとは異なり、絶
縁膜上には形成できない電極、例えば、化学鍍金による
電極形成する必要のある場合には、第３図ｃで示すよう
に絶縁膜が半導体基板を過る構造ではドライバトランジ
スタＴｒｌと出力トランジスタＴｒ２のベースとの間の
接続ができ難い。第４図はかかる不都合を排除した本発
明の他の実施例を示す図である。即ち拡散領域２０によ
つてドライバトランジスタＴｒｌと、出力トランジスタ
Ｔｒ２を分離する際、領域２０と領域２『の２部分に分
割して一部に切断部を作り、この切断部を通して出力ト
ランジスタＴｒ２のベースとドライバトランジスタＴｒ
ｌのエミツタを接続する。この接続部分の領域にはエミ
ツタ拡散領域１３′と連続した拡散を行うが、上述の説
明で明らかな如く、バイアス抵抗Ｒ，の値がこの部分に
於て低下する不都合が生ずるので、この接続部分領域を
第４図の如く長くし、バイアス抵抗Ｒ１の低下を防止す
る。ダイオードＤは、領域２０土に電極を配し、バイア
ストランジスタＴｒｌのベース領域と接続すればよい。
以上説明してきたところから明らかなように、本発明に
かかるダーリントントランジスタはドライバトランジス
タＴｒｌ並びに出力トランジスタＴｒ２の特性を何等損
うことなく、十分に高い抵抗値のバイアス抵抗Ｒ１を付
与することのできる構造を具備するものであつて、両バ
４アス抵抗朗とＲ２の間にＲ１≧Ｒ２の関係を成立させ
ることも又容易である。However, unlike aluminum vapor-deposited electrodes, when it is necessary to form an electrode that cannot be formed on an insulating film, for example, by chemical plating, a structure in which the insulating film passes over the semiconductor substrate as shown in Figure 3c is used. In this case, it is difficult to connect the driver transistor Trl and the base of the output transistor Tr2. FIG. 4 is a diagram showing another embodiment of the present invention that eliminates such disadvantages. That is, when separating the driver transistor Trl and the output transistor Tr2 by the diffusion region 20, it is divided into two parts, the region 20 and the region 2', and a cut part is made in a part, and the base of the output transistor Tr2 is connected through the cut part. and driver transistor Tr
Connect the emitter of l. Diffusion is performed in this connection region that is continuous with the emitter diffusion region 13', but as is clear from the above explanation, there is a disadvantage that the value of the bias resistance R, decreases in this region. The region is made long as shown in FIG. 4 to prevent the bias resistance R1 from decreasing. The diode D may have an electrode arranged in the region 20 and connected to the base region of the bias transistor Trl.
As is clear from the above explanation, the Darlington transistor according to the present invention has a structure that can provide a bias resistor R1 with a sufficiently high resistance value without impairing the characteristics of the driver transistor Trl and the output transistor Tr2. It is also easy to establish the relationship R1≧R2 between both bias resistors and R2.

もち論バイアス抵抗Ｒ１の値を高くしても、従来のよう
に半導体基板が大きくなつたり、作り込むトランジスタ
を小さくしたりする不都合は生じない。又、上記バイア
ス抵抗Ｒ１を得るための拡散領域２０を利用してダイオ
ードをドライバトランジスタＴｒｌのベースと出力トラ
ンジスタＴｒ２のベースとの間、即ちバイアス抵抗Ｒ１
と並列に挿入することによつて、スイツチ動作の際に発
生する過渡電力量をこのダイオードを通して速やかに消
滅させることができる。云い換えれば、逆電位の過渡電
力に対して、あたかも、ドラ４バトランジスタＴｒｌと
は、無関係なる如く動作するので、本発明によるダーリ
ントントランジスタでは出力トランジスタＴｒ２のみに
よつてスイツチ速度が左右されるものとなり、したがつ
て、非ダーリントン化の通常のトランジスタのスイツチ
速度と何等劣らないスィツチ速度をもつダーリントント
ランジスタを得ることが出来る。以上の説明は、２個の
トランジスタを用いたダーリントントランジスタを例に
なされたのであるが、ドラ４バトランジスタＴｒｌの領
域内に更にドライバトランジスタＴｒｌを駆動する第２
のドライバトランジスタＴｒｌ′を作り込み、両ドライ
バトランジスタＴｒｌとＴｒｌ′との構造的な関係を出
力トランジスタＴｒ２とドライバトランジスタＴｒｌの
関係と同様によれば、３個のトランジスタからなる３段
構成のダーリントントランジスタを容易に得ることが出
来る。In theory, even if the value of the bias resistor R1 is increased, the disadvantages of increasing the size of the semiconductor substrate and reducing the size of the transistors formed as in the conventional case do not occur. Further, using the diffusion region 20 for obtaining the bias resistor R1, a diode is connected between the base of the driver transistor Trl and the base of the output transistor Tr2, that is, the bias resistor R1.
By inserting the diode in parallel with the diode, the transient power generated during the switch operation can be quickly dissipated through this diode. In other words, the Darlington transistor according to the present invention operates as if it had nothing to do with the driver transistor Trl in response to a transient power with an opposite potential, so the switching speed of the Darlington transistor according to the present invention is influenced only by the output transistor Tr2. Therefore, it is possible to obtain a Darlington transistor with a switching speed comparable to that of a normal non-Darlington transistor. The above explanation has been made using a Darlington transistor using two transistors as an example, but a second transistor for driving the driver transistor Trl is further provided in the region of the driver transistor Trl.
According to the structural relationship between the driver transistors Trl and Trl', which is the same as the relationship between the output transistor Tr2 and the driver transistor Trl, a three-stage Darlington transistor consisting of three transistors is formed. can be easily obtained.

かかる構成としたときの回路図を第６図に例示している
が、バイアス抵抗Ｒ１を付与する拡散領域の一部を用い
てダイオ一土Ｂ２を形成した場合であり、このダイオー
ドＤ３を付与することによつて、ダイオードＤ１並びに
Ｄ２２個の場合に比べて、スィツチ速度を若干速めるこ
とが可能となる。勿論、これらのダイオードＤｌ，Ｄ２
およびＤ３の全て、或いは一部を省くことは抵抗拡散領
域上に電極を配するか否かによつて自由に出来る。この
ことから明らかなように、本発明にかかる構造に依れば
、２段以上多段のダーリントントランジスタの形成も容
易で、しかもダイオードの全部あるいは一部の挿脱も自
由である。A circuit diagram with such a configuration is illustrated in FIG. 6, which is a case where a diode B2 is formed using a part of the diffusion region that provides the bias resistor R1, and this diode D3 is provided. This makes it possible to increase the switching speed slightly compared to the case of two diodes D1 and D2. Of course, these diodes Dl, D2
It is possible to freely omit all or part of D3 and D3 depending on whether or not an electrode is disposed on the resistance diffusion region. As is clear from this, according to the structure according to the present invention, it is easy to form a multi-stage Darlington transistor of two or more stages, and all or part of the diode can be freely inserted and removed.

向、以上の説明はダーリントントランジスタがＮＰＮト
ランジスタによつて形成される場合についてなされたの
であるが、ＰＮＰ型トランジスタによつて形成される場
合にも本発明を適用して前述の効果が得られることは勿
論である。又、本発明では、スィツチ動作を速めるダイ
オードを挿入しているが、このダイオードはドラ４バト
ランジスタのエミツタとベース間に逆方向に挿入されて
おり、スイツチ動作以外の通常動作も損うことはなく、
スイツチ動作以外の用途にも用いることが可能である。Although the above explanation has been made for the case where the Darlington transistor is formed by an NPN transistor, the above-mentioned effects can be obtained by applying the present invention even when the Darlington transistor is formed by a PNP transistor. Of course. Furthermore, in the present invention, a diode is inserted to speed up the switch operation, but this diode is inserted in the opposite direction between the emitter and base of the driver transistor, so that normal operations other than the switch operation are not impaired. Without,
It can also be used for purposes other than switch operation.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はダーリントントランジスタの一般的な回路接続
を示す図、第２図ａおよびｂは従来のダーリントントラ
ンジスタの構造を示す平面図ならびに断面図、第３図ａ
−ｃは、本発明にかかるダーリントントランジスタの構
造を示す平面図ならびに断面図、第４図ａ−ｃは、本発
明にかかるダーリントントランジスタの構造の他の実施
例を示す平面図ならびに断面図、第５図および第６図は
本発明にかかるダーリントントランジスタの回路接続例
を示す図である。 １・・・・・・ベース端子、２・・・・・・コレクタ端
子、７・・・・・・ベース、８・・・・・・コレクタ、
６，９・・・・・・エミツタ、Ｔｒｌ，Ｔｒｌ′・・・
・・ドライバトランジスタ、Ｔｒ２・・・・・・出力ト
ランジスタ、１０・・・・・・出力トランジスタ部、１
１・・・・・・ドライバトランジスタ部、Ｒｌ，Ｒｌ′
，Ｒ２・・・・・・バイアス抵抗、Ｄ，Ｄｌ，Ｄ２，Ｄ
３・・・・・・ダイオード、１２・・・・・・出力トラ
ンジスタ用エミツタ電極、１３，１３′・・・・・エミ
ツタ領域、１４・・・・・・非拡散部分（窓）、１５・
・・・・・出力トランジスタ用ベース電極兼ドライバト
ランジスタ用エミツタ電極、１６・・・・・・ドライバ
トランジスタ用ベース電極、１７・・・・・・ペース領
域、１８・・・・・・エミツタＰＮ接合、１９・・・・
・・コレクタＰＮ接合、２０，２０′・・・・・バイア
ス抵抗（Ｒｌ，Ｒ，′）形成用拡散領域、２１・・・・
・・ダイオード形成用ＰＮ接合、２２・・・・・舶縁膜
。Fig. 1 is a diagram showing a general circuit connection of a Darlington transistor, Fig. 2 a and b are a plan view and a cross-sectional view showing the structure of a conventional Darlington transistor, and Fig. 3 a
4-c is a plan view and a sectional view showing the structure of a Darlington transistor according to the present invention, and FIGS. 5 and 6 are diagrams showing examples of circuit connections of the Darlington transistor according to the present invention. 1... Base terminal, 2... Collector terminal, 7... Base, 8... Collector,
6,9...Emitsuta, Trl, Trl'...
...Driver transistor, Tr2...Output transistor, 10...Output transistor section, 1
1...Driver transistor section, Rl, Rl'
, R2...Bias resistance, D, Dl, D2, D
3... Diode, 12... Emitter electrode for output transistor, 13, 13'... Emitter region, 14... Non-diffused portion (window), 15...
... Base electrode for output transistor and emitter electrode for driver transistor, 16 ... Base electrode for driver transistor, 17 ... Pace region, 18 ... Emitter PN junction , 19...
... Collector PN junction, 20, 20'... Diffusion region for forming bias resistor (Rl, R,'), 21...
... PN junction for diode formation, 22 ... Vessel rim film.

Claims (1)

【特許請求の範囲】[Claims] １ コレクタ領域となる一導電型の半導体基板内に、こ
れとは反対導電型のベース領域が形成され、さらに、同
ベース領域内の少くとも二部分にエミツ領域を形成して
単一の半導体基板内に少くとも２個のトランジスタを作
り込み、これらのトランジスタをダーリントン接続し、
前記エミッタ領域の間に、これらと同一導電型で拡散深
さが大きな第１の抵抗形成用拡散領域が形成され、前記
エミッタ領域の一方の外側に前記エミッタ領域と導電型
、拡散深さが同じくされた第２の抵抗形成用拡散領域が
形成され、さらに前記第１の抵抗形成用拡散領域に電極
を付設し、この電極をエミッタ領域の他方を有する側の
トランジスタのベース電極に接続してそのベースエミッ
タ間にダイオードを接続するとともにさらに、同トラン
ジスタのベースエミッタ間に前記第１の抵抗形成用拡散
領域直下のベース領域部分で形成される第１の抵抗を接
続し、前記エミッタ領域の他方を有する側のトランジス
タのベースエミッタ間に前記第２の抵抗形成用拡散領域
の直下のベース領域部分で形成される第２の抵抗を接続
したことを特徴とするダーリントントランジスタ。1. A base region of an opposite conductivity type is formed in a semiconductor substrate of one conductivity type that serves as a collector region, and emitter regions are further formed in at least two parts of the base region to form a single semiconductor substrate. At least two transistors are built into the circuit, and these transistors are connected in a Darlington manner.
A first resistor-forming diffusion region having the same conductivity type and a large diffusion depth is formed between the emitter regions, and a first resistor-forming diffusion region having the same conductivity type and diffusion depth as the emitter region is formed outside one of the emitter regions. A second resistor-forming diffusion region is formed, and an electrode is attached to the first resistor-forming diffusion region, and this electrode is connected to the base electrode of the transistor having the other emitter region. A diode is connected between the base and emitter, and a first resistor formed in the base region directly under the first resistor forming diffusion region is further connected between the base and emitter of the transistor, and the other of the emitter regions is connected between the base and emitter of the transistor. A Darlington transistor, characterized in that a second resistor formed in a base region directly below the second resistor-forming diffusion region is connected between the base and emitter of the transistor having the second resistor.