JPS5923674A - Solid-state image pickup device - Google Patents

Abstract

PURPOSE:To prevent occurrence of after image by transferring electric charge from photodetecting sections to a vertical shift register during vertical blanking period after photodetecting period and injecting electric charge from an overflow drain area to the photodetecting sections. CONSTITUTION:A matrix-like P-N junction type photodetecting section 11, a vertical shift register 12 of CCD structure arranged on one side of the photodetecting sections 11 and a horizontal shift register connected electrically to a register 12 not shown in the figure are provided in a solid-state image pickup device. Reading gates 13 that transfer signal charge of photodetecting sections 11 to the register 12 is provided between the photodetecting sections 11 and register 12. An overflow drain area 15 is formed in common on the other side of photodetecting sections 11 of each row, and overflow control gates 14 are formed between the area 15 and photodetecting sections 11. Electric charge is transferred from photodetecting sections 11 to the register 12 during vertical blanking period after photodetecting period, and electric charge is injeced from the area 15 to photodetecting sections 11, and occurrence of after image is prevented.

Description

【発明の詳細な説明】 本発明は、固体撮像装置特に受光部としてＰＮ接合形セ
ンザを使用したインターライン形固体撮像装置におい゛
〔その残像の発生をなくすようにした固体撮像装置に係
わる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device, particularly an interline solid-state imaging device using a PN junction type sensor as a light receiving section, in which the occurrence of afterimages is eliminated.

固体Ｊｌ＾像装置にお℃・てはその受光部として感度の
良いＰＮＮ接合上センシーを用いる場合、残ｒ象が発生
し固体撮像装置としての特徴がＪｊｉ　’）ことが知ら
れていて）。従来、ｆ’Ｎ接合形七ン゛すを使用し′〔
残像を発生させないようにするには、センーリ領域を完
全に空乏化して銃の・出す方法が知られている。It is known that when a highly sensitive PNN junction sensor is used as the light receiving part of a solid-state imager, a residual r phenomenon occurs and the characteristic of the solid-state imager is Jji'). Conventionally, f'N junction type seven pins were used.
In order to prevent the occurrence of afterimages, a method is known in which the sensor region is completely depleted and the gun is ejected.

しかし表面近傍を空乏化することはＳｉ　−８ｉｔ）ｚ
　５７面準位による暗電流が増加することや、酸化膜中
及び−Ｌの浮遊ｆｉＬ荷の影響を受り−やずくイ目頼性
に問題があった。又それを制餌１するために表面の浅（
・領域をホール（Ｎ−チャンネルのＶｈ自）で満して安
定化することも報告されて〜・るが、短波長の感度を低
下させることも充分考慮する心間がある。However, depleting the vicinity of the surface requires Si -8it)z
There were problems in visual reliability due to the increase in dark current due to the 57-plane level and the influence of floating fiL charges in the oxide film and -L. Also, in order to control it, the shallow surface (
・It has been reported that stabilization can be achieved by filling the region with holes (Vh of the N-channel), but there are also cases where consideration should be given to reducing the sensitivity to short wavelengths.

インターライン形固体撮像装置におい゛Ｃ１受光部とし
てＩ）Ｎ接合形七ンーリ゛を用いた場合の残像が発生す
る原因の一つには受光部から垂直ジノ）レジスタへ転送
する時の所囮読出ゲート部のブーヤンネル長が短かい場
合（２〜３μｍ以下）、所謂ショートヂャンネル変調に
起因することが考えられる。次にその読出ゲーｊ・部の
チャンネル長が短かい場合の残像発生の機ｔ１４′につ
いて述べる。One of the causes of afterimages when using an I)N junction type seven-lead as the C1 light receiving section in an interline solid-state imaging device is the decoy readout during transfer from the light receiving section to the vertical register. If the Bouyan channel length of the gate portion is short (2 to 3 μm or less), this may be caused by so-called short channel modulation. Next, we will discuss the possibility of afterimage generation t14' when the channel length of the readout section is short.

第工図Ａはインターライン形固体撮像装置における受光
部から信号電荷を垂直〃トレジスタに転送する部分の具
体的信造を示す要部の断面図であり、図において（１１
は例えばＰ形の半導体基体を示し、その主面にＮ　影領
域（２）を形成してＰＮ接合形の受光部［ｔｌ）が形成
され、この受光部旧）の１側にＵ４　’）合つ゛ＣＮＣ
頭形（３）を形成して所開埋め込みチャンネル形となし
た垂直シフトレジスタ（ＩＺが設けられ、この垂直シフ
トレジスタＵは基体（１１上の絶縁膜（イ）を介して例
えば２相駆動の転送電極（５）が被着形成される。この
転送電極（５１は受光部（（１）と垂直シフトレジスタ
ａ″；！Ｊの間の所りｎ銃出ゲート部（ＩＪ」二に延長
される。受光部Ｕの他側に接するオーバフローコントロ
ールゲート部（【イ）は基体（１）上に絶縁膜（４）を
介してコントロールゲート電極（６）が被着形成されて
構成され、このオーバフローコントロールケート部０４
）に接してＮ影領域（９）Ｋよるオーバフロードレイン
領域（１９が形成される。ｆｌｌはＰ影領域にて形成さ
れたチャンネルストップ領、賊である。Drawing A is a cross-sectional view of the main part showing the specific structure of the part that transfers signal charges from the light receiving part to the vertical register in the interline solid-state imaging device.
For example, indicates a P-type semiconductor substrate, a PN junction type light receiving part [tl] is formed by forming an N shadow region (2) on its main surface, and a U4') junction is formed on one side of this light receiving part [tl]. Tsu゛CNC
A vertical shift register (IZ) is provided in which a head shape (3) is formed to form an open buried channel. A transfer electrode (5) is deposited. This transfer electrode (51 is located between the light receiving section (1) and the vertical shift register a'';!J and is extended to the output gate section (IJ). The overflow control gate part ((a)) in contact with the other side of the light-receiving part U is composed of a control gate electrode (6) deposited on the base (1) via an insulating film (4), and this overflow Control case part 04
) is formed in contact with the N shadow region (9) and the overflow drain region (19) by K. fl1 is a channel stop region formed in the P shadow region.

とのよ５なインターライン形固体ＪＱ像装置においてそ
の受光部（１１）がＩ）Ｎ接合形の叩自、ｐ（￥１図Ｆ
３に示すように受光部（１１）の基準となる電位につい
゛〔みると、前のフレーノ・で（ＩＮ号屯荷を…゛ｔみ
出した時の読出ゲート部Ｑ３）の表面電位φ５が次のフ
レームの信号電荷Ｑｓｉｇを蓄積する際の受光部（１１
）の基準電位となるから、常に受光部（１１）のり士ツ
ト電位は一定でなくてはならない。尚（２１）は垂’＋
ｆＫシフ）・レジスタ＋１３の水平シフトレジスタ（図
示せス）へのη１゜荷転送時のポテンシャル、＠は受光
部側から垂直シフトレジスタ（］２への電荷転送時のポ
テンシャルである。しかしながら第２図Ｃ（受光部から
垂直シフトレジスタへの読み出し時のポテンシャル１シ
１に示すように、／読出ゲー）・部（１（の表面電位は
そのチャンネル長りが短ρ・くなるど垂直シフトレジス
タ（所間ドレイン領域）（１渇の電位によって変調を受
ける。つまり前のフレームの信号電荷にＪ、つ−〔垂直
シフトレジスタ０２の電位が決定され、その電位によっ
て読出ゲート部（１３）の表面電位が変調され、次のフ
レームの受光部側の基準電位を決定しているので、次の
フレームのイト号電荷量に前のフレームの影響が出−Ｃ
ｒＡ像として現われろ。例えば第２図Ｃにおいて（ｒ＋
−２）番目のフレームの信号電荷Ｑｓ（１１−２）　＝
　Ｏでその垂直シフ）・レジスタの電位をＶＤ　、読出
ゲート部の表面電位をφ５とした場合、この表面電位φ
Ｓによって次の（ｎ−１）番目のフレームの受光部（１
１）の基準電位が決定される。次に（ｎ−１）番目のフ
レームの信号電荷Ｑｓ（ｎ−１）＝Ｑｓが垂直シフｌレ
ジスタ（【２に転送されてその電位が■Ｄ′になると、
この電位■Ｄ′によって読出ゲート部（１３１の表面電
位がφＳからφ５′に変調され、受光部にはΔφｓｌＣ
相当する（ｎ−１）番目のフレームの電荷の一部が取り
残される。従ってとの読出ゲート部の表面可１位φ、′
が次の１１番目のフレームの受光部側の基準電位となる
ためとのΔφ５に相当する取り残された電荷が残像の発
生に係わってくる。In the interline type solid-state JQ imager, the light receiving part (11) is an I)N junction type, p (￥1 Figure F
As shown in Fig. 3, the reference potential of the light receiving part (11) is found to be that the surface potential φ5 of the readout gate part Q3 (when the IN load was read out) in the previous Freno was The light receiving section (11
), the ground potential of the light receiving section (11) must always be constant. Furthermore, (21) is '+'
fK shift) register +13 to the horizontal shift register (not shown), @ is the potential at the time of charge transfer from the light receiving section side to the vertical shift register (]2. However, the second As shown in Figure C (potential 1 during readout from the light receiving section to the vertical shift register, /readout gate) and section (1), the surface potential of the vertical shift register increases as its channel length becomes short ρ. (Interval drain region) (1) Modulated by the potential of the previous frame. In other words, the potential of the vertical shift register 02 is determined by the signal charge of the previous frame. Since the potential is modulated and the reference potential on the light receiving part side for the next frame is determined, the amount of charge in the next frame is affected by the previous frame.
Appear as an rA image. For example, in Figure 2C, (r+
-2)th frame signal charge Qs(11-2) =
If the potential of the register is VD and the surface potential of the read gate part is φ5, then this surface potential φ
The light receiving part (1) of the next (n-1)th frame is
1) The reference potential is determined. Next, when the signal charge Qs (n-1) = Qs of the (n-1)th frame is transferred to the vertical shift register (2) and its potential becomes ■D',
This potential ■D' modulates the surface potential of the readout gate section (131) from φS to φ5', and the light receiving section has ΔφslC.
A portion of the charge in the corresponding (n-1)th frame is left behind. Therefore, the surface of the readout gate section is possible with φ,'
becomes the reference potential on the light-receiving section side of the next 11th frame, and the remaining charge corresponding to Δφ5 is involved in the generation of an afterimage.

本発明は、上述の点に鑑み、受光部に１３Ｎ接合形セン
ザを用いた場合でも残像の発生を阻止するようにしたイ
ンターライン形の固体撮像装備を提供するものである。In view of the above-mentioned points, the present invention provides an interline type solid-state imaging device that prevents the occurrence of afterimages even when a 13N junction type sensor is used in the light receiving section.

以下本発明による固体撮像装置を説明する。A solid-state imaging device according to the present invention will be described below.

第２図は本発明によるインターライン形の固体撮像装置
の一例を示す概略図で有る。これはマトリックス状に配
されたＰＮ接合形の受光部側と、その各受光部旧）の列
の一側に配した例えばＣＣＪ、）構造にＪ、る垂直シフ
トレジスタθカと、図示せざるも各垂直シフトレジスタ
（１りの−Ｖ：＋、ｌに軍、気的に結合された同様にＣ
ＣＶ）構造による水平シフトレジスタ部とを有してなる
。各受光ｆｉｔ（圓ととｉｔに対応する垂直シフトレジ
ヌタ（１′ｌＪの間には受光部側の信号電荷を垂直シフ
トレジスタＨに転送するための読出ゲート部（］３）が
形成され、との読出ゲート部（１３）の電極はこれに対
応する垂直シフｌレジスタ（１′ｌＪの転送ＴＭ、　）
眠と同一の電位が印加されろように１ｆｌＪえ（Ｊ−同
一電極で構成されている。又各列の受光部（１１）の西
側には共通にオーバフロードレイン領域（ｉ四が形成さ
れ、とのオーバフロードレイン領域（１５１と受光部（
１，１１間にそれぞれオーバフローコントロールゲート
部（【４が形成されている。このメーノ（フローコント
ロールゲ−１・部（１４）の電極はそれぞれ独立に形成
され各フィールドごとに共通に接続されて、それぞれに
電圧φＣＧＡ及びφ。。□が印加されるようになされて
いる３、一方垂（ζＶシフトレジスタ（【２１において
はぞの読出ゲート部（１３１と共に同様に各フィールド
に対応する如く転送電極が１つ置きに共通接続されて夫
々に２相のクロック電圧■φ人及び■φＢが印加される
ようになされる。斜線で示す（］■はグーヤンネルスト
ップ領域である。FIG. 2 is a schematic diagram showing an example of an interline type solid-state imaging device according to the present invention. This consists of a PN junction type light receiving section arranged in a matrix, a vertical shift register θ (not shown) arranged on one side of each row of light receiving sections, for example a CCJ, Also, each vertical shift register (one of -V: +, l, electrically coupled to C)
CV) structure and a horizontal shift register section. A read gate section (]3) for transferring the signal charge on the light receiving section side to the vertical shift register H is formed between each light receiving section fit (round) and a vertical shift register (1'lJ) corresponding to it. The electrode of the read gate section (13) is connected to the corresponding vertical shift l register (transfer TM of 1'lJ).
In order to apply the same potential as the 1flJ (J), the same electrode is formed. Also, an overflow drain region (i4) is formed in common on the west side of the light receiving section (11) in each row. The overflow drain area (151) and the light receiving part (
An overflow control gate section (4) is formed between 1 and 11, respectively.The electrodes of this flow control gate section (14) are formed independently, and are commonly connected for each field. Voltages φCGA and φ..□ are applied to the respective fields. Every other one is commonly connected so that two-phase clock voltages φ and φB are applied to each.

本発明とは、とのＪ、うな構成において受光期間後の垂
直帰線期間に受光部から垂直シフトレジスタ（１２１に
信号電荷を転送した後、フィールドごとにオーバフロー
コントロールゲート部（Ｉ４）を制御してオーバフロー
ドレイン領域（］９から受光部旧）に電荷を注入し゛〔
受光期間直前にｉ、ｓｋよる受光部の電位を常に一定に
保持するようになし、残像をなくすようにするものであ
る。The present invention is to control the overflow control gate section (I4) for each field after transferring the signal charge from the light receiving section to the vertical shift register (121) during the vertical blanking period after the light receiving period in the above configuration. Then, charge is injected into the overflow drain region (from ]9 to the old light receiving part).
Immediately before the light-receiving period, the potential of the light-receiving section according to i and sk is always kept constant to eliminate afterimages.

第３図はそのためのタイミングチャート図である。又ｇ
（ｒ、　４図はその原理図を示すものでクロック電圧■
φＡ、ＶφＢ、φＣＧＡ　、φＣＧＢのタイミシグ期間
によ６ｋ）−る垂直シフトレジスタ（１７Ｊ、　ｎｆｉ
出ゲー）・部（１濁及び受光部旧）の電位と信号Ｔ１．
１．　＃ｊの桶イを示ずものである。FIG. 3 is a timing chart for this purpose. Also g
(r, Figure 4 shows the principle diagram, and the clock voltage ■
Vertical shift register (17J, nfi) by timing period of φA, VφB, φCGA, φCGB
The electric potential of the output part (output part) and the light receiving part (old part) and the signal T1.
1. It does not show the bucket A of #j.

＃ｒｒ　３図及び第４図に示すように剣づ受光期間にそ
の奇数フィールド又は伊ｉ数フーｆ−ルドに対応−３る
受光部（１１）に信号ｔ「荷Ｑｓｎが蓄程（される（時
点゛１゛Ａ及び第５図Ａ９照）。次の垂ｉｆ（ヅ）ｎ線
期間′１゛ｏＡ中の旭川の期間”Ｉ３１’で］す直シノ
トレジスクの一方の？ｌＳＮ視（この場合ＶφＡが印加
びれる電極）に読出パルスＰ＋が印加され１元み出−３
べきフィールド。#rr As shown in FIGS. 3 and 4, during the light reception period, the signal t "load Qsn is stored in the light receiving section (11) corresponding to the odd number field or the i number field. (See time point ゛1゛A and Fig. 5A9).In the next vertical if(ㅅ)n-line period ``1゛oA, during the Asahikawa period ``I31''], one of the ?lSN views of the direct synotresis disk (in this case The readout pulse P+ is applied to the electrode to which VφA is applied, and one element is read out -3.
Should field.

の受光部（ＩＩ）に対応する読出ゲート部（１ｙが聞き
、第４図Ｂに示すように受光部圓から垂直シフトレジス
タ（１２１に信号電？Ｗｒが転送される。この時垂ｉＭ
Ｔシフトレジスタ（＋２１に転送される（ｉ号ＹＩＬ荷
Ｊｔ［はＱ５１１どその垂直シフトレジスタの電位によ
る胱山ゲート部（１３）の表面電位による変調電荷量Δ
ＣＪＳＩ＋の和Ｑｓ　ｉｌ＋ΔＱｓｎとなる。従って受
光部にはＱｃ−ΔＱＳ　１１の電荷が残る。次の期間Ｔ
ｃに：ｔ６いて、読み出したフィールドのオーバフロー
コントロールゲート部（１１のコントロールゲート電極
にφＣＧＡを印加しチオ−バフローコントロールゲート
部（１４）をオンし、第４図Ｃに示すようにオーバフロ
ードレイン領域（１■より電荷を受光部に注入する。そ
して次の受光期間の直前にオーバフローコントロールゲ
ート部（１４）をオフして第４図１）（時点ＴＤに対応
する）に示すよりに受光部（１１）の電位即ち受光部圓
に残る電荷Ｑｃを一定にする。これＫよって前のｎ番目
のフレーＪ・の信号電荷量の影＋１ｌ１１が断ち切られ
る。そして、垂直シフトレジスタ（１２１に転送された
信号電ｍｉ　Ｑｓｎ十ΔＱ５ｎは次の受光期間中に転送
用のクロック電圧Ｖφ人、■φＢによって順次ｌ水平ラ
インごとに水平シフトレジスタに転送され、水平シフト
レジスフより１臥次に読み出される。The readout gate section (1y) corresponding to the light receiving section (II) of 1y listens, and the signal voltage Wr is transferred from the light receiving section to the vertical shift register (121) as shown in FIG. 4B.
The (i number YIL charge Jt[ transferred to the T shift register (+21) is the amount of charge Δ modulated by the surface potential of the bladder gate part (13) due to the potential of the vertical shift register such as Q511.
The sum of CJSI+ is Qs il+ΔQsn. Therefore, a charge of Qc-ΔQS 11 remains in the light receiving section. next period T
At t6, φCGA is applied to the overflow control gate electrode (11) of the read field to turn on the thio-overflow control gate (14) and open the overflow drain region as shown in FIG. 4C. (From 1), charge is injected into the light receiving section. Then, just before the next light receiving period, the overflow control gate section (14) is turned off, and the light receiving section ( 11), that is, the charge Qc remaining in the light-receiving section circle, is made constant.This cuts off the shadow of the signal charge amount +1l11 of the previous n-th frame J. The signal voltage miQsn+ΔQ5n is sequentially transferred to the horizontal shift register every l horizontal line by the transfer clock voltage Vφ and ■φB during the next light reception period, and is read out from the horizontal shift register one by one.

次に、この受光期間中に第４図Ｅ（時点′１゛Ｅに対応
する）に示すように次の（ｎ−１−１）番目のフレーム
の信号電荷Ｑｓ（＋＋−１−１）が受光部０１）に蓄積
される。そして、次の垂直帰線期間’１ｒｏＡ中の期間
′ｒＦにおい”〔読出パルスＰＩが印加され、第４図Ｆ
に示すように受光部α１）から垂直シフトレジスタ（Ｉ
Ｚに信号１「、荷が転送され、このと館受光部圓に取り
残された電荷がＱｃに等しいと１１上Δ（仝ｓ（ｎ　−
１−１）−〇で受光量に応じた（ｉ号電荷Ｑｓ　（＋１
−１−１　）がそのまま転送される。Next, during this light reception period, the signal charge Qs (++-1-1) of the next (n-1-1)th frame is The light is accumulated in the light receiving section 01). Then, during the next vertical retrace period '1roA, the readout pulse PI is applied, and
As shown in the figure, the vertical shift register (I
If a signal 1' is transferred to Z and the charge left behind in the light-receiving circle is equal to Qc, 11 above Δ(s(n −
1-1) -〇 corresponds to the amount of received light (i charge Qs (+1
-1-1) is transferred as is.

ｔｂ４図Ｇは垂直シフトレジスタ（１オへの信号電荷Ｑ
Ｓ（！ｌ　−１−１）の転送が終了し、読出ゲート部（
ＩＬＪ′−メツされた状態の電位状態である。tb4 Figure G shows the vertical shift register (signal charge Q to 1
The transfer of S(!l -1-1) is completed, and the read gate section (
ILJ' - is the potential state of the plugged state.

糸の期間Ｔｎで同様にして第４図ＩＩに示すようにオー
バフローコン）・ロールグー１百’＋１（１４）に１■
泄φ　　を印加し、オーバフロー）°レイン領１＄、（
１５）Ｊ、ＧＡ り電荷を注入する。そし゛〔受光期間の直前にメ°−バ
フローコントロールゲート部（１４１をオフシーｃ　受
光部旧）に残る電荷Ｑｃを一定にする。Similarly, with the thread period Tn, as shown in FIG.
Apply excretion φ, overflow) ° rain region 1 $, (
15) Inject J, GA charge. Then, just before the light receiving period, the charge Qc remaining in the member flow control gate section (141 is off-sea c, light receiving section old) is made constant.

次の（ｎ−１−２）番目のフレームにおけるイ目号１１
ｆ、荷がＱｓ　（ｎ　−１−２）　−〇であっても、第
４図１（時点′１゛■に対応する）及び第４し１・Ｉ（
時点ｉ’Ｊ　Ｋ対ｌしする〕に示すようにΔＱｓ　（＋
＋　−１−２）−Δ（むとい５暗電流が読み出される。A number 11 in the next (n-1-2)th frame
f, even if the load is Qs (n -1-2) -〇, Fig. 4 1 (corresponding to time '1゛
ΔQs (+
+ -1-2)-Δ(mutoi5) The dark current is read out.

以下同様に繰返される。−に例では−方のフィールドに
ついて述べたが、他方の）・ｒ−ルドについても同様に
動作Ｊる仁とは勿論である。但し、２Ｂ４図に示ずよ５
にφ。、０２　Ｖｏｒｌう。The same process is repeated below. In the example above, we have described the field on the side of the field, but it goes without saying that the other field also operates in the same way. However, it is not shown in Figure 2B45.
φ. , 02 Vorl.

φＣＧＡ（ＴＪ）　＜　ＶＯＦＤ　＜φ。。Ａ（ｎ）　
Ｖｃ　’Ａ　フ。φCGA(TJ) < VOFD <φ. . A(n)
Vc 'A Fu.

このように受光部（ｌ］＋には受光期間の直前に常にオ
ーバフロードレイン領域（１つより一定の電荷Ｑｃが注
入されるために、次のフレー）・には前のフレームの信
号電荷が残らず、残１象をなくすことができる。尚この
ようにした場合の光信号に対する出力Ｑｏｕｔを第５図
に示す。同図示の如く先爪が零であってもΔＱｃとい５
電荷を垂直シフトレジスタへ読み出す。この貝ΔＱｃは
光量に基づ（信号電荷量Ｑｓ　Ｋ依存し、ショートチー
Ｖン；トル変調による変？Ａ電荷貝ΔＱｓの如く光量が
増大するに従って減少する。従って受光部から垂直シフ
トレジスタに読み出される電荷量Ｑｒｔ、ｏは Ｑ＞ｔ、ｏ　＝　ＱＢ−＋−ΔＱｓ そして光信号が零でもΔＱｃという信号電荷が読み出さ
れるため、ダークレベルなΔＱｃとして処理すると出力
ＱＯＬＩ（は Ｑ□ｕｔ　＝　（４、ｏ−ΔＱｃ と１より、ＱＲｌＯがＣｓ　ｘ　ＶＯＦＤ　Ｃ（旦しＣ
ｓは受光郁容爪、ＶＯＦＤはオーバフロードレイン電圧
〕に等しい点でｒ＝１と父じわり、出来るだり゛感度を
」二げるに１よΔＱｃ　”’　Ｏに近づける抑にＶｏ？
・■〕を設定しｌｔ。In this way, just before the light receiving period, the light receiving part (l) In addition, the output Qout for the optical signal in this case is shown in Fig. 5.As shown in the figure, even if the leading claw is zero, ΔQc
Read the charge to the vertical shift register. This value ΔQc is based on the amount of light (depending on the amount of signal charge Qs K, short circuit; change due to torque modulation? A charge value ΔQs decreases as the amount of light increases. Therefore, it is read out from the light receiving section to the vertical shift register. The amount of charge Qrt, o is Q > t, o = QB - + - ΔQs And even if the optical signal is zero, a signal charge of ΔQc is read out, so if it is processed as a dark level ΔQc, the output QOLI (is Q□ut = (4 , o-ΔQc and 1, QRlO is Cs x VOFD C (tanshi C
s is the light receiving capacity and VOFD is the overflow drain voltage], so r = 1, and Vo?
・■] and set it.

ければならない。Must be.

」二連ぜる如く本発明に」、れげ、・インターラ・ｒン
形固体撮ｆｑ！装置においてフィール１′ごとのオーバ
フローコントロールゲート部の７１７．４Ｋｙ＜をぞれ
ぞれぎ申立して設ＶＪ゛、垂直帰線期間に４ｄ〜・′〔
受）゛に部よりのイバ号電荷を垂ｉｔ（ノフ）・レジス
タに転送した後、そ（’）　藺、　ミ出’１−　ヘキフ
ィールドのオーバフローコンｌロールゲート部をオンし
゛Ｃオーバフロードレイン領域、ｌ、り新たな電荷を受
光部に？−１：人し、次のフレーノ・の受光期間の直前
において受光部の■も位を一定にし即ちその１［Ｌ荷Ｑ
ｃを一定にし′〔かも次のフレームの受光を開始するの
で、受）Ｙ５部とし′〔感度の良いＰＮ接合形七ン′す
を用いるす、）自においても前のフレームの信号の影響
がｌｒ　＜　９’５．　ｆ′７：の発生を１．Ｃくずこ
とができるものである。``The present invention as if it were two in a row'', Rege, Interlan, R-type solid-state photography fq! In the device, each field 1' has an overflow control gate of 717.4Ky and is set to VJ', and the vertical retrace period is 4d~.'
After transferring the charge from the receiver to the register, turn on the overflow control roll gate section of the output field and turn on the overflow drain region. , l, new charge to the photodetector? -1: The position of the light receiving part is kept constant just before the next light receiving period of Freno.
If c is kept constant, the reception of the next frame will start, so the reception) will be set as the Y5 section. lr<9'5. The occurrence of f'7: is 1. C.It is something that can be scraped.

【図面の簡単な説明】[Brief explanation of the drawing]

＃（’Ｃ１図はインターライン形固体１Ｍ像装置におり
る残像の発生機構の説明に供する装置ｆＪの断面とその
ポテンシャル図、ｔｎ２図は本発明によるインターライ
ン形固体撮像装置の要部の概略的平面図、第３図はその
駆動法を示すタイミングチャート図、第４図は残像を無
くず原理的説明図、第５図は本発明の光（ｉ号に対する
出力ＱＯＬＩＬを示す特性図である。 （１１）は受光部、Ｑ力は垂直シフトレジスタ、（１３
１は読出グーｌ−川−ｕｂ′ｉオーバフローコン用ロー
ルゲート部、（１９はオーバフロードレイン領域である
。#('C1 diagram is a cross section of the device fJ and its potential diagram for explaining the generation mechanism of afterimages in the interline solid-state 1M imaging device, and tn2 diagram is a schematic diagram of the main parts of the interline solid-state imaging device according to the present invention. Fig. 3 is a timing chart showing the driving method, Fig. 4 is a diagram explaining the principle of eliminating afterimages, and Fig. 5 is a characteristic diagram showing the output QOLIL for the light (i) of the present invention. (11) is the light receiving section, Q force is the vertical shift register, (13
Reference numeral 1 indicates a roll gate portion for a readout group l-ub'i overflow controller, and numeral 19 indicates an overflow drain region.

Claims (1)

【特許請求の範囲】[Claims] マトリックス状に配された複数の受光部と、該各受光部
の一側に配された垂直シフトレジヌタと、上記各受光部
とオーバフロードレイン領域間に各フィールドごとにゲ
ート電極を有して独立に制御できるオーバフローコント
ロールゲート部と、上記各垂直シフトレジスタに共通に
設けられた水平シフトレジスタを具備し、受光期間後の
垂直帰線期間に上記受光部から垂直シフトレジスタに電
荷の転送を行った後上記オーバフローコントロールケー
ト部を制御して」二記オーバフロードレイン領域から上
記受光部に電荷を注入して受２を期間直前における」二
記受光部の電位を常に一定に保持するようにしてなる固
体撮像装置。A plurality of light receiving sections arranged in a matrix, a vertical shift resistor arranged on one side of each light receiving section, and a gate electrode for each field between each light receiving section and an overflow drain region for independent control. and a horizontal shift register provided in common to each of the above vertical shift registers. A solid-state imaging device configured to control an overflow control gate section to inject charges from the overflow drain region into the light receiving section to maintain the potential of the light receiving section at a constant level immediately before the period. .