JPS5923554A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS5923554A JPS5923554A JP57131977A JP13197782A JPS5923554A JP S5923554 A JPS5923554 A JP S5923554A JP 57131977 A JP57131977 A JP 57131977A JP 13197782 A JP13197782 A JP 13197782A JP S5923554 A JPS5923554 A JP S5923554A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- cavity
- semiconductor device
- voids
- air
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパッケージをレジンモールド法にて形成する半
導体装置のリードフレームに関するものである。
導体装置のリードフレームに関するものである。
レジンモールドによυパッケージ本体を形成してなる半
導体装置は、一般に金属薄板を打抜形成又はエツチング
によシ形成したリードフレームに素子ベレットを固着し
かつ所定のワイヤ接続を行なった上でこれをモールド型
内にセットし、モールド型内に設けたキャビティ内にレ
ジンを圧送することによシレジンモールドパッケージを
構成するようにしている。しかしながら、この種のレジ
ンモールドでは、キャビティが小さいことやキャピテイ
内にリードフレームが存在すること等の原因によってキ
ャビティ内に圧入されるレジンに乱流が生じ易く、これ
によシモールドされるレジン内に気泡、つまシボイドが
生じ易くなっている。
導体装置は、一般に金属薄板を打抜形成又はエツチング
によシ形成したリードフレームに素子ベレットを固着し
かつ所定のワイヤ接続を行なった上でこれをモールド型
内にセットし、モールド型内に設けたキャビティ内にレ
ジンを圧送することによシレジンモールドパッケージを
構成するようにしている。しかしながら、この種のレジ
ンモールドでは、キャビティが小さいことやキャピテイ
内にリードフレームが存在すること等の原因によってキ
ャビティ内に圧入されるレジンに乱流が生じ易く、これ
によシモールドされるレジン内に気泡、つまシボイドが
生じ易くなっている。
このようなボイドはパッケージの強度を低下させかつパ
ッケージの耐湿性を低下させる等、半導体装置の信頼性
の低下につながるため好ましいものではない。
ッケージの耐湿性を低下させる等、半導体装置の信頼性
の低下につながるため好ましいものではない。
このため、従来では第１図囚、（Ｂ）に合わせて示すよ
うに、モールド型１．２の一方にキャビティ３０隅部に
対応して浅海状のエアベント４を形成し、リードフレー
ム５をモールド型１．２間にセットしたときにリードフ
レーム５の片面側位置に画成されるエアベント４を通し
てキャビテイ３内部の空気を外部に逃がし、これによυ
ボイドの発生を防止する試みが外されている。
うに、モールド型１．２の一方にキャビティ３０隅部に
対応して浅海状のエアベント４を形成し、リードフレー
ム５をモールド型１．２間にセットしたときにリードフ
レーム５の片面側位置に画成されるエアベント４を通し
てキャビテイ３内部の空気を外部に逃がし、これによυ
ボイドの発生を防止する試みが外されている。
しかしながら、このエアベント４はモールド型１６２の
形状や構造によって自由に形成することはできず、とシ
わけゲート６側にはランナ７が配設されていることから
ゲート６の近傍はもとよシゲート側のキャビティ隅部に
もエアベントを形成することはできない。したがりて、
このようにエアベントの形成に制約を受けたモールド型
では、同図に×印で示すような分布でボイドが生じ易く
、特にエアベントが形成されていない側でボイドの発生
が著しいものとなっている。
形状や構造によって自由に形成することはできず、とシ
わけゲート６側にはランナ７が配設されていることから
ゲート６の近傍はもとよシゲート側のキャビティ隅部に
もエアベントを形成することはできない。したがりて、
このようにエアベントの形成に制約を受けたモールド型
では、同図に×印で示すような分布でボイドが生じ易く
、特にエアベントが形成されていない側でボイドの発生
が著しいものとなっている。
したがって本発明の目的はモールド型にエアベントを全
く設けなくてもボイドの発生を有効に防止することので
きる半導体装置用のリードフレームを提供することにあ
る。
く設けなくてもボイドの発生を有効に防止することので
きる半導体装置用のリードフレームを提供することにあ
る。
このような目的を達成するために本発明はリードフレー
ムの表面少々くとも一部にキャビティ内部に連通ずる凹
溝を形成し、このリードフレームをそ−ルド型内にセッ
トしたときに前記凹溝を通してキャビティ内を外部に開
放できるように構成したものである。
ムの表面少々くとも一部にキャビティ内部に連通ずる凹
溝を形成し、このリードフレームをそ−ルド型内にセッ
トしたときに前記凹溝を通してキャビティ内を外部に開
放できるように構成したものである。
以下、本発明を図示の実施例によシ説明する。
第２図囚、（Ｂ）は本発明をデュアルインライン型の半
導体装置に適用したものであシ、リードフレーム１０は
公知のよりにコバール、４２７０イ等の金属薄板を打抜
成形等によって形成している。
導体装置に適用したものであシ、リードフレーム１０は
公知のよりにコバール、４２７０イ等の金属薄板を打抜
成形等によって形成している。
このリードフレーム１０は補強材としてのフレーム（枠
）１１の内部中央にタブ吊υリード１２にてフレーム１
１に連設された方形のタブ１３を有し、かつこのタブ１
３の周囲に各内端を配置すると共に外側端を並列状態で
前記フレーム１１に連設した複数本のリード１４を有し
ている。また、これらのリード１４は後述するモールド
型２０゜２１のキャビティ２２周縁に沿うように設けた
ダム１５によって中間部位を互に連結するように構成し
ている。
）１１の内部中央にタブ吊υリード１２にてフレーム１
１に連設された方形のタブ１３を有し、かつこのタブ１
３の周囲に各内端を配置すると共に外側端を並列状態で
前記フレーム１１に連設した複数本のリード１４を有し
ている。また、これらのリード１４は後述するモールド
型２０゜２１のキャビティ２２周縁に沿うように設けた
ダム１５によって中間部位を互に連結するように構成し
ている。
そして、本実施例においては前記フレーム１１゜タブ吊
υリード１２．ダム１５の片面（上面）に細幅の凹溝１
６をキャビティ２２の周縁に対して略直メする方向に若
干の長さにわたって形成し、これをエアベントとして構
成しているのである。
υリード１２．ダム１５の片面（上面）に細幅の凹溝１
６をキャビティ２２の周縁に対して略直メする方向に若
干の長さにわたって形成し、これをエアベントとして構
成しているのである。
なお、凹溝１６の形成位置はキャビティ２２の周縁に略
等しく配置するが、ボイドの発生し易い部位に対しては
比較的多く形成する。
等しく配置するが、ボイドの発生し易い部位に対しては
比較的多く形成する。
以上のように構成したリードフレーム１０によれば、第
３図に示すように、タブ１３上に素子ペレット１７を固
着しかつリード１４とベレット１７とをワイヤ１８で接
続した上でモールドｍ２０゜２１間にセットすれば、モ
ールド型２０゜２１間にリードフレーム１０が挟着され
てキャピテイ２２が構成される。そして、このキャビテ
ィ２２は周縁の殆んどはフレーム１１やダム１５によっ
て密封状態とされるが、凹溝１６を設けた部位では図示
のようにキャビテイ２２内部を外部に連通させる空気抜
き、即ちエアベントが画成されることになる。これによ
り、モールド型２０．２１にはエアベントを形成してい
なくてもキャビティ２２の周縁には多数の微小なエアベ
ントが形成されることになる。
３図に示すように、タブ１３上に素子ペレット１７を固
着しかつリード１４とベレット１７とをワイヤ１８で接
続した上でモールドｍ２０゜２１間にセットすれば、モ
ールド型２０゜２１間にリードフレーム１０が挟着され
てキャピテイ２２が構成される。そして、このキャビテ
ィ２２は周縁の殆んどはフレーム１１やダム１５によっ
て密封状態とされるが、凹溝１６を設けた部位では図示
のようにキャビテイ２２内部を外部に連通させる空気抜
き、即ちエアベントが画成されることになる。これによ
り、モールド型２０．２１にはエアベントを形成してい
なくてもキャビティ２２の周縁には多数の微小なエアベ
ントが形成されることになる。
したがって、この状態でゲート２３からキャビティ２２
内にレジンを圧送すれば、キャビティ２２内の空気は周
囲のエアベント（凹溝１６）から外部へ逃がされ、ボイ
ドの生じない良好なモールドを可能にするのである。こ
のとき、従来ではエアベントの形成が不可能だった位置
にもエアベントを構成できるので、従来ボイド発生率の
高かったゲートやランチ側のボイドを有効に防止するこ
とができる。特に、従来では防止が極めて回部であった
ゲート直下に発生するボイド、所謂スネークアイも、第
４図に一部を拡大図示するようにゲート２３直近のフレ
ーム位置に凹溝１６Ａを形成することによりこれを防止
することができる。
内にレジンを圧送すれば、キャビティ２２内の空気は周
囲のエアベント（凹溝１６）から外部へ逃がされ、ボイ
ドの生じない良好なモールドを可能にするのである。こ
のとき、従来ではエアベントの形成が不可能だった位置
にもエアベントを構成できるので、従来ボイド発生率の
高かったゲートやランチ側のボイドを有効に防止するこ
とができる。特に、従来では防止が極めて回部であった
ゲート直下に発生するボイド、所謂スネークアイも、第
４図に一部を拡大図示するようにゲート２３直近のフレ
ーム位置に凹溝１６Ａを形成することによりこれを防止
することができる。
更に、前述の構成によれば、凹溝１６を比較的に数多く
形成できるのでその分モールド型２０゜２１とリードフ
レーム１０との接触面積を低減して面圧を増大できるの
で、モールド型とリードフレームの接触部における密着
度を向上してパリを低減でき、特に凹溝１６が形成され
ていないリード上へのパリの発生を防止できる。これに
、ｌ：υ、レジンモールド後におけるリード１４への半
田コートを容易にかつ良好に行なうことができる。なお
、凹溝１６を通して生ずるパリは、モールド後に切除す
るリードフレーム部位にあるので問題はない。
形成できるのでその分モールド型２０゜２１とリードフ
レーム１０との接触面積を低減して面圧を増大できるの
で、モールド型とリードフレームの接触部における密着
度を向上してパリを低減でき、特に凹溝１６が形成され
ていないリード上へのパリの発生を防止できる。これに
、ｌ：υ、レジンモールド後におけるリード１４への半
田コートを容易にかつ良好に行なうことができる。なお
、凹溝１６を通して生ずるパリは、モールド後に切除す
るリードフレーム部位にあるので問題はない。
以上のように本発明のリードフレームによれば、キャビ
ティに連通ずる凹溝をリードフレームの少ガくとも片面
に形成しているので、モールド観には伺等加工を施さな
くともリードフレームのセット時にはリードフレームと
モールド型との間にエアベントを構成することができ、
しかもこのエアベントはキャビティの周縁の全ての位置
に構成できるので、モールド時の空気の抜けを良好にし
てボイドの発生を有効に防止し、これによシ信頼性の高
い半導体装置を得ることができる。
ティに連通ずる凹溝をリードフレームの少ガくとも片面
に形成しているので、モールド観には伺等加工を施さな
くともリードフレームのセット時にはリードフレームと
モールド型との間にエアベントを構成することができ、
しかもこのエアベントはキャビティの周縁の全ての位置
に構成できるので、モールド時の空気の抜けを良好にし
てボイドの発生を有効に防止し、これによシ信頼性の高
い半導体装置を得ることができる。
第１図（Ａ＞ 、 （Ｂ）は従来のモールド状態とその
不具合を示す模式図で、（Ａ）は平面図、（Ｂ）は断面
図。 第２図囚、（Ｂ）は本発明のリードフレームを示す図で
、（５）は平面図、（Ｉ３）は（Ａ１図のＢ−Ｂ線拡大
断面図、 第３図はモールド状態を示す断面図、 第４図は一部の拡大平面図である。 １．０・・・リードフレーム、１１・・・フレーム、１
２・・・タブ吊シリード、１３・・・クプ、１４・・・
リード、１５・・・ダム、１６・・・凹１％／、１７・
・・ペレツ）、２０゜２１・・・モールド！、２２・・
・キャビティ、２３・・・ゲート。 ／ ４ ／／／ 第 ２ 図 ｆ乃 ） ノロ ２１７− 第 ３ 図 ２ ／／ 第 ４ 図 八１ ｚ′、３
不具合を示す模式図で、（Ａ）は平面図、（Ｂ）は断面
図。 第２図囚、（Ｂ）は本発明のリードフレームを示す図で
、（５）は平面図、（Ｉ３）は（Ａ１図のＢ−Ｂ線拡大
断面図、 第３図はモールド状態を示す断面図、 第４図は一部の拡大平面図である。 １．０・・・リードフレーム、１１・・・フレーム、１
２・・・タブ吊シリード、１３・・・クプ、１４・・・
リード、１５・・・ダム、１６・・・凹１％／、１７・
・・ペレツ）、２０゜２１・・・モールド！、２２・・
・キャビティ、２３・・・ゲート。 ／ ４ ／／／ 第 ２ 図 ｆ乃 ） ノロ ２１７− 第 ３ 図 ２ ／／ 第 ４ 図 八１ ｚ′、３
Claims (1)
- 【特許請求の範囲】 １、 レジンモールドによシパッケージを構成する半導
体装置に使用するリードフレームであって、その表面の
少なくとも一部にモールド型によって構成されるキャビ
ティの内部に連通ずる凹溝を形成し、前記モールド型内
にセットしたとき（前記凹溝を通して前記キャピテイを
外部に連通できるように構成したことを特徴とする半導
体装置用リードフレーム。 ２、 凹溝ハ、リードフレームのフレーム。り４ム。 タブ吊シリードに形成してなる特許請求の範囲第１項記
載の半導体装置用リードフレーム。 ３、凹溝の少なくとも一つはゲート近傍位置に設けてな
る特許請求の範囲第１項又は第２項記載の半導体装置用
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131977A JPS5923554A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131977A JPS5923554A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923554A true JPS5923554A (ja) | 1984-02-07 |
Family
ID=15070650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57131977A Pending JPS5923554A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923554A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617045U (ja) * | 1984-06-18 | 1986-01-16 | 三菱電機株式会社 | 半導体集積回路用リ−ドフレ−ム |
| JPS6465847A (en) * | 1987-09-07 | 1989-03-13 | Toshiba Corp | Sealing/molding device for semiconductor electronic component |
| US5293065A (en) * | 1992-08-27 | 1994-03-08 | Texas Instruments, Incorporated | Lead frame having an outlet with a larger cross sectional area than the inlet |
-
1982
- 1982-07-30 JP JP57131977A patent/JPS5923554A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617045U (ja) * | 1984-06-18 | 1986-01-16 | 三菱電機株式会社 | 半導体集積回路用リ−ドフレ−ム |
| JPS6465847A (en) * | 1987-09-07 | 1989-03-13 | Toshiba Corp | Sealing/molding device for semiconductor electronic component |
| US5293065A (en) * | 1992-08-27 | 1994-03-08 | Texas Instruments, Incorporated | Lead frame having an outlet with a larger cross sectional area than the inlet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1315605B1 (en) | Mold and method for encapsulating an electronic device | |
| JPS5923554A (ja) | 半導体装置用リ−ドフレ−ム | |
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| JPH07214600A (ja) | 透明樹脂封止型半導体装置の成形用金型 | |
| JPS5923525A (ja) | 半導体装置 | |
| JP2621814B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001298032A (ja) | 半導体パッケージとその製造方法 | |
| JPS63170949A (ja) | 半導体装置 | |
| JPS59134862A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置の製造方法 | |
| JP4086534B2 (ja) | メモリーカードとその成形方法 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JP2552139Y2 (ja) | リードフレーム | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPS60111432A (ja) | 半導体装置用樹脂封止金型 | |
| JPS6059759A (ja) | リ−ドフレ−ム | |
| JPS63265454A (ja) | 半導体装置 | |
| KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
| JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
| JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5967659A (ja) | 半導体装置 | |
| JPH10135257A (ja) | 樹脂封止型半導体装置の製造方法及びその金型 | |
| JPH0294462A (ja) | 半導体装置用リードフレーム | |
| JP2517927B2 (ja) | 半導体装置の樹脂封止装置 | |
| KR0119759Y1 (ko) | 버텀 리드형 반도체 패키지 |