JPS5923415Y2 - 薄膜パタ−ン形成装置 - Google Patents
薄膜パタ−ン形成装置Info
- Publication number
- JPS5923415Y2 JPS5923415Y2 JP1981105803U JP10580381U JPS5923415Y2 JP S5923415 Y2 JPS5923415 Y2 JP S5923415Y2 JP 1981105803 U JP1981105803 U JP 1981105803U JP 10580381 U JP10580381 U JP 10580381U JP S5923415 Y2 JPS5923415 Y2 JP S5923415Y2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- dust
- pattern forming
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置、磁気バブル装置等の作成に際し半
導体結晶基板、磁気バブル結晶基板上に形成される薄膜
パターンを形成するための薄膜パターン形成装置に関す
る。
導体結晶基板、磁気バブル結晶基板上に形成される薄膜
パターンを形成するための薄膜パターン形成装置に関す
る。
半導体装置、磁気バブル装置において、結晶基板上に基
板パターン、絶縁層パターン、軟磁性体パターン等の各
種パターンが形成される。
板パターン、絶縁層パターン、軟磁性体パターン等の各
種パターンが形成される。
これらのパターンは通常真空蒸着装置、スパッタ装置等
を用いて作成されるが、これらの真空装置のベルジャ内
壁に蒸着あるいはスパッタ操作により付着している金属
小片が剥離するなどして蒸着あるいはスパッタリングす
べき結晶基板上に付着する。
を用いて作成されるが、これらの真空装置のベルジャ内
壁に蒸着あるいはスパッタ操作により付着している金属
小片が剥離するなどして蒸着あるいはスパッタリングす
べき結晶基板上に付着する。
結晶基板上に付着した塵埃は、薄膜パターンを形成する
場合においてパターン情度、パターン信頼性を著敷く脅
かし薄膜パターン形成プロセスにおける歩留りを低下さ
せる最も大きな原因となっている。
場合においてパターン情度、パターン信頼性を著敷く脅
かし薄膜パターン形成プロセスにおける歩留りを低下さ
せる最も大きな原因となっている。
すなわち上述の如き種々の塵が結晶基板表面に付着して
いる場合、薄膜生成時においては塵が付着する部分はピ
ンホールとなって均一な膜が得られず、また均一な膜を
形成した後該薄膜から所定のパターンを形成するための
イオンエツチング時においては、薄膜上に付着する塵の
ために該部分がエツチング残りとなり、好ましい結果が
得られる。
いる場合、薄膜生成時においては塵が付着する部分はピ
ンホールとなって均一な膜が得られず、また均一な膜を
形成した後該薄膜から所定のパターンを形成するための
イオンエツチング時においては、薄膜上に付着する塵の
ために該部分がエツチング残りとなり、好ましい結果が
得られる。
従って本考案は上述の如き欠点を解消することのできる
薄膜パターン形成装置を実現せんとするものである。
薄膜パターン形成装置を実現せんとするものである。
本考案の目的は、真空装置内に配置された基板上に薄膜
を生威しあるいは基板上の薄膜をエツチング処理して所
定のパターンを基板上に形成するための薄膜パターン形
成装置において、前記薄膜生成工程あるいはエツチング
処理工程若しくはその途上で前記基板表面の全面に電荷
を供給して、該表面に付着している金属質の塵に同一極
性の電荷を持たせ、該電荷の静電気力により該塵を移動
させる電荷供給手段を前記真空装置内に設けたことを特
徴とする薄膜パターン形成装置とすることによって遠戚
することができる。
を生威しあるいは基板上の薄膜をエツチング処理して所
定のパターンを基板上に形成するための薄膜パターン形
成装置において、前記薄膜生成工程あるいはエツチング
処理工程若しくはその途上で前記基板表面の全面に電荷
を供給して、該表面に付着している金属質の塵に同一極
性の電荷を持たせ、該電荷の静電気力により該塵を移動
させる電荷供給手段を前記真空装置内に設けたことを特
徴とする薄膜パターン形成装置とすることによって遠戚
することができる。
以下本考案を図面を用いて説明する。
第１図は本考案を適用したスパッタ装置の一実施例を示
す。
す。
図において、１は結晶基板、２は陽極、３は陰極、４は
イオン銃又は電子銃５とイオン量又は電子量を制御する
ための制御格子６を備えて、例えば５００〜１０００
Ｖの加速電圧なる電荷供給装置、７はベルジャ、８は排
気口である。
イオン銃又は電子銃５とイオン量又は電子量を制御する
ための制御格子６を備えて、例えば５００〜１０００
Ｖの加速電圧なる電荷供給装置、７はベルジャ、８は排
気口である。
本考案によれば従来のスパッタ装置のベルジャ内に新た
に電荷供給装置４を付加する。
に電荷供給装置４を付加する。
そして先ず薄膜を生成すべき基本１を陽極上にのせて、
ベルジャ内を真空にしたのち電荷供給装置４を作用させ
て基板１上に電荷を与える。
ベルジャ内を真空にしたのち電荷供給装置４を作用させ
て基板１上に電荷を与える。
この状態を第２図に示す。尚、図において９は大気中に
浮遊している繊維質の塵あるいはベルジャ内壁に付着し
ている金属が剥離して落下した金属質の塵である。
浮遊している繊維質の塵あるいはベルジャ内壁に付着し
ている金属が剥離して落下した金属質の塵である。
基板１表面に電荷が供給されると基板表面及び表面に付
着している塵９は同一の電荷を帯びる。
着している塵９は同一の電荷を帯びる。
このため基板表面の塵は、同一極性の基板表面の電荷と
反発しあい移動する。
反発しあい移動する。
図では基板表面が上向きのものについて示しているが、
基板表面が上む向きになるよう基板１を固定すれば、反
発力により塵９は落下する。
基板表面が上む向きになるよう基板１を固定すれば、反
発力により塵９は落下する。
基板１表面の塵をある程度除去したのちに陰陽両極２，
３に直流電圧を与えて放電を行なわせ、以って普通ター
ゲットと称される陰極面３を単スパッタさせて基板１上
にその膜を生成する。
３に直流電圧を与えて放電を行なわせ、以って普通ター
ゲットと称される陰極面３を単スパッタさせて基板１上
にその膜を生成する。
このとき陰陽両極間での放電、すなわちスパッタリング
工程と電荷供給を行なって基板１上の塵を移動させる工
程とを適宜切り換えて行なうことによって基板１表面に
は塵に影響されない均一な薄膜が生成される。
工程と電荷供給を行なって基板１上の塵を移動させる工
程とを適宜切り換えて行なうことによって基板１表面に
は塵に影響されない均一な薄膜が生成される。
第３図は本考案の別の実施例を説明するための図であり
、図中１０は本考案の特徴である電荷供給手段として機
能する高電圧源である。
、図中１０は本考案の特徴である電荷供給手段として機
能する高電圧源である。
第２図では基板および基板上に付着する塵は金属、絶縁
物を問わないが、第３図に示す実施例の場合、基板およ
び基板上に付着する塵は金属である必要がある。
物を問わないが、第３図に示す実施例の場合、基板およ
び基板上に付着する塵は金属である必要がある。
このように導電性基板に５００〜１０００Ｖ程度の高電
圧を印加して基板表面と塵を帯電させることによっても
前述の例と同側に膜生成に際して悪影響を及ぼす塵を移
動させることができ、その結果基板表面にピンホールの
少ない均一な薄膜を得ることができる。
圧を印加して基板表面と塵を帯電させることによっても
前述の例と同側に膜生成に際して悪影響を及ぼす塵を移
動させることができ、その結果基板表面にピンホールの
少ない均一な薄膜を得ることができる。
また上述の説明では、薄膜生成時についてのみ述べたが
、得られた薄膜から所定のパターンを作成する時のイオ
ンエツチング工程において上記電荷供給装置を作用させ
れば塵が一個所に残留することがないため非常にエツチ
ング残りの少ない良好なパターンを得るエツチングが可
能となる。
、得られた薄膜から所定のパターンを作成する時のイオ
ンエツチング工程において上記電荷供給装置を作用させ
れば塵が一個所に残留することがないため非常にエツチ
ング残りの少ない良好なパターンを得るエツチングが可
能となる。
第１図は本考案を適用したスパッタ装置の一実施例、第
２図は本考案の原理を説明するためのであり、第３図は
本考案の別の実施例を説明するための図である。 図において、１は結晶基板、２は陽極、３は陰極、４は
電荷供給装置、７はベルジャ、８は排気口、９は塵、１
０は高電圧源である。
２図は本考案の原理を説明するためのであり、第３図は
本考案の別の実施例を説明するための図である。 図において、１は結晶基板、２は陽極、３は陰極、４は
電荷供給装置、７はベルジャ、８は排気口、９は塵、１
０は高電圧源である。
Claims (1)
- 真空装置内に配置された基板上に薄膜を生威しあるいは
基板上の薄膜をエツチング処理して所定のパターンを基
板上に形成するための薄膜パターン形成装置において、
前記薄膜生成工程あるいはエツチング処理工程若しくは
その途上で前記基板表面の全面に電荷を供給して、該表
面に付着している金属質の塵に同一極性の電荷を持たせ
、該電荷の静電気力により該塵を移動させる電荷供給手
段を前記真空装置内に設けたことを特徴とする薄膜パタ
ーン形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981105803U JPS5923415Y2 (ja) | 1981-07-16 | 1981-07-16 | 薄膜パタ−ン形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981105803U JPS5923415Y2 (ja) | 1981-07-16 | 1981-07-16 | 薄膜パタ−ン形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5739431U JPS5739431U (ja) | 1982-03-03 |
| JPS5923415Y2 true JPS5923415Y2 (ja) | 1984-07-12 |
Family
ID=29467162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981105803U Expired JPS5923415Y2 (ja) | 1981-07-16 | 1981-07-16 | 薄膜パタ−ン形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923415Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4745099B2 (ja) * | 2006-03-28 | 2011-08-10 | 東京エレクトロン株式会社 | 基板処理装置、搬送ピックのクリーニング方法、制御プログラムおよびコンピュータ読取り可能な記憶媒体 |
-
1981
- 1981-07-16 JP JP1981105803U patent/JPS5923415Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5739431U (ja) | 1982-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258221A (ja) | 炭素または炭素を主成分とするマスクを用いたエッチング方法 | |
| JPH0527244B2 (ja) | ||
| JPS62253785A (ja) | 間欠的エツチング方法 | |
| JPS5923415Y2 (ja) | 薄膜パタ−ン形成装置 | |
| US3971661A (en) | Formation of openings in dielectric sheet | |
| JPS5878350A (ja) | 電界放出発生装置とその製造方法 | |
| US4023999A (en) | Formation of openings in dielectric sheet | |
| US3846294A (en) | Method of coating the interior walls of through-holes | |
| JPS61246368A (ja) | 金属膜の堆積方法 | |
| KR930008186A (ko) | 패터닝 방법 | |
| JPH08319588A (ja) | プラズマエッチング装置 | |
| JPS6248759B2 (ja) | ||
| JPS6324068A (ja) | 連続真空蒸着メツキ装置 | |
| KR20040012264A (ko) | 고효율 마그네트론 스퍼터링 장치 | |
| JPS63153266A (ja) | スパツタ装置 | |
| JP2574838B2 (ja) | Ａｌのスパッタエッチング装置 | |
| KR200313832Y1 (ko) | 스퍼터링장치 | |
| JP3208931B2 (ja) | プラズマ処理装置とこれを用いたプラズマ処理方法 | |
| JP2560468B2 (ja) | 薄膜素子の形成方法 | |
| JPH0987835A (ja) | スパッタリング装置、及びスパッタリング方法 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPH11172419A (ja) | 薄膜形成装置及び薄膜形成方法 | |
| JPH07207471A (ja) | プラズマエッチング装置 | |
| JPH0531294B2 (ja) | ||
| JPS63307271A (ja) | スパッタ装置 |