JPS5922533U - flip-flop circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例の回路図、第２図はそのタイ
ミング波形図である。 １・・・・・・単安定マルチバイブレーク、２・・・・
・・７１Ｊツブフロツプ、３・・・・・・インバータ、
４・・・・・・フリップフロップ、ａ、ａａ・・・・・
・入力信号、ｂ、ｂｂ・・・・・・入力クロック信号、
ｃ、ＣＣ・・・・・・単安定マルチバイブレーク出力、
ｄ、ｄｄ・・・・・・クロック出力、ｅ。 ｅｅ・・・・・・データ出力Ｑ、　ｆ・・・・・・デー
タ出力Ｑ１ｇ・・・・・・プリセット入力、ｈ・・・・
・・クリア入力、ｉ、ｊ・・・・・・外部ＣＲ端子、Ｂ
１〜Ｂ４・・・・・・入力クロック信号のエッヂ、Ｃ１
〜Ｃ４・・・・・・単安定マルチバイブレータ出力信号
のエッヂ、Ｄ１〜Ｄ２・・・・・・クロック　−出力信
号のエッヂ、Ｅｌ・・・・・・データ出力信号の変化点
。FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a timing waveform diagram thereof. 1... Monostable multibibreak, 2...
...71J tube flop, 3...Inverter,
4...Flip-flop, a, aa...
・Input signal, b, bb... Input clock signal,
c, CC... Monostable multi-bi break output,
d, dd... Clock output, e. ee...Data output Q, f...Data output Q1g...Preset input, h...
...Clear input, i, j...External CR terminal, B
1 to B4...Edge of input clock signal, C1
~C4... Edge of monostable multivibrator output signal, D1-D2... Edge of clock -output signal, El... Change point of data output signal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号を読み込むための第１のフリップフロップ素子
と、クロック信号でトリガされる単安定マルチバイブレ
ーク素子と、該単安定マルチバイブレークの出力信号に
よって動作する第２のフリップフロップ素子とを有し、
該第２フリツプフロツプ素子の出力信号により前記第１
のフリップフロップ素子の入力動作を制御するようにし
たことを特徴とするフリップフロップ回路。A first flip-flop element for reading an input signal, a monostable multi-bi break element triggered by a clock signal, and a second flip-flop element operated by an output signal of the monostable multi-bi break,
The output signal of the second flip-flop device causes the first
A flip-flop circuit characterized in that the input operation of a flip-flop element is controlled.