JPS5922030A

JPS5922030A - マトリクス表示パネルの製造方法

Info

Publication number: JPS5922030A
Application number: JP13272382A
Authority: JP
Inventors: Isako Kikuchi; 菊池　伊佐子; Isao Oota; 勲夫太田; Mamoru Takeda; 守竹田; Seiji Kiyokawa; 清川　勢司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-07-28
Filing date: 1982-07-28
Publication date: 1984-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は簡略化した薄膜トランジスタアレー製造プロセ
スを用いた。低コスト、高信頼性のマトリクス表示パネ
ルの製造方法に関するものである。

液晶等を低デユーティ比でマ）　ＩＪクス表示するため
に、薄膜トランジスタ（以下ＴＰＴと略す）より成るス
イッチ素子を各絵素に導入する試みがある。すなわち、
第１図の正面図及び第２図のＡ−Ａ’断面図に示す如＜
、ＴＦＴアレー付き基板１０は、ガラス等の絶縁基板７
の上に、ゲート電極１゜ゲート絶縁膜２．半導体層３．
ドレイン電極４゜ソース電極６．絵素電極８が各絵素単
位で構成されている。またドレイン電極４は、ゲート絶
縁層２に設けられたコンタクトホール９を介して絵素電
極８に接続されている。第３図に示すように。

このＴＦＴアレー付き基板１ｏと、酸化インジウム、酸
化すず等の透明共通電極１３を設けたガラス等の透明絶
縁基板１４との間に、液晶等の表示媒体１２をはさむこ
とによって、多数の絵素を表示できるＸ−Ｙマトリクス
表示パネルが構成されうる〇第１図〜第３図に示すＴＦＴアレー付きマトリクス表示
パネルの電気的等価回路を示すと、第４図のようになる
。以下、第４図に基づいて動作原理を説明する。

便宜」二、ＴＰＴ２０は半導体層として、　Ｃｄ’ｓや
アモルファスシリコンを用いたｎチャンネルエンハンス
メント型と考える。この場合、ドレイン電極４を、ソー
ス電極６に対して正になるように電圧を印加した状態で
、ゲート電極１をソース電極６と等電位ないし、それ以
下の電位に保った時ＴＰＴ２０はオフ状態となり、ソー
ス、ドレイン間には殆ど電流は流れないが、ゲート電極
１をソース電極５に対して正に保つと、ゲート絶縁膜２
に接する半導体膜３中に電子が誘導される結果ＴＰＴは
オン状態となり、ソース、ドレイン間に電流が流れるよ
うになる。マトリクス駆動する場合は、通常線順次に信
号が印加される。すなわち、ドレイン電極４に相当する
信号線Ｘ？　Ｘ２　Ｘｓ・・・には。

同時にオン信号（共通電極１３に対して正電圧）ないし
オフ信号（共通電極１３に対して等しいかそれ以下の電
位）を印加している期間にゲート電極１に相当する走査
電極ＹＩ　Ｙ２・・・のひとつに選択パルス（共通電極
１３に対して正）を印加する０非選択の走査電極は非選
択電位（共通電極１３と等しいかそれ以下）に保たれる
。ゲートが選択されたラインに連なる絵素の内、オン信
号の印加されている絵素は、絵素電極８と共通電極１３
、及び両電極間にはさまれた表示媒体とで構成される電
気容量に電荷が充電される結果１表示媒体に電圧が印加
されることになり、ゲートが選択されてもオフ信号しか
印加されていない絵素には電圧が印加されないことにな
り、ＴＰＴ素子がスイッチとして働き、クロストークが
防止できることになる。充電された電荷はＴＰＴのオフ
抵抗と、絵素抵抗、及び絵素の電気容量で決まる時定数
で消失する０表示媒体が液晶のように交流で駆動しない
と、寿命が劣化するものでは、奇数フィールドと偶数フ
ィールドでは絵素に印加される電圧の極性が逆になるよ
うに信号電圧が選定される。すなわち、たとえば共通電
極１３をＯ電位に保ち１選択された走査電極（Ｙ＋　Ｙ
２・・・の内の１つ）を＋Ｖａとし１選択されていない
走査電極を−Ｖｓとし、奇数フィールドでのオン信号は
＋Ｖｓ　、オフ信号は０とすれば、電極４又は５がフィ
ールド互にドレイン（又はソース）−・ソース（又はド
レイン）→ドレイン（又はソース）として働き５表示様
体にはフィールド互に逆極性の電圧を印加できることに
なる。このように電極４，６は各々ソースにもドレイン
にもなりつる。

以」二、従来のＴＰＴアレー付きマトリクス表示パネル
の構成について説明したが、この従来の構成は、第１図
から明らかな通り主としてライステンドネマティック液
晶を表示媒体に用いることを意図しているために、絵素
電極及びこの電極−にに絶縁膜或は半導体膜が設けられ
ている場合は、これらの膜も透明でなければならないと
いう制約があった。すカわち５例えば半導体層としてプ
ラズマＣｖＤ法で設ケたアモルファスシリコンヲ使用す
る場合、膜が不透明なためにどうしても絵素電極上の不
透明半導体膜をとり除くプロセスを必要とした。然るに
、ゲート絶縁層が窒化シリコンや二酸化シリコンでかつ
半導体層がアモルファスシリコンやポリシリコンである
場合、これらのゲート絶縁膜や透明な絵素電極にダメー
ジを与えることなく、アモルファスシリコンやポリシリ
コン半導体層をとり除く選択的エツチングが困難な為。

性能の良い薄膜トランジスタを得るには、エツチングプ
ロセスの厳格なコントロールを必要とし。

仮にプロセスを慎重にコントロールしても１歩留りよく
薄膜トランジスタアレーを製造することは、はなはだ困
難なのが実情である〇第１図と第２図に示す構成のＴＰＴアレーを、例えばプ
ラズマＣｖＤ法を用いて製造するに当っては１通常以下
の如き工程を必要とする。

■ガラス基板上に酸化スズ、酸化インジウム等の透明電
極を形成する工程、 ■第１のフォトマスクを用いて、上記透明電極を絵素電
極（第１図の８）の形状にフォトエツチングによりバタ
ンニングする工程。

■クロム等のゲート電極材料を形成する工程。

■第２のフォトマスクを用いて、前記ゲート電極月料を
ゲート及び走査電極（第１図の１）状にバタンニングす
る工程。

■プラズマＣｖＤ法により、窒化シリコン或は酸化シリ
コン等のゲート絶縁膜を堆積する工程、■プラズマＣｖ
Ｄ法により、アモルファスシリコン半導体膜を堆積する
工程。

■第３のフォトマスクを用いて前記アモルファスシリコ
ン膜を絵素近傍に於ては、第１図の３に示す形状にバタ
ンニングし、同時にパネル周辺部に於ける端子取り出し
部のアモルファスシリコン膜をエツチング除去する工程
。

■第４のフォトマスクを用いてパネル周辺部に於ける端
子取り出し部及び、ドレイン電極４と絵素電極８とのコ
ンタクト部９のゲート絶縁膜をエツチング除去する工程
。

■ソース、ドレイン用電極材料を形成する工程、■第６
のフォトマスクを用いて、前記電極材料をソース電極（
第１図の６）、ドレイン電極（第１図の４）の形状にバ
タンニングする］二程。

以」二の工程によって、透明絵素電極８が透明なゲート
絶縁膜用誘電体膜２で覆われた第１図の構成のＴＰＴア
レー１０が構成できたことになるＯ絵素電極８の上に誘
電体膜２が覆われている為に。

誘電体膜の厚みが厚いような場合、この膜で電位降下が
生じ駆動電圧の上昇を持たらすので、そのような場合に
は絵素上の誘電体膜をさらに第６のフォトマスクを用い
てエツチング除去する必要が生じる。前記■の工程で同
時に絵素上の誘電体膜も除去する方法が考えられるが、
この工程で透明電極を露出しておくと１例えばアルミニ
ウム等をソース、ドレイン電極材料として用いた場合、
前記＠の工程に於て透明絵素電極がアルミニウムのエツ
チング液に曝されることになり、透明絵素電極が顕著に
ダメージをうけるので、前記■の工程では、後の工程に
於ける絵素電極の保護膜としてゲート絶縁膜を絵素電極
の上に残しておく必要がある。

以上述べた通り、従来のＴＦＩＴアレー形成プロセスで
は、フォトマスクを少なくとも６枚は必要とし、工程が
煩雑になりこれがひいては歩留りの低下とコスト」二昇
を持たらす主要因となっていた０本発明は、以」二の如
き従来の欠点を克服し、アレー製造プロセスを大幅に簡
略化した低コスト。

高信頼性のマ）　ＩＪクス表示パネルの製造方法を提供
するものであり、以下図面に従って製造プロセスを具体
的に説明する。

本発明の製造方法に於ては、捷ずガラス等の絶縁基板γ
上に、クロム、ニクロム、モリブデン。

金等のゲート電極材料を形成したのち、第６図（２Ｌ）
の正面図および第６図（ｂ）のＢ　−Ｂ’断面図に示す
如く、第１のフォトマスクを用いてゲート電極−１状に
バタン化する。ついで１例えばプラズマＣＶＤ法によっ
てアモルファスシリコンＴＰＴを製作する場合では、前
記基板をプラズマリアクター内に入れ、シランガスを主
成分とする混合ガスをプラズマ放電させ、窒化シリコン
或は酸化シリコン等のゲート絶縁膜２を形成する。この
際、後に膜を除去する工程を不要とする為に端子部１６
には膜が堆積しない様、前記ゲート電極１を有する基板
の周辺部には、例えばメタルマスク等を基板７に密接さ
せた状態でプラズマ放電を行う。次にガス組成を変えて
、シランガスを成分として再びプラズマ放電を行い、ア
モルファスシリコン半導体膜３を前記ゲート絶縁膜と同
じ形状に堆積させる。

ついで、半導体膜３上に保護絶縁層１８を形成する。保
護絶縁層としては、有機物、無機物いずれも選択でき、
後にフォトエツチングにより微細な孔の設は易い高絶縁
性でかつ表示媒体と反応しない材料が選ばれる。有機物
では、＋１１１常塗布法が用いられ、フォトレジスト系
材料、ポリイミド系材料等が適している。無機物では、
蒸着、スパック。

ＣＶＤ法により、アルミナ、二酸化シリコン、窒化シリ
コン等の誘電体膜を設けるのがよい。この場合、半導体
膜の場合と同様に周辺端子部には膜うので、その際に周
辺端子部の保護絶縁層をエツチング除去してもよい。次
の工程では、第６図（ａ）。

（ｂ）に示すように１以上の保護絶縁層を有する基板に
、半導体層が露出する様にソース、ドレイン用コンタク
トホール１９　、２０と、必要なら周辺端子部の保護絶
縁層を同時に除去する。保護絶縁層が、フォトレジスト
等光感応性の場合は、半導体膜上にフォトレジストを塗
布、乾燥した後、第２のフォトマスクを用いてバタン露
光、エツチング。

レジスト硬化、により１工程で完了するが、無機保護膜
の場合は、この上に」−記工程でフォトレジストのバタ
ンニングを行ってのち無機保護膜の所定個所をエツチン
グし、残存レジストを剥離除去することによって、第６
図に示す如き基板が形成できる。

次の工程では、必要に応じて、ソース、ドレイン電極と
半導体との電気的コンタクトを改良する為に半導体膜３
の表面処理をしてのち、基板のほぼ全面にソース、ドレ
イン、絵素電極となる金属膜を蒸着或はスパッタリング
により形成する。前記目的の金属膜としては、アルミニ
ウム、クロム。

ニクロム、酸化インジウム等が使用できる。次に、フｎ
）レジストを塗布した後、第３のフォトマスクを用いて
露光し、レジストを第７図（Ｉａ）　、　（ｂ）に示す
ソース電極６と、絵素電極８（第７図で絵素電極はドレ
イン電極を兼ねる）の形状にバタン化し、加熱硬化して
のち、前記金属膜のエツチングを行い、ソース、ドレイ
ン（絵素）電極５，８を形成する。次に、必要に応じて
電極上のレジストを除去する。

以上に説明した本発明の製造方法によれば。

ＴＰＴのチャンネル部は保護絶縁層１８で覆われている
ため１表示媒体に直接接することがなく。

安定性、信頼性にすぐれたＴＰＴアレーがフォトマスク
３枚を用いて形成されることになり、従来よりはるかに
簡単でかつ、低コスト、高信頼性のＴＰＴアレーが形成
可能である。以上本発明のＴＰＴ製造プロセスを説明し
たが、蒸着やスパッタ法で異ったゲート絶縁膜や半導体
膜（セレン化カドミウム、テルル等）保護絶縁膜等を使
用する場合も構造は同じである。

以上の方法によって得られるＴＰＴの構成に於ては、従
来のＴＰＴ構造と異なり、絵素電極８が保護絶縁層１Ｂ
ないし後にのべるように半導体層３の上にのっている。

従って、半導体層がアモルファスシリコンやポリシリコ
ンの様に光吸収性の高い場合、たとえ絵素電極已に酸化
インジウム等の透明電極を使用しても透過型表示装置に
はなり得ない。しかしながら、ゲート絶縁膜として用い
る酸化シリコン、窒化シリコン、アルミナ等は。

通常１μ以下では可視光に対して殆んど透明であるから
、半導体層として例えばセレン化カドミウノ、や硫化カ
ドミウムの数百人の透明性薄膜を用いて、少くとも絵素
電極８に酸化スズ、酸化インジウム等の透明導電膜を使
用すれば１本発明によるプロセスに於ても、透過型表示
パネルを構成することが可能である。いずれにしても、
透明電極を有するガラス、プラスチック等の基板１４の
透明電極１３と前記の如く製作したＴＰＴアレーとの間
に表示媒体をはさみ込めば表示パネルとなる。

本発明に於て使用−（５Ｊ能な表示媒体としては各種の
ものがあるが、特に絵素電極がアルミニウム等の不透明
反射性電極では、ネマティック液晶な埴し２ネマテイツ
ク液晶とコレステリック液晶の混合液晶に２色性色素を
溶解したいわゆるゲストホストモードで使用する液晶材
料、誘電異方性が負のネマティック液晶にイオン性ドー
パントを若干添加し、電界を印加することによって散乱
核を形成して液晶を白濁させるいわゆるＤＳＭモード液
晶、ネマティック液晶とコレステリック液晶の混合体に
電界を印加して、ネマティック相をコレステリック相と
の間で相変化を生じさせ、透明ないし白濁の表示を実現
するいわゆる相転移液晶も採用できる。一方、液晶以外
では５例えば染料で着色した有機溶媒中に、これとは色
の異る顔料粒子を分散させたいわゆる電気泳動表示用分
散系を用いることもできる。この場合１分散系は不透明
であるから絵素電極や半導体層の透明性２反射性は問わ
ない。

さらにまた、電解発色型表示媒体を使用することも可能
である。これは正又は負の極性の電圧を印加することに
より、この間にはさまれた表示媒体と電極との間で酸化
ないし環元反応を生じさせ、着色力いし脱色状態を可逆
的に実現する方法であり、ＷＯｓ膜等の無機相とビオロ
ゲン物質等を溶媒にとかした有機相の場合があるが、い
ずれも適用１１Ｊ能である。表示媒体が液状物である場
合は１通常ＴＰＴアレー基板と透明電極を有する基板を
細隔あけた状態で周辺に於て貼合せ、あらかじめ設けら
れた注入口から表示媒体を注入してのち封口する方法が
とられる。

以上は受動型表示媒体であるが１発光型表示媒体の一例
として、エレクトロルミネッセンス層ヲ用いてもよい。

すなわち、絵素電極を有する基板の表示領域全面ないし
は絵素電極上に塗布ないし蒸着法によりエレクトロルミ
ネッセンス層を形成してのち、絵素電極を覆うように透
明電極を形成、必要に応じて保護層を形成すれば、薄膜
トランジスタ付き発光型表示パネルと在る。

本発明に於て、ＴＰＴアレーの性能をさらに向」ニさせ
る改良された構成について以下にのべる。

すなわち、ゲート絶縁膜を形成するに先立って基板上に
ゲート電極のみを設けておくのではなしに、第８図に示
す如く並列容量形成用共通電極１７を同時に形成してお
く。これは工程を増やすことなく単にフォトマスクの模
様を第８図に示すように変えておくことで実現できる。

以下ははじめに述べたのと全く同じプロセスでＴＰＴア
レーが形成される。

前記並列容量形成用共通電極１７は２表示媒体１２をは
さみ込む前ないしはさんで後に、表示媒体１２をはさん
でいる共通透明電極１３と電気的に接続することによっ
てパネルが完成する０この場合、並列容量形成用共通電
極１７と絵素型′＋＆！８との間にはゲート絶縁層２．
半導体層３及び保護絶縁層１Ｂが積層の形ではさみ込ま
れ、コンデンサを形成している。また、並列容量形成用
共通電極と共通透明電極が電気的に接続されているから
。

ここに形成されたコンデンサは、共通透明電極。

表示媒体、絵素電極とで形成される絵素容量と電気的に
は並列に付加されると走になるため、並列容量と名付け
である。

ＴＰＴアレーに並列容量が付加された表示パネルでは、
以下の如き利点が生じる。

■表示媒体の電気抵抗が低い場合でも、走査期間中に絵
素容量に蓄積された電荷が、次のフィールドで再び充電
されるまでのフィールド時間内に減衰する割合が少く、
従って明るい表示ないしコントラストのすぐれた表示が
得られる。

■信号電荷の保持性が良くなるから、初期充電電荷が少
なくても絵素に印加される電圧の実効値は渦足できるも
のとなり、従って低電圧で表示パネルが駆動できる。

■表示パネル用のＴＰＴに要求される特性として低いオ
ン抵抗と高いオフ抵抗が条件となるが。

絵素並列容量が付加されていると、比較的低いオフ抵抗
のＴＰＴでも使用可能となり、半導体材料の選択やＴＰ
Ｔチャンネル形状の設定が容易となる。

もちろん並列容量は、並列容量形成用共通電極１７と絵
素電極８との間に、ゲート絶縁層２．半導体層３及び保
護絶縁層１Ｂの３層ともはさみ込む必要はない。並列容
量形成用共通電極１７と絵素電極８とがオーバラップす
る領域の保護絶縁層は、ソース、ドレイン用コンタクト
ホール形成時に同時にエツチング除去すれば、ゲート絶
縁層２と半導体層３の２層をはさんで構成され、保護絶
縁層１日が厚い場合には、この層を除去した方が。

より大きい電気容量が形成できることになる。もちろん
、第２のフォトマスクの模様をそのように構成しておく
のみでよく、工程は何ら増えることはない。

以上、第６図〜第７図に述べた本発明のプロセスに対し
て、プロセスを特に付加することなく。

上記の如き利点を容易に発生しうる点で１本アレー形成
法は特に実用的価値が高いといえる。従来の様に透過形
パネルに於て並列容量を形成する場合、並列容量形成用
共通電極も絵素電極も勿論透明でなければならないから
、従来の様に基板上のゲート電極と同一面に絵素電極を
設ける構成は採用できず、半導体層をフォトエッチで除
いてのち透明な絵素電極を誘電体膜上に形成する必要が
あり、プロセスはさらに複雑にならざるを得ない。

本発明に於て重要なことは、従来ＴＰＴアレー形成に当
っては半導体層を全面に設けてのち、フォトエツチング
により微少部分に分割するか、ないしあらかじめ蒸着マ
スク等を用いて、微少部分のみに半導体を形成するとい
う方法がとられていたのに対して１本発明は、半導体層
を微少部分化したり微少部分に設ける方法は、工程が１
つ増えたり、この工程に於て素子特性のばらつきや歩留
り低下を来だし易い点に着目し、半導体層は一切微少化
することなく連続相の状態で使用する構成をとっている
。従って、電極端子とり出しの為には、あらかじめこの
領域に絶縁層や半導体層が形成されない様に絶縁層や半
導体層の形成時にこの領域にのみ遮蔽マスクを施す方法
をとった。これにより工程を増やすことなく不要部への
膜形成が防止できる。

一方、ＴＰＴのチャンネル領域１６上には保護絶縁層１
８が設けられているため、半導体層３が表示媒体１２と
直接接触することなく保護されているため、長期に渡っ
て安定々ＴＰＴが得られることも大きな利点である。さ
らにゲート電極１とソース電極６とが交差する領域は、
ゲート絶縁層２、半導体層３．保護絶縁層１８の３層で
隔てられているため１両電極間の電気絶縁性が顕著に向
上する利点も生じる。また、ゲート絶縁層２．半導体層
３．或は保護絶縁層１８を遮蔽マスクを設けて膜形成を
行うと端子部に於ける膜の境界部がなだらかな膜厚分布
を示し、従ってソース電極は急激な断差を横切ることが
一切ないために、少くとも保護絶縁層のコンタクトホー
ル１９，２０部の断差をカバーできれば電極膜厚が比較
的薄くても、断線等の問題は一切生じ々い。また、ゲー
ト絶縁層２や、半導体層３を後の工程でフォトエツチン
グ等で一切バタン化しないことや２半導体層には保護層
１８が設けられ、後工程での汚染が防止される為、アズ
グロウンのままの均一な膜状態が維持し得ることも１歩
留り向上に大きく寄与しうる０このような歩留り向上に
加えて工程数が少なくなり、最低３枚のマスクで基本的
アレーの形成ができることは、アレー製造上顕著な利点
をなし、パネルコストの大幅な削減に寄与しうるもので
ある。

【図面の簡単な説明】

第１図は従来のマトリクスパネル用ＴＰＴアレーの要部
拡大平面図、第２図は第１図のＡ　−Ａ’での切断面図
、第３図はＴＰＴアレー付きマ）　ＩＪクス表示パネル
の断面図、第４図は第３図のＴＰＴアレー付きマトリク
ス表示パネルの電気的等価回路図、第６図（ＩＬ）　、
　（ｂ）　、第６図（ａ）　、　（ｂ）　、第７図（ａ
）。（ｂ）は本発明の製造方法の６工１１１．！を説明する
だめの平面図とＢ−Ｂ’での切断面図、第８図は本発明
のさらに改良された製造方法の一工程を示すＴＰＴアレ
ー形成用基板の平面図である。１・・・・・・ゲート電極、２・・・・・・ゲート絶縁
層、３・・・・・・半導体層、４・・・・・・ドレイン
電極、６・・・・・・ソース電極、７・・・・・・基板
、８・・・・・・絵素電極、１０・・・・・・ＴＦＴア
レー付き基板、１２・・・・・・表示媒体、１３・・・
・・・透明共通電極、１４・・・・・・ガラス基板、１
６・・・・・・端子、１６・・・・・・ＴＦＴチャンネ
ル領域、１７・・・・・・並列容量形成用共通電極、１
８・・・・・・保護絶縁層、１９・・・・・・ソースコ
ンタクトホール、２０・・・・・・ドレ代理人の氏名　
弁理士　中　尾　敏　男　ほか１名第１図第４図（（１）５　　　　σ 第８図７／

Claims

【特許請求の範囲】

（１）■第１の電極となるゲート電極を絶縁基板に設け
る工程。 ■前記絶縁基板の周辺部に於ける端子取り出し部を除い
た領域にゲート絶縁層を設ける工程、■前記ゲート絶縁
層」二にこれとほぼ同じ形に半導体層を設ける工程、 ■前記半導体層を含む面に保護絶縁層を設ける工程、 ■前記保護絶縁層に、前記半導体層の表面が露出するよ
うに、ソース、ドレイン電極用コンタクトホールを設け
る工程。 ■前記保護絶縁層を含む面の前記基板のほぼ全面に第２
の電極層を形成する工程。 ■前記絶縁基板の電極を有する表面と透明絶縁基板上に
設けた透明共通電極との間に表示用媒体をはさみ込む工
程、の各工程を含むことを特徴とするマトリクス表示パネル
の製造方法。
（２）第７の工程と第８の工程との間に、少なくともソ
ース電極上に第２の保護絶縁層を設ける工程を付加する
ことを特徴とする特許請求の範囲第（１）項記載のマ）
　ＩＪクス表示パネルの製造方法。
（３）■第１の電極となるゲート電極と、隣り合う前記
ゲート電極間に実質的に平行に設けられ、基板周辺部に
於て互いに共通に接続された並列容量形成用共通電極を
絶縁基板に設ける工程。 ■前記絶縁基板の周辺部に於ける端ｒ−取り出し部を除
いた領域にゲート絶縁層を設ける工程。 ■前記ゲート絶縁層上にこれとほぼ同じ形に半導体層を
設ける工程。 ■前記半導体層を含む面に保護絶縁層を設ける工程。 ■前記保護絶縁層に、前記半導体層表面が露出するよう
に、ソース、ドレイン電極用コンタクトホールを設ける
工程。 ■前記保護絶縁層を含む面の前記基板のほぼ全面に第２
の電極層を形成する工程。 ■前記第２の電極層をフｔトエソチングにより。複数個のソース電極と絵素数に相当するドレイン電極に
なる様に加工する工程。 ■前記絶縁基板の電極を有する表面と透明絶縁基板」−
に設けた透明共通電極との間に表示用媒体をはさみ込む
工程。 ■前記並列容量形成用共通電極と前記透明電極を電気的
に接続する工程、の各工程を　含むことを特徴とするマトリクス表示パネ
ルの製造方法。
（４）第８の工程と第９の工程との間に５少くともソー
ス電極上に第２の保護絶縁層を設ける工程を付加するこ
とを特徴とする特許請求の範囲第（３）項記載のマｌ−
ＩＪクス表示パネルの製造方法。