JPS59218747A - 誘電体分離型半導体装置及びその製造方法 - Google Patents
誘電体分離型半導体装置及びその製造方法Info
- Publication number
- JPS59218747A JPS59218747A JP58092838A JP9283883A JPS59218747A JP S59218747 A JPS59218747 A JP S59218747A JP 58092838 A JP58092838 A JP 58092838A JP 9283883 A JP9283883 A JP 9283883A JP S59218747 A JPS59218747 A JP S59218747A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- type
- island
- forming
- crystal island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本先明は訪亀体分離励半尋体装置及びその製造方法に係
り、特に＾耐圧な集積回路装置を構成する楊会に適した
誘亀体分離型牛導体装置及びその製造方法に関する。
り、特に＾耐圧な集積回路装置を構成する楊会に適した
誘亀体分離型牛導体装置及びその製造方法に関する。
従来、誘屯体分離型半導体装置に於いて単結晶島と同じ
４寛型の高濃度領域を単結晶島の底部に設ケることはト
ランジスタのコレクタ直列抵抗を小さくすること、ラテ
ラルトランジスタのｈｙｓ ｆ上げること及び基板依存
性を低減すること等の為に１要である。又一般に全ての
単結晶島の深さは高耐圧素子用の単結晶島に合わせて一
様に深くなっている。υとって低耐圧系子のコレクタ１
α列抵抗を小さくするにｅよトランジスタのコレクタ、
ベース対向幅を小さくすること及びコレクタベース対向
長を長くすることか必要となる。ところが対向幅は低耐
圧とはいえベース接合で耐圧を数ポルトル数十ホルト用
す必要がめるのでコレクタベース対同幅は１０〜３０μ
程題めけておく必要がある。
４寛型の高濃度領域を単結晶島の底部に設ケることはト
ランジスタのコレクタ直列抵抗を小さくすること、ラテ
ラルトランジスタのｈｙｓ ｆ上げること及び基板依存
性を低減すること等の為に１要である。又一般に全ての
単結晶島の深さは高耐圧素子用の単結晶島に合わせて一
様に深くなっている。υとって低耐圧系子のコレクタ１
α列抵抗を小さくするにｅよトランジスタのコレクタ、
ベース対向幅を小さくすること及びコレクタベース対向
長を長くすることか必要となる。ところが対向幅は低耐
圧とはいえベース接合で耐圧を数ポルトル数十ホルト用
す必要がめるのでコレクタベース対同幅は１０〜３０μ
程題めけておく必要がある。
コレクタ、ベース対向長欠長くすると素子面積が増大し
てし甘う。
てし甘う。
本発明の目的は従来のかかる欠点を除去した誘電体分離
型中４体装置及びその製造方法を提供することにある。
型中４体装置及びその製造方法を提供することにある。
本発明によれは単結晶島をＵＢ１半導体とすると高耐圧
素子形成用の単結晶島の底部には薄いｎ＋領領域設けて
るり、単結晶島上面より拡散されたＰ型半＃＝坏狽域と
ｎ 値域の間隔は所定の高耐圧を得る上で必要な距阻枯
」ち呻伏屯圧印加時にｎ盃半導体狽域内に延びる窒之層
以上の距離にしである。
素子形成用の単結晶島の底部には薄いｎ＋領領域設けて
るり、単結晶島上面より拡散されたＰ型半＃＝坏狽域と
ｎ 値域の間隔は所定の高耐圧を得る上で必要な距阻枯
」ち呻伏屯圧印加時にｎ盃半導体狽域内に延びる窒之層
以上の距離にしである。
−万、低制圧素子形成用の単結晶島の底部には厚いン領
域が殴けておりコレクタ直列抵抗の小Ｒい素子を得るこ
とかでさる。又このようｌ構這釦とると、コレクタ・ベ
ース約１０１民が短くでさ素す面積を小さくでき果槓肢
の同上がはかれる。
域が殴けておりコレクタ直列抵抗の小Ｒい素子を得るこ
とかでさる。又このようｌ構這釦とると、コレクタ・ベ
ース約１０１民が短くでさ素す面積を小さくでき果槓肢
の同上がはかれる。
次に図面を註照にして本発明について説明する。
第１図ぐよ便米の方法によって誘亀体分＋ｅ丞板に高耐
圧ｎｐｎ ）ランジスタと低耐圧ｎｐｎ）ランンスタを
それぞれ拡散し、コンタクトのフォトリソグラフィーを
終了【−た段階の図で１は半結晶％型Ｓｌ。
圧ｎｐｎ ）ランジスタと低耐圧ｎｐｎ）ランンスタを
それぞれ拡散し、コンタクトのフォトリソグラフィーを
終了【−た段階の図で１は半結晶％型Ｓｌ。
２は薄いｎ＋領領域３は分離酸化膜、４は多結晶δ１５
は酸化膜、６は高耐圧トランジスタのＰベース領域、７
は高耐圧トランジスタの３エミツタ領域、８はｎ＋コレ
クタ袖供拡散領域、９は１に耐圧ｌ１ｌ）１１ トラン
ジスタのＰベース領域、１０は吐耐土ｎｐｎ トランジ
スタのｎエミッタ領域、１１は低１１Ｍ ）ｆ ｎ ｐ
ｎトランジスタの１ コレクタ袖偵拡赦穎城である。
は酸化膜、６は高耐圧トランジスタのＰベース領域、７
は高耐圧トランジスタの３エミツタ領域、８はｎ＋コレ
クタ袖供拡散領域、９は１に耐圧ｌ１ｌ）１１ トラン
ジスタのＰベース領域、１０は吐耐土ｎｐｎ トランジ
スタのｎエミッタ領域、１１は低１１Ｍ ）ｆ ｎ ｐ
ｎトランジスタの１ コレクタ袖偵拡赦穎城である。
この図で単結晶島の１底面に拡散されているル 穎城２
が博いためコレクタ直列炊抗が大きくなる。
が博いためコレクタ直列炊抗が大きくなる。
これを小さくする為にはコレクタ、ベース間の対向長を
長くせねはｌらず低耐圧ｎｐｎ）ランジスタの素子面積
が大きくなることを示している。
長くせねはｌらず低耐圧ｎｐｎ）ランジスタの素子面積
が大きくなることを示している。
第２図は本発明による誘電体分離基板に高耐圧ｎｐｎ
）ランジスタと低耐圧ｎｐｆｌ ）ランジスタを拡散し
コンタクトのフォトリソグラフィーを終了した段階の図
で１２は低耐圧ｎｐｎ トランジスタを形成する単結晶
底面に施した厚いｎ 領域である。このような形状をと
ると、コレクタベースの対向長が短かくても即ち素子面
積が小さくてもコレクタ直列抵抗は小さくすることがで
きる。
）ランジスタと低耐圧ｎｐｆｌ ）ランジスタを拡散し
コンタクトのフォトリソグラフィーを終了した段階の図
で１２は低耐圧ｎｐｎ トランジスタを形成する単結晶
底面に施した厚いｎ 領域である。このような形状をと
ると、コレクタベースの対向長が短かくても即ち素子面
積が小さくてもコレクタ直列抵抗は小さくすることがで
きる。
次に第３図（ａ）〜（ｆ）を用いて本発明の製造方法を
説明する。
説明する。
１ず、第３図（ａ）のように単結晶ｎ型（１００） ４
板ｌを酸化膜２で＆＆し、フォトリソグラフィーによシ
その一部を辿択的に除去する。次にＭ３図（１））に示
すようにリン等の拡散係数の大きなｎ型不゛ 細物ヲハ
化膜１３をマスクとして選択的に拡散又はイオン注入し
て厚い一層１２を形成する。次に酸化膜１３を全面欧化
膜除去しウェハー全面に拡散係数の小宴ｌアンチモン、
ヒ累等のｎ型不純物１２を拡散した佼の図？第３図（ｅ
）に示す。
板ｌを酸化膜２で＆＆し、フォトリソグラフィーによシ
その一部を辿択的に除去する。次にＭ３図（１））に示
すようにリン等の拡散係数の大きなｎ型不゛ 細物ヲハ
化膜１３をマスクとして選択的に拡散又はイオン注入し
て厚い一層１２を形成する。次に酸化膜１３を全面欧化
膜除去しウェハー全面に拡散係数の小宴ｌアンチモン、
ヒ累等のｎ型不純物１２を拡散した佼の図？第３図（ｅ
）に示す。
次に酸化を施し、フォトリングラフイーにより高耐圧素
子及び低耐圧素子形成用単結晶島の底面上の酸化膜を残
し、異方性エツチンチングを行った後の図を第３図（ｄ
）に示す。１４は■溝を示す。
子及び低耐圧素子形成用単結晶島の底面上の酸化膜を残
し、異方性エツチンチングを行った後の図を第３図（ｄ
）に示す。１４は■溝を示す。
次に第３図（ｅ）に示すように分離酸化膜３を設ける。
そして第３図（ｆ）に示すように分Ｍば化膜３の上に多
結晶Ｓｉ層４を四塩化シリコン又はトリクロルシラン等
のガスによｐ気相成長し、研削ポリッシュして訪゛亀体
分離基板を得る。
結晶Ｓｉ層４を四塩化シリコン又はトリクロルシラン等
のガスによｐ気相成長し、研削ポリッシュして訪゛亀体
分離基板を得る。
このように従来の製造方法に戟べ初期結晶ウェハーに選
択的に拡散係数の大きな不純物を拡散又はイオン注入を
行う１侍が増えたたけで工程はきわめて簡単である。
択的に拡散係数の大きな不純物を拡散又はイオン注入を
行う１侍が増えたたけで工程はきわめて簡単である。
なお図面の説明では初期単結晶基板をｎ型としたが、Ｐ
型でも低耐圧素子形成用単結晶島低回の市磯度半尋体層
をカリウノ・、アルミニウム等の拡散係数の大きな不純
物を用いて形成し、篩Ｉ畦圧素子形戟用を官む他の単結
晶島の底ｍｌの高娘吸牛尋体層をボロン等の拡散係数の
小さな不桃物葡用いて形成すればよい。さらに相補型の
訪屯坏分離基板にも通用できるのは明らかである。
型でも低耐圧素子形成用単結晶島低回の市磯度半尋体層
をカリウノ・、アルミニウム等の拡散係数の大きな不純
物を用いて形成し、篩Ｉ畦圧素子形戟用を官む他の単結
晶島の底ｍｌの高娘吸牛尋体層をボロン等の拡散係数の
小さな不桃物葡用いて形成すればよい。さらに相補型の
訪屯坏分離基板にも通用できるのは明らかである。
上記の実施例から明らかなように、不兄明によれば低耐
圧素子形成用の単結晶島の低回の尚醸度半導体頒域を高
耐圧素子形成用金言む他のヰ結晶島紙囲よシ厚くするこ
とにより、低耐圧トランジスタのコレクタ直列抵抗を小
さくすることができ、さらに素子面積を小さくすること
かできるので東績度を上けることができる。又本祐明の
＃造方法によれば初期単結晶基板に一回不純物拡散を追
加するたけで低耐圧素子のコレクタ貝列抵わしを小Ｂく
することができる。
圧素子形成用の単結晶島の低回の尚醸度半導体頒域を高
耐圧素子形成用金言む他のヰ結晶島紙囲よシ厚くするこ
とにより、低耐圧トランジスタのコレクタ直列抵抗を小
さくすることができ、さらに素子面積を小さくすること
かできるので東績度を上けることができる。又本祐明の
＃造方法によれば初期単結晶基板に一回不純物拡散を追
加するたけで低耐圧素子のコレクタ貝列抵わしを小Ｂく
することができる。
第１図は従来の誘屯体分１Ｉｉｌｌ型牛尋体鉄直の前面
図第２図は本発明の一実施例の誘電体分離型半導体装置
の期面図、第３図（ａ）から第３図（ｆ）は本′Ａ５明
の装厄方法の実施例を工程順に示した一ｒ面図でりる。 ｌ・・・・・・−得Ｑｆ型手岑体単結晶層、２・・・・
・・拡散床数の小さな不純物による一２４亀型尚濃度半
導体単結晶領域、３，５，１３．１３’ ・・・・・
・酸化膜、４・・・・・・多結晶Ｓｔ、６．９・・・・
・・パーティカルトランジスタのベース餡域、７．１０
・・・・・・パーティカルトランジスタのエミッタ領域
、８．１１・・・・・・パーティカルトランジスタのコ
ンフタ補償拡散１ｎ域、１２・・・・・・拡散係数の大
きな不純物による−４亀型高濃度半導体単に占晶狽域、
１４・・・・・・分岨婢。 代理人 弁理士 内 原 晋、 ２、比、
図第２図は本発明の一実施例の誘電体分離型半導体装置
の期面図、第３図（ａ）から第３図（ｆ）は本′Ａ５明
の装厄方法の実施例を工程順に示した一ｒ面図でりる。 ｌ・・・・・・−得Ｑｆ型手岑体単結晶層、２・・・・
・・拡散床数の小さな不純物による一２４亀型尚濃度半
導体単結晶領域、３，５，１３．１３’ ・・・・・
・酸化膜、４・・・・・・多結晶Ｓｔ、６．９・・・・
・・パーティカルトランジスタのベース餡域、７．１０
・・・・・・パーティカルトランジスタのエミッタ領域
、８．１１・・・・・・パーティカルトランジスタのコ
ンフタ補償拡散１ｎ域、１２・・・・・・拡散係数の大
きな不純物による−４亀型高濃度半導体単に占晶狽域、
１４・・・・・・分岨婢。 代理人 弁理士 内 原 晋、 ２、比、
Claims (2)
- （１）−導電型単結晶島が誘電体層を弁して多結晶中に
埋設され且つ一対の主表面をＭし、一方の王表■には多
結晶領域のみが、又他方の生衣面には少なくとも単結晶
島と前記誘電体層が露出し、単結晶内には複数の反対４
′ａ型半導体領域及びａ数の−ｍ’ＦＪＬ型の尚濃度半
導体領域が他方の主表向に露出するように設けられ、か
つ−導紙型の高濃度半導体領域が単結晶島の底面に設け
られた訪屯体分離型半導体装置において、単結晶島の底
面の一４亀型の高濃度半導体領域のノνさが尚耐圧素子
形成用単結晶島よシも低耐圧素子形成用単結晶島の方が
厚いことを特徴とする訪屯体分離型千専体装置。 - （２）−専′咀型率結晶半纏体基板の一方の主表面の・
低耐圧用単結晶島の紙面になる部分に選択的に拡散係数
の太さい一４蝋型の不純物を拡散又はイオン注入し、−
導′屯型の厚い篩俣度牛尋体層を形成する工程及び、−
纏嶌型率軸晶半導体基板の一方の王衷面全曲に拡散係数
の小さな一畳′螺循の不純物を拡散又はイオン注入し、
−２４＃厄型の薄い茜磯直半４体層を畠耐圧用率結晶島
の低面になる部分に形成する工程と７含むことを特徴と
する訪亀体分離型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092838A JPS59218747A (ja) | 1983-05-26 | 1983-05-26 | 誘電体分離型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092838A JPS59218747A (ja) | 1983-05-26 | 1983-05-26 | 誘電体分離型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59218747A true JPS59218747A (ja) | 1984-12-10 |
Family
ID=14065567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58092838A Pending JPS59218747A (ja) | 1983-05-26 | 1983-05-26 | 誘電体分離型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218747A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923820A (en) * | 1985-09-18 | 1990-05-08 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
| JPH02208952A (ja) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
-
1983
- 1983-05-26 JP JP58092838A patent/JPS59218747A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923820A (en) * | 1985-09-18 | 1990-05-08 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
| JPH02208952A (ja) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5100814A (en) * | 1989-02-08 | 1992-03-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2135509A (en) | A semiconductor device having a pressure sensor and a method of manufacturing such a device | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPS5873156A (ja) | 半導体装置 | |
| JPS59218747A (ja) | 誘電体分離型半導体装置及びその製造方法 | |
| JPH0897225A (ja) | 半導体装置及びその製造方法 | |
| JPH0450747B2 (ja) | ||
| JP2001185628A (ja) | 半導体装置及びその製造方法 | |
| JPS6211273A (ja) | Ｍｏｓ集積回路装置の製造方法 | |
| EP0109888A2 (en) | Subsurface Zener diode | |
| JPS6244853B2 (ja) | ||
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60144950A (ja) | 半導体装置の製造方法 | |
| JPH01238166A (ja) | 半導体装置 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS5921039A (ja) | 半導体装置 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPS60117658A (ja) | Ｍｏｓダイナミツクメモリ装置の製造方法 | |
| JPS58108765A (ja) | 半導体装置の製法 | |
| JPS61252644A (ja) | 半導体装置の製造方法 | |
| JPS62144358A (ja) | 半導体装置の製造方法 | |
| JPH0682754B2 (ja) | 半導体装置 | |
| JPH0234935A (ja) | バイポーラトランジスタ | |
| JPH03196636A (ja) | 半導体集積回路装置 |