JPS5921125A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPS5921125A JPS5921125A JP13063682A JP13063682A JPS5921125A JP S5921125 A JPS5921125 A JP S5921125A JP 13063682 A JP13063682 A JP 13063682A JP 13063682 A JP13063682 A JP 13063682A JP S5921125 A JPS5921125 A JP S5921125A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- output
- analog
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ・ディジタル変換装置に関し、分H能
の小3いアナログ・ディジタル変換器に外部回路をイ」
加しC大きな分解能の変換器6Xiを構成することを1
目的とする。
の小3いアナログ・ディジタル変換器に外部回路をイ」
加しC大きな分解能の変換器6Xiを構成することを1
目的とする。
最近、マイクロウェーブオーブン、ムールエアコンテイ
ショナ等の家庭m化製品では、jlllj611+のた
めにマイクロコンビニーりが便用される傾向Iこある。
ショナ等の家庭m化製品では、jlllj611+のた
めにマイクロコンビニーりが便用される傾向Iこある。
この場合、アナログ人力(ja ljjはアナログ・デ
ィジタル変換器〔以ト、ADCと称す〕を介してテイジ
タル笈換しCから処j111される。しかし、高分解能
のA D Cは高価であるため、家庭m化製品では制御
精度を41゛a牲にして廉価な低分解能(通′帛、8ピ
ツ1へ)のAL)Cが用いられているのか3児状である
。
ィジタル変換器〔以ト、ADCと称す〕を介してテイジ
タル笈換しCから処j111される。しかし、高分解能
のA D Cは高価であるため、家庭m化製品では制御
精度を41゛a牲にして廉価な低分解能(通′帛、8ピ
ツ1へ)のAL)Cが用いられているのか3児状である
。
本発明は、被変換未知人力市、圧から補正電圧を差引く
アナログ配算器と、このアナログ減算8:9の出力電圧
が未知[E肚入力端子)こ印加されtコA v cと、
このADCのオーバーレンジ期間に所定繰り返し周期の
パルスをd1数するカウンタと、このカウンタのディジ
タル劇数出力を・アナログ変換して耐I記補正sl圧と
するディジタル・アナログ笈換器とを設け・前記A D
(:(D f (ゞ夕″変換111ノコをリロ記被変
換未知入力端子の下位側ディジタル変換出力とじ、Ip
’lJ記カウンタのディジタル変換出、トコを萌 □記
被艮換未知入力電圧のキ位側ディジタル変換出]、:I
、a ’′j’る構成によつ゛C1廉価にして高分解
能のディジタル変換を行うものである。
アナログ配算器と、このアナログ減算8:9の出力電圧
が未知[E肚入力端子)こ印加されtコA v cと、
このADCのオーバーレンジ期間に所定繰り返し周期の
パルスをd1数するカウンタと、このカウンタのディジ
タル劇数出力を・アナログ変換して耐I記補正sl圧と
するディジタル・アナログ笈換器とを設け・前記A D
(:(D f (ゞ夕″変換111ノコをリロ記被変
換未知入力端子の下位側ディジタル変換出力とじ、Ip
’lJ記カウンタのディジタル変換出、トコを萌 □記
被艮換未知入力電圧のキ位側ディジタル変換出]、:I
、a ’′j’る構成によつ゛C1廉価にして高分解
能のディジタル変換を行うものである。
以下、本発明の一実施例を第1図と第2図に基づいて説
明する。
明する。
(+) fat低分解能のA I) Cで、未知電圧入
力端子には被変換未知入力電圧Esから補正電圧Eoを
アナログ減算器(2)で差引いた’(Es、−Eo)が
印加されている。なお、このA D C(+’)にはフ
ルスケールに達した時に状態が”′L″′→”t(”°
(こ反転するオーバーレンジ出力端子(3)が設りられ
ている。(4)はA D Cfl)のオーバーレンジル
」間にパルス発信器(5ンから出力されるパルスPを通
過させるアンドゲート、(6)はアンドゲート(4)出
力のパルスP′を81数するカウンタで、ここでは説明
の理解を容易にづ゛るため、先ず、このカウンタ(6)
はスタート信号(7)が″H″ルベルの期間に計数を実
行するものとして説明する。<9)はカウンタ(6)の
ゲイジタル計数出力(8)をアナログ変□ 換するディ
ジタル・アナログ変換器〔以下、DACト称す〕で、こ
のD A C<9)の変換出力が前記アナログ減算器(
2)の紙数入力に印加され’CQ(I記補正m圧Eoと
して作用する。
力端子には被変換未知入力電圧Esから補正電圧Eoを
アナログ減算器(2)で差引いた’(Es、−Eo)が
印加されている。なお、このA D C(+’)にはフ
ルスケールに達した時に状態が”′L″′→”t(”°
(こ反転するオーバーレンジ出力端子(3)が設りられ
ている。(4)はA D Cfl)のオーバーレンジル
」間にパルス発信器(5ンから出力されるパルスPを通
過させるアンドゲート、(6)はアンドゲート(4)出
力のパルスP′を81数するカウンタで、ここでは説明
の理解を容易にづ゛るため、先ず、このカウンタ(6)
はスタート信号(7)が″H″ルベルの期間に計数を実
行するものとして説明する。<9)はカウンタ(6)の
ゲイジタル計数出力(8)をアナログ変□ 換するディ
ジタル・アナログ変換器〔以下、DACト称す〕で、こ
のD A C<9)の変換出力が前記アナログ減算器(
2)の紙数入力に印加され’CQ(I記補正m圧Eoと
して作用する。
第2図は前記カウンタ(13)、、、の言1数が前述の
ようにスターl−伯号(7)がIt HI+レベルの期
間に実行されるとした説明上の要部波形図で、(a)は
(ES−EO)の、48号を示し、EFSはA D C
+11のフルスケール入力電圧を表わす。(Es−EO
)がA D C(1)のフルスケール入力電圧EFSを
越えると第2図(b)に示すよう〜こオーバーレンジ出
力、端子(3)が”l(nレベル1こ反転する。その後
、カウンタ(6)のスタート信号(7)が第2図(c)
のように″[(″し、ベルに反転すると、カウンタ(6
)がパルスP′の81数を実行してD A C(9)の
出力の前記抽圧電圧Eoが第2 ’w、h (d)のよ
う1こ増加する。
ようにスターl−伯号(7)がIt HI+レベルの期
間に実行されるとした説明上の要部波形図で、(a)は
(ES−EO)の、48号を示し、EFSはA D C
+11のフルスケール入力電圧を表わす。(Es−EO
)がA D C(1)のフルスケール入力電圧EFSを
越えると第2図(b)に示すよう〜こオーバーレンジ出
力、端子(3)が”l(nレベル1こ反転する。その後
、カウンタ(6)のスタート信号(7)が第2図(c)
のように″[(″し、ベルに反転すると、カウンタ(6
)がパルスP′の81数を実行してD A C(9)の
出力の前記抽圧電圧Eoが第2 ’w、h (d)のよ
う1こ増加する。
この補正電圧EOの増加によって(Es−Eo)は第2
図(a)の区間Wのように紙少してフルスケール入力電
圧Epsに近づく。補正電比Eoの増加(カウンタ(θ
)のカウントアツプ〕はA D CO,)のオーバーレ
ン・ジ出力端子(3)がL”レベルに復ヅωするまで継
続する。このようIこしてA D C(1)□σンオー
バーレンジ出□力MM 子(3)がH”レベルからL”
レベルに復帰すると、A、 D C(t)のディジタル
変換出力−がdtl記被変換未知人力逝圧ESIこ対す
る下・位ディジタル出力で、まtこ前記カウンタ(6)
のディジタル計数出□力(8)が前記被変換未知入力電
圧JEslこ対する上位ディジタル出力となり、ADC
(υ州外よりも高分解能のアナログ・テ゛イジタル変換
装置となる。
図(a)の区間Wのように紙少してフルスケール入力電
圧Epsに近づく。補正電比Eoの増加(カウンタ(θ
)のカウントアツプ〕はA D CO,)のオーバーレ
ン・ジ出力端子(3)がL”レベルに復ヅωするまで継
続する。このようIこしてA D C(1)□σンオー
バーレンジ出□力MM 子(3)がH”レベルからL”
レベルに復帰すると、A、 D C(t)のディジタル
変換出力−がdtl記被変換未知人力逝圧ESIこ対す
る下・位ディジタル出力で、まtこ前記カウンタ(6)
のディジタル計数出□力(8)が前記被変換未知入力電
圧JEslこ対する上位ディジタル出力となり、ADC
(υ州外よりも高分解能のアナログ・テ゛イジタル変換
装置となる。
なお、カウンタ(6)のIllllラスタート信号)は
、□実際は、例えばADC(1)の変換周期(ヒ局期し
たリセット信号であって、A′DC(1)の変換開始に
際してその都度カウンタ(0)の内容を岑1こクリアす
るよう′に作用して、(Es−EO)>EFS にな
ると力”j ”’> ”り(6)はカウントアツプして
(Es−Eo)は被変換未知入力電圧Esよりも小さく
なり、ADC(1)ではオーバーレンジ以内でディジタ
ル変換が実行さI’する。
、□実際は、例えばADC(1)の変換周期(ヒ局期し
たリセット信号であって、A′DC(1)の変換開始に
際してその都度カウンタ(0)の内容を岑1こクリアす
るよう′に作用して、(Es−EO)>EFS にな
ると力”j ”’> ”り(6)はカウントアツプして
(Es−Eo)は被変換未知入力電圧Esよりも小さく
なり、ADC(1)ではオーバーレンジ以内でディジタ
ル変換が実行さI’する。
以上説明のように本発明1こよると、低分解能のADC
のオーバーレンジによって所定繰り返し周期のパルスの
計数を実行するカウンタを設け、このカウンタの計数デ
ィジタル出力で前記A D Cへ □のアナログ電
圧入力を補正すると共1こ、このADこのディジタル出
力を被変換未知入力電圧に対す ′□る1ζ位ディ
ジタル出ノJとし、前記計数ディジタル1 ′出力
を被要換未知人力+1.圧に対ブる上位ディジタル出力
とフるため、BU8BA D CJ:蹟も高分解11i
5の変換装置を廉価な外部回路の増設で街らLるもの
、−である。
■:。
のオーバーレンジによって所定繰り返し周期のパルスの
計数を実行するカウンタを設け、このカウンタの計数デ
ィジタル出力で前記A D Cへ □のアナログ電
圧入力を補正すると共1こ、このADこのディジタル出
力を被変換未知入力電圧に対す ′□る1ζ位ディ
ジタル出ノJとし、前記計数ディジタル1 ′出力
を被要換未知人力+1.圧に対ブる上位ディジタル出力
とフるため、BU8BA D CJ:蹟も高分解11i
5の変換装置を廉価な外部回路の増設で街らLるもの
、−である。
■:。
Claims (1)
- 1、被変換未知人力Ya圧から補正電圧を差引くアナロ
グ減算器と、このアナログ減算器の出力電圧が未知電圧
入力端子に印加さねjこアナログ・ディジタル変換器と
、このアナログ・ディジタル変換器のオーバーレンジ期
間に所定繰り返し周期のパルスを旧敵するカウンタと、
このカウンタのディジタル変換出力をアナログ変換して
前記補正電圧とするディジタル・アナログ変換器とを設
()、nij記アナログ・ディジタル変換器のディジタ
ル変換出力を11(j記被及換未知人カフ1χ圧の下位
側ディジタル変換出力とし、目1記カウンタのディジタ
ル変換出力を1iI記被変換未知人力Yh圧の上位側デ
ィジタル変換出力としたアナログ・ディジタル変換装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13063682A JPS5921125A (ja) | 1982-07-26 | 1982-07-26 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13063682A JPS5921125A (ja) | 1982-07-26 | 1982-07-26 | アナログ・ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5921125A true JPS5921125A (ja) | 1984-02-03 |
JPS6330815B2 JPS6330815B2 (ja) | 1988-06-21 |
Family
ID=15038985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13063682A Granted JPS5921125A (ja) | 1982-07-26 | 1982-07-26 | アナログ・ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5921125A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61149238U (ja) * | 1985-03-08 | 1986-09-13 | ||
JPH02216916A (ja) * | 1988-11-24 | 1990-08-29 | Anarogu Debaisezu Kk | A/d変換回路 |
US10351197B2 (en) | 2016-09-26 | 2019-07-16 | Kawasaki Jukogyo Kabushiki Kaisha | Front cowling for saddle-riding type vehicle |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5440549A (en) * | 1977-09-07 | 1979-03-30 | Yasuda Denken Kk | Ad converter rated range expanding system |
JPS5465655U (ja) * | 1977-10-19 | 1979-05-10 | ||
JPS5597731A (en) * | 1979-01-22 | 1980-07-25 | Hitachi Ltd | Analog-digital converter |
-
1982
- 1982-07-26 JP JP13063682A patent/JPS5921125A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5440549A (en) * | 1977-09-07 | 1979-03-30 | Yasuda Denken Kk | Ad converter rated range expanding system |
JPS5465655U (ja) * | 1977-10-19 | 1979-05-10 | ||
JPS5597731A (en) * | 1979-01-22 | 1980-07-25 | Hitachi Ltd | Analog-digital converter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61149238U (ja) * | 1985-03-08 | 1986-09-13 | ||
JPH0326595Y2 (ja) * | 1985-03-08 | 1991-06-10 | ||
JPH02216916A (ja) * | 1988-11-24 | 1990-08-29 | Anarogu Debaisezu Kk | A/d変換回路 |
US10351197B2 (en) | 2016-09-26 | 2019-07-16 | Kawasaki Jukogyo Kabushiki Kaisha | Front cowling for saddle-riding type vehicle |
Also Published As
Publication number | Publication date |
---|---|
JPS6330815B2 (ja) | 1988-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350737B2 (en) | Flash analog to digital converter with method and system for dynamic calibration | |
EP3606043B1 (en) | Analog-to-digital converter circuit, image sensor, and analog-to-digital conversion method | |
TW304316B (ja) | ||
EP0413271B1 (en) | Electric power measuring system | |
JPS5921125A (ja) | アナログ・ディジタル変換装置 | |
Ye et al. | A 13-bit 180-MS/s SAR ADC with efficient capacitor-mismatch estimation and dither enhancement | |
CN107733434B (zh) | 模数转换器及电子设备 | |
CN111490787B (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
Bruce | Nyquist-rate digital-to-analog converter architectures | |
WO1991003105A1 (fr) | Convertisseur numerique-analogique | |
US6653958B1 (en) | Method for compensating non-linearity of a sigma-delta analog-to-digital converter | |
JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
Kester et al. | Fundamentals of sampled data systems | |
US4289975A (en) | Dissipating electrical charge | |
Eduri et al. | On-line digital correction of the harmonic distortion in analog-to-digital converters | |
JP7102626B2 (ja) | 電流および電圧測定のための方法ならびにデバイス | |
Adsul et al. | Design and Simulation of a New Reconfigurable Analog to Digital Converter based on Multisim | |
JPH0145254B2 (ja) | ||
JPS5952383B2 (ja) | 実効値変換回路 | |
JP2808260B2 (ja) | アナログ・デジタル変換装置及び熱分析装置 | |
SU750721A1 (ru) | Аналого-цифровой преобразователь | |
SU1411978A1 (ru) | Устройство дл цифроаналогового преобразовани | |
SU1695499A1 (ru) | Аналого-цифровой преобразователь | |
SU1430907A1 (ru) | Цифровой фазометр-частотомер | |
JPS61127229A (ja) | D/a変換器のセトリングタイム測定装置 |