SU1411978A1 - Устройство дл цифроаналогового преобразовани - Google Patents

Устройство дл цифроаналогового преобразовани Download PDF

Info

Publication number
SU1411978A1
SU1411978A1 SU874189033A SU4189033A SU1411978A1 SU 1411978 A1 SU1411978 A1 SU 1411978A1 SU 874189033 A SU874189033 A SU 874189033A SU 4189033 A SU4189033 A SU 4189033A SU 1411978 A1 SU1411978 A1 SU 1411978A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
analog
output
digital
converter
Prior art date
Application number
SU874189033A
Other languages
English (en)
Inventor
Алексей Петрович Стахов
Николай Андреевич Квитка
Владимир Андреевич Лужецкий
Алим Иванович Короновский
Юрий Андреевич Петросюк
Original Assignee
Винницкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Винницкий политехнический институт filed Critical Винницкий политехнический институт
Priority to SU874189033A priority Critical patent/SU1411978A1/ru
Application granted granted Critical
Publication of SU1411978A1 publication Critical patent/SU1411978A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к цифровой измерительной и вычислительной технике. Цепь расширение функцно нальных возможностей за счет обеспечени  дополнительной функции преобразовани  кодов с иррациональным основанием ЧТ. Устройство содержит аналоговый сумматор I, первый п- разр дный двоичный цифроаналоговый преобразователь 2 (ЦАП), источник 3 опорного напр жени , первый ре- гнстр 4, триггер 5, аналоговый ключ 6, масштабирующий усилитель 7 с коэффициентом усилени  47 второй п- разр дный двоичный ЦАП 8, второй регистр 9, первую и вторую пины 10, 11 входного кода, первую и вторую шины 12,13 режима работы, выходную шину 14. Расширение функциональных возможностей обеспечиваетс  наличием двух режимов работы: преобразовани  2п-разр дного кода с иррациональным основанием ifT и преобразовани  п- разр дного двоичного кода. 1 ил. (О с

Description

L
П
со
00
Ь
tT .
12 13
Изобретение относитс  к области цифровой измерительной и вычислительной техники и может быть использован дл  преобразовани  цифровых величин в аналоговые, а также при разработке интерпол торов генераторов, векторов- и устройств генерировани  функций Хаара.
Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительной функции преобразовани  кодов с иррациональным основанием Ч
На чертеже приведена функциональна  схема устройства дл  цифроанало гово,го преобразовани .
Устройство содержит аналоговый сумматор 1, первый п-разр дный двоичный цифроаналоговый преобразователь 2, источник 3 опорного напр жени , первый регистр 4, триггер 5, аналоговый ключ 6, масштабирующий усилитель 7 с коэффициентом усилени  2 , вто. рой п-разр дный двоичный цифроанало говый преобразователь 8, второй регистр 9, первую шину 10 входного да, вторую шину 11 входного кода, , первую и вторую шины 12 и 13 режима работы, выходную шину 14,
Устройство работает в режиме пре образовани  2п-разр дного кода с основанием ЧТ и в режиме преобра зовани  двоичного кода в аналоговую величину. .
Устройство дл  цифроаналогового преобразовани  в режиме преобразовани  2п-разр дного кода с основанием работает следующим образом. Чет ные и нечетные разр ды входной кодо- вой комбинации кода с основанием , присутствующие в щинах 10 и 11 входного кода, записываютс  соответствен- но в первый и второй регистры 4 и 9. После установки триггера 5 в единич- ное состо ние управл ющим сигналом первой шины 12 режима работы напр жение Ug источника 3 опорного напр - жени  через аналоговый ключ 6 посту пает на вход масштабирующего усили- тел  7, Вследствие того, что коэффициент передачи усилител  7 равен -fT , то на аналоговом входе второго п- разр дного двоичного.цифроаналогового преобразовател  8 присутствует на- пр жение ЧТ U. В этот же момент к аналоговому входу первого п-разр д- кого двоичного преобразовател  2 непосредственно приложено напр жение
Uo источника 3 опорного напр жени , В соответствии с текущими значени ми кодовых комбршаций первого и второго регистров 4 и 9 первый и второй п- разр дные двоичные цифроаналоговые преобразователи создают на своих
напр жени  Ug i-1
nri 1-1
ZT a.2-
f пропорциональные входной цифровой информации. Данные аналоговые величины суммируютс  аналоговым с /мматором 1 и, таким образом, на выходной шиие 14 устройства по вл етс  результирующее напр жение, пропорциональное входному кoдyJ с иррациональным основанием 1Г.
в режиме преобразовани  двоичного кода в аналоговую величину триггер 5 управл ющим сигналом второй шины 13 режима работы устанавливаетс  в иуле вое состо ние, закрьта  аналоговый ключ 6 и прекраща  поступление напр г жени  и на вход масштабирующего усилител  7, а следовательно, на вход второго двоичного цифроаналогового преобразова тел  8,Поэтому в работе в данном режиме принимают участие только источник 3 опорного напр жени , первый п-разр д ный двоичный цифроаналоговый преобразователь 2, первый регистр 4 и акало говый сумматор 1, Процесс преобразовани  двоичной цифровой информации в аналоговую аналогичен ранее расг смотренному в режиме преобразовани  кода с основанием f ,

Claims (1)

  1. Формула изобретений
    Устройство дл  цифроаналогового .преобразовани , содержащее первый регистр, вход которого  вл етс  первой шиной входного кода, выход подключен к цифровому входу первого п-разр дного двоичного цифроаналогового преобразовател , аналоговый вход которого подключен к выходу источника опорного напр жени , о т г- личающеес  тем, что, с . целью расширени  функциональных возможностей за счет обеспечени  дополнительной функции преобразовани  ког дов с иррациональньм основанием ЧТ , введены аналоговый ключ, масштабирующий усилитель с коэффициентом усилени  2 , второй п-разр дный двоичный.
    3 14119784
    цифроаналоговый преобразователь,которого подключен к аналоговому
    аналоговый сумматор, второй регистрвходу второго п-разр дного двоичного
    триггер, вход установки в единичноецифроаналогового преобразовател ,
    состо ние которого  вл етс  первой цифровой вход которого подключен к
    шиной режима работы, вход установкивыходу второго регистра, выход подв нулевое состо ние  вл етс  второйключен к первому входу аналогового
    пшной режима работы, выход подклю-сумматора, выход которого  вл етс 
    чей к управл ющему входу аналогового,выходной шиной, второй вход подклю
    ключа, информационный вход которого Q чен к выходу первого п-разр дного
    подключен к выходу источника опорно-двоичного цифроаналогового преобраго напр жени , выход подключен кзовател , при этом вход второго реги
    входу масштабирующего усилител  сстра  вл етс  второй огиной входного
    коэффициентом усилени /ТТ , выход кода.
SU874189033A 1987-01-30 1987-01-30 Устройство дл цифроаналогового преобразовани SU1411978A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874189033A SU1411978A1 (ru) 1987-01-30 1987-01-30 Устройство дл цифроаналогового преобразовани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874189033A SU1411978A1 (ru) 1987-01-30 1987-01-30 Устройство дл цифроаналогового преобразовани

Publications (1)

Publication Number Publication Date
SU1411978A1 true SU1411978A1 (ru) 1988-07-23

Family

ID=21283496

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874189033A SU1411978A1 (ru) 1987-01-30 1987-01-30 Устройство дл цифроаналогового преобразовани

Country Status (1)

Country Link
SU (1) SU1411978A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Шило В.П. Линейные интегральные схемы в радиоэлектронной аппаратуре.- М.: Советское радио, 1974, с.243, Алексеенко А.Г. и др. Прдаенение прецизионньк аналоговых микросхем.- М.: Радио и св зь, 1985, с.57, рис.Зба. *

Similar Documents

Publication Publication Date Title
SU1411978A1 (ru) Устройство дл цифроаналогового преобразовани
GB1512612A (en) Analogue to digital conversion
SU1249703A1 (ru) Устройство дл аналого-цифрового преобразовани
SU1494201A1 (ru) Умножитель частоты
JPS5918520Y2 (ja) 関数発生装置
SU750723A1 (ru) Цифро-аналоговый преобразователь
SU729840A1 (ru) Логарифмический аналого-цифровой преобразователь
SU1283806A1 (ru) Генератор функций
SU809541A1 (ru) Цифро-аналоговый преобразователь
SU661779A1 (ru) Цифро-аналоговый преобразователь
SU905998A1 (ru) Аналого-цифровой преобразователь
SU1520657A1 (ru) Аналого-цифровой преобразователь
SU617835A1 (ru) Преобразователь временного интервала в напр жение с промежуточным преобразованием в код
SU594582A1 (ru) Функциональный аналого-цифровой преобразователь
SU639139A1 (ru) Цифро-аналоговый преобразователь
SU530452A2 (ru) Преобразователь активной мощности трехфазной сети в цифровой код
RU2093956C1 (ru) Аналого-цифровой преобразователь с кодовой отрицательной обратной связью
SU1008901A1 (ru) Аналого-цифровой преобразователь
SU632080A1 (ru) Функциональный аналого-цифровой преобразователь
SU920763A1 (ru) Антилогарифмический функциональный преобразователь
SU1056448A1 (ru) Разр дный элемент дл преобразовател кода в напр жение каскадной структуры
SU1410066A1 (ru) Функциональный преобразователь код-фаза
SU741285A1 (ru) Устройство дл кусочно-линейной аппроксимации функций времени
SU886012A1 (ru) Функциональный преобразователь
SU525056A1 (ru) Система дл управлени сканатором