JPS59201556A - Communication control system - Google Patents
Communication control systemInfo
- Publication number
- JPS59201556A JPS59201556A JP58075694A JP7569483A JPS59201556A JP S59201556 A JPS59201556 A JP S59201556A JP 58075694 A JP58075694 A JP 58075694A JP 7569483 A JP7569483 A JP 7569483A JP S59201556 A JPS59201556 A JP S59201556A
- Authority
- JP
- Japan
- Prior art keywords
- data
- received
- status information
- received data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は通信制御方式に係り５特に回線を介して受信し
たデータ及びその付帯情報を高速に後段の処理装置側へ
転送できる方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a communication control system, and particularly to a system that can transfer data received via a line and its accompanying information at high speed to a subsequent processing device.
ｆｂ） 従来技術と問題点
従来２回線を介してデータの送受信を行うシステムにお
いては、受信したデータに関する付帯情報（スティタス
情報）を、受信データ終了後に制御部によって読出して
受信データとは別に処理装置側へ通知していた。fb) Prior Art and Problems In a conventional system that transmits and receives data via two lines, supplementary information (status information) regarding the received data is read by the control unit after the received data is completed and is sent to the processing device separately from the received data. The side was notified.
例えば第１図に示す如く、主処理装置１．メモリ２及び
回線制御部４が共通バス３を介して接続される構成のデ
ータ送受信システムが用いられている。このシステムに
おける回線制御部４は、第２図に示す如き動作を行う。For example, as shown in FIG. 1, the main processing unit 1. A data transmission/reception system is used in which a memory 2 and a line control section 4 are connected via a common bus 3. The line control section 4 in this system operates as shown in FIG.
即ち１送受信部８によって回線より受信したデータをバ
ッファ６に順次格納して行く。受信データの終了により
、制御部７は主処理装置１例のメモリ２ヘバツフア６に
格納される受信データを転送する。受信データの終了後
５制御部７は受信データのスティタスを読取す。即し、
送受信部８のデータ受信中に検出したスティタス情報が
送受信部８内の図示しないレジスタ等に格納されている
。制御部７はこのレジスタの内容を読出すとともに、こ
の読出した内容をインタフェース部５を介して主処理装
置１へ通知する。このスティタス通知の終了の後、受信
完了の旨を主処理装置１側へ通知することになる。That is, the data received from the line by the transmitting/receiving section 8 is sequentially stored in the buffer 6. Upon completion of the received data, the control unit 7 transfers the received data stored in the buffer 6 to the memory 2 of one example of the main processing device. After receiving the received data, the controller 7 reads the status of the received data. Immediately,
Status information detected during data reception by the transmitter/receiver 8 is stored in a register (not shown) in the transmitter/receiver 8 . The control section 7 reads the contents of this register and notifies the main processing device 1 of the read contents via the interface section 5. After this status notification ends, the main processing device 1 is notified of the completion of reception.
しかしながら、上述したデータ受信動作においては、高
速度なデータ通他が行なわれる回線受信システムの場合
、制御部７によるスティクス読出し、或いは通知処理が
間合わない恐れがある。尚。However, in the data receiving operation described above, in the case of a line receiving system in which high-speed data transmission is performed, there is a possibility that the reading of the sticks or the notification processing by the control section 7 may not be done in time. still.
ここでいう高速度通信とは、データ転送タイミングが速
い場合（即ち回線速度）を云い、受信データの各フレー
ム（個々のデータ、例えば１バイトデータが整数バイト
まとめて単位のデータ群とされるもの）間の周期が短い
ことも意味する。つまり、１フレームのデータ受信が完
了し、このフレームデータを転送後に次のフレームが到
達する場合が考えられる。この結果、制御部７による受
信フレームのスティタス通知が行なわれ得なくなる危惧
が生じるものである。High-speed communication here refers to cases where the data transfer timing is fast (that is, line speed), and each frame of received data (individual data, for example, 1-byte data is grouped by an integer number of bytes to form a data group). ) also means that the period between them is short. In other words, there may be a case where data reception of one frame is completed and the next frame arrives after this frame data is transferred. As a result, there is a possibility that the control unit 7 will not be able to notify the status of the received frame.
（Ｃ） 発明の目的
本発明の目的は、上述した従来の不都合点を解消するべ
く、高速なデータ通信が行なわれる場合でも受信データ
、スティタス情報を迅速且つ正確に処理装置側へ通知で
きる通信制御方式を提供するにある。(C) Purpose of the Invention The purpose of the present invention is to provide communication control that can promptly and accurately notify the processing device of received data and status information even when high-speed data communication is performed, in order to eliminate the above-mentioned conventional disadvantages. There is a method to provide.
（ｄｌ 発明の構成
上記目的を達成するため本発明の通信制御方式は、フレ
ーム終了とともに、そのスティタス情報を受信フレーム
データの後尾に付加するよう構成し、受信データととも
にスティタス情報をも一括して通知するようにしたもの
である。以下実施例を用いて本発明を詳述する。(dl Structure of the Invention In order to achieve the above object, the communication control method of the present invention is configured to add the status information to the tail of the received frame data at the end of the frame, and notify the status information together with the received data at once. The present invention will be described in detail below using examples.
（ｅ） 発明の実施例
第３図は本発明を第１図に示したシステムに適用した場
合の実施例を示すものであり、第１図構成のうち要部の
みを抜粋して示す。(e) Embodiment of the Invention FIG. 3 shows an embodiment in which the present invention is applied to the system shown in FIG. 1, and shows only the essential parts of the configuration shown in FIG. 1.
即し本実施例においては、受信データの最後尾を示すフ
ラグを設け、このフラグを検出することにより、受信テ
ークの後にデータ長及びスティタスをするようにしたも
のである。この受信データ及びイ」帯情弗の格納状態を
メモリ６内に示す。That is, in this embodiment, a flag indicating the end of the received data is provided, and by detecting this flag, the data length and status are determined after the reception take. The storage state of the received data and the information on the i-band is shown in the memory 6.
受信データ中には、データチェックを行うためのパリテ
ィビット列Ｐが設けられる。更に、単位フレームにおけ
る最終データを示す終了フラグ領域Ｆか設けられる。A parity bit string P for data checking is provided in the received data. Furthermore, an end flag area F indicating the final data in the unit frame is provided.
一方、送受信部８ （第１図）は１回線インタフェース
部１０．受信フレームスティタス検出回路１１、ハイド
カウンタ１３．転送制御回路１２を備える。尚、データ
送信部分の構成は省略しである。以下実施例システムの
動作を説明する。On the other hand, the transmitting/receiving section 8 (FIG. 1) is a single line interface section 10. Received frame status detection circuit 11, hide counter 13. A transfer control circuit 12 is provided. Note that the configuration of the data transmission part is omitted. The operation of the embodiment system will be explained below.
図示しない送信側より回線９上に送出されたデータは、
まず回線インタフェース部１ｏにより受信される。受信
されたデータは、第１図に示した制御部７の制御の下、
ハソファ６の受信データ格納領域に格納される。また受
信データは受信フレームスティタス検出回路１１及びハ
イドカウンタ１３へも供給される。スティタス検出回路
１１は。The data sent on line 9 from the transmitting side (not shown) is
First, it is received by the line interface section 1o. The received data is processed under the control of the control unit 7 shown in FIG.
The data is stored in the received data storage area of the sofa 6. The received data is also supplied to a received frame status detection circuit 11 and a hide counter 13. The status detection circuit 11 is.
例えば受信データのＣＲＣ演算チェックを行ってスティ
タス情報を検出する。ハイドカウンタ１３ば受信データ
のバイト長を計数する。スティタス情報及びバイト長（
データ長）情報は、それぞれスティタス検出回路１１及
びハイドカウンタ１３内に設けられるレジスタ（図示せ
ず）に一時格納されている。For example, status information is detected by performing a CRC calculation check on received data. A hide counter 13 counts the byte length of received data. Status information and byte length (
The data length) information is temporarily stored in registers (not shown) provided in the status detection circuit 11 and the hide counter 13, respectively.
しかして、受信データのフレーム終了は、上述した終了
フラグＦが例えば“１゛にセットされていることによっ
て検出するものである。即ち回線インタフェース部１０
は、受信データ中における終了フラグＦを監視している
。このフラグＦが°“１”にセントされているデータを
受信した場合、回線インタフェース部１０ば転送制御回
路１２へ終了フラグ検出信号ＦＤＥを出力することにな
る。Therefore, the end of the received data frame is detected by setting the above-mentioned end flag F to, for example, "1". That is, the line interface section 10
monitors the end flag F in the received data. When receiving data in which this flag F is set to "1", the line interface section 10 outputs an end flag detection signal FDE to the transfer control circuit 12.
この検出信号ＦＤＥが入力されたことによって。Due to the input of this detection signal FDE.
転送制御回路１２は、受信フレームスティタス検出回路
１１及びバイトカウンタ１２に対して転送命令ＳＤを発
する。この転送命令Ｓ Ｉ）は、スティタス検出回路１
１及びハイドカウンタ１２内に設げられる」二記レジス
タのデータ読出し信号とじて作用する。転送命令ＳＤに
より、まずバイトカウンタ１３内のデータ長を示すレジ
スタの値が読出され、バッファ６に転送、格納される。The transfer control circuit 12 issues a transfer command SD to the received frame status detection circuit 11 and byte counter 12. This transfer command SI) is transmitted to the status detection circuit 1
1 and 2 registers provided in the hide counter 12. In response to the transfer command SD, first, the value of the register indicating the data length in the byte counter 13 is read out, and transferred and stored in the buffer 6.
更にスティタス検出回路１１に設けられるスティタス情
報レジスタの内容がバッファ６へ転送され、同図に示す
如くバッファ６内の受信データ領域の後尾に書込まれる
ことになる。Furthermore, the contents of the status information register provided in the status detection circuit 11 are transferred to the buffer 6, and written to the tail of the received data area in the buffer 6, as shown in the figure.
これらデータ長情報、スティタス情報のバッファ６への
書込みが終了すると、転送制御回路１２より制御部７
（第１図）へ受信終了通知が行なわれる。或いは上述し
た終了フラグ検出信号ＦＤＥによりフレームの受信終了
を通知してもよい。When the writing of the data length information and status information to the buffer 6 is completed, the transfer control circuit 12 sends the data to the control unit 7.
(FIG. 1) is notified of the end of reception. Alternatively, the end of frame reception may be notified by the end flag detection signal FDE described above.
受信終了通知により制御部７ば、インタフェース部５を
介してバッファ６に格納された受信データ及びイ」帯情
報を主処理装置１側のメモリ２に転送する。このとき終
了フラグ領域Ｆのデータも合わせて転送し、主処理装置
１による受信データと付帯情報との区別を可能とさせる
。このデータ転送終了により、制御部７ば主処理装置１
へ受信完了通知を行うことになる。In response to the reception end notification, the control unit 7 transfers the received data and the i-band information stored in the buffer 6 to the memory 2 on the main processing unit 1 side via the interface unit 5. At this time, the data in the end flag area F is also transferred, allowing the main processing device 1 to distinguish between received data and supplementary information. Upon completion of this data transfer, the control unit 7 and the main processing unit 1
A reception completion notification will be sent to.
以上詳述したように本発明によれば７回線制御部から処
理装置側への受信データ並びにその伺帯情幸ト）を迅速
に通知することかでき、高速回線システムにおｃする高
速なデータ受信を可能とできる。As described in detail above, according to the present invention, it is possible to promptly notify the received data and its reception information from the 7-line control unit to the processing device side, and to transmit high-speed data to the high-speed line system. It is possible to receive data.
第１図は従来の回線送受信システムを示すブロック図、
第２図は第１図のシステム動作を示すフローチャート、
第３図は本発明の一実施例を示すブロック図である。１
は主処理装置、４は回線制御部、６はバッファ、７は制
御部（副処理装置）。
９は回線、１２は転送制御回路である。
「・ズ・°□′
代理人 弁理士 検閲 宏四・部ｆ・５゜、 、；；！
、；、、ｊFigure 1 is a block diagram showing a conventional line transmission/reception system.
Figure 2 is a flowchart showing the system operation of Figure 1;
FIG. 3 is a block diagram showing one embodiment of the present invention. 1
4 is a main processing unit, 4 is a line control unit, 6 is a buffer, and 7 is a control unit (sub-processing unit). 9 is a line, and 12 is a transfer control circuit. ``・zu・°□′ Agent Patent Attorney Censor Koji・Departf・5゜, ,;;!
,;,,j
Claims (1)
れたデータを一時格納する格納部とを有し、受信データ
の終了により該格納部に格納された受信データを処理装
置へ転送する回線受信システムにおいて。 前記受信部の受信するデータのスティタス情報を検出す
る検出回路と、該受信データのデータ長をカウントする
カウント手段と、受信データの終了を検出する手段と、
該検出手段により受信データの終了が検出されたことに
応じて前記スティタス情報及びデータ長情報を前記格納
部に格納ゼしめる制御手段とを設け、受信データ終了と
ともに受信データと前記スティタス情報及びデータ長情
報とを一括して処理装置へ転送することを特徴とする通
信制御方式。[Claims] It has a receiving section that receives data on a line, and a storage section that temporarily stores the data received by the receiving section, and when the received data ends, the received data is stored in the storage section. In a line receiving system that transfers information to a processing device. a detection circuit for detecting status information of data received by the receiving section, a counting means for counting the data length of the received data, and a means for detecting the end of the received data;
control means for storing the status information and data length information in the storage unit in response to the detection of the end of the received data by the detection means; A communication control method characterized by transferring information to a processing device all at once.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075694A JPS59201556A (en) | 1983-04-28 | 1983-04-28 | Communication control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075694A JPS59201556A (en) | 1983-04-28 | 1983-04-28 | Communication control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201556A true JPS59201556A (en) | 1984-11-15 |
Family
ID=13583566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075694A Pending JPS59201556A (en) | 1983-04-28 | 1983-04-28 | Communication control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201556A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281545A (en) * | 1987-05-14 | 1988-11-18 | Sony Corp | Method for transmitting serial data |
-
1983
- 1983-04-28 JP JP58075694A patent/JPS59201556A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281545A (en) * | 1987-05-14 | 1988-11-18 | Sony Corp | Method for transmitting serial data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525985B1 (en) | High speed duplex data link interface | |
| JPS5816820B2 (en) | Communications system | |
| JPH08116348A (en) | High-speed communication equipment | |
| EP0425839B1 (en) | Data processing system channel | |
| JP2003069603A (en) | Packet communication controller | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPS59201556A (en) | Communication control system | |
| EP3671720B1 (en) | Real-time on-chip data transfer system | |
| US6950440B1 (en) | System and method for efficiently generating packets on a serial bus in response to parallel bus cycles | |
| CN116685959A (en) | Logical physical layer interface specification supporting PCIE 6.0, CXL 3.0 and UPI 3.0 protocols | |
| EP0285335B1 (en) | Data communication system and method | |
| JP5482306B2 (en) | Data transfer control device and electronic device | |
| JP2953878B2 (en) | Data transfer system | |
| US7571377B2 (en) | Method and apparatus for transmitting data in an integrated circuit | |
| JPH0191543A (en) | Serial data transfer system | |
| JPH0218623B2 (en) | ||
| JP2945123B2 (en) | Communications system | |
| JP2630077B2 (en) | Clock synchronous serial interface | |
| JPS63263553A (en) | Remote channel system | |
| JPH02117244A (en) | Data transmission control equipment | |
| JPS60198931A (en) | Data communication system | |
| JPS6072447A (en) | Data receiver | |
| JPH0521378B2 (en) | ||
| JPS61227451A (en) | Integrated circuit for serial data communication control | |
| JPS63191439A (en) | Data transmission system for communication control equipment |