JPS59201426A - 半導体基体の処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基体の処理方法特にドライエツチング
の除虫じた基体の損傷、汚染の回復及び除去方法に関す
る。

背景技術とその問題点 ＬＳＩ　（大規模集積回路）等の半導体装置を製造する
際のエツチング処理の１つとしてドライエツチングがあ
る。一般にこのドライエツチングにおいては、エツチン
グガス成分やエツチング容器の構成物質によってエツチ
ングされる＃！−導体導体基体跡面染されたり、物に反
応性イオンミリング（ＲＩＭ）又は反応性イオンエツチ
ング（Ｉ’ｔＩＥ）ヲ使用した場合には、入射イオンや
電子の加速エネルギーが大きいために半導体基体に結晶
欠陥等の放射損傷が生じることがよく知られている。こ
のため、従来法のような方法を使用してこのような問題
の解決を図っている。即ち、例えば（１）汚染、損傷が
少（なるような条件を選んでドライエラチングラ行う方
法、（２）エツチングの途中でドライエツチングを中止
し、その後汚染、損傷のより少ない例えばウェットエツ
チングを使用してエツチングを続行し、電気的に活性な
領域への汚染、損傷を防ぐ方法、（３）ドライエツチン
グを最後まで行った後、汚染、損傷のより少ない他の手
段によって電気的に活性な領域に生じた汚染、損傷を除
去する方法である。これらの方法の中、（１）及び（２
）は比較的容易に実施することができるが、加工寸法の
細小化と高密度化に伴い、精度の高い微細な加工条件が
要求されるＬＳＩ等の半導体装置の製造においては応用
性に欠けるため、実際の利用範囲は非常に狭くなるとい
う欠点がある。これに対して（３１の方法は（Ｌｌ及び
（２１の方法と較べて非常に汎用性のある方法である。

発明の目的 本発明は、上述の点に鑑み、上記（３）の方法の１つと
して＃ｒ規な短時間アニールを用いてドライエツチング
侯の半導体基体に生じた汚染、放射＋１偽を眩去、回偵
できるようにした半導体基体の処理方法を提供するもの
である。

発明の概要 本発明は、半導体基体の一生面をドライエツチングする
工程と、この主口にランプ九銖ン照射する工程とを有す
る半導体基体の処理方法である。

このような処理方法を法用することにより、ドライエツ
チングによって半導体基体に生シた汚染、放射損傷が短
時間で除去される。

実施例 本来ｈｌ！１例は、化１凶Ａ及びＢに示すように第１尋
′屯形のシリコン半導体基体（Ｉｔの一生面に第２醇ｉ
Ｈｊ杉の拡散層（２）が形成され、この拡散層（２）上
の”０２ｒｇ　ｔａ＋に例えは反応性イオンエツチング
（ＲＩＥ）によって拡散層（２）が臨むコンタクト用窓
孔（４）を形成した場合である。本発明に３いては、こ
のように反応性イオンエツチングによってコンタクト用
窓孔（４）を形成した後、タングステン・ハロゲンラン
プにより０．４〜４．０μｍの波長のランプ光線をコン
タクト用窓孔（４）に臨む拡散層（２）の面に照射して
短時間のアニールを施す。ここで、拡散層（２）がＡｓ
の拡散層の場合には酸素雰囲気中で上記のアニールを施
し、Ａｓ以外の不純物の拡散層の場合には真空中で上記
のアニールを施すを可とする。

この様な処理方法によれば、アニール時間が数秒から士
数秒と短いため、既に形成された拡散層（２）の不純物
の分布（表面濃度、接合深さ等）に影響を与えずに、ド
ライエツチングで生じた損傷を除去することができる。

また、通常の炉を使用したアニールでは、５Ｉ０２膜（
３）に窓開けされて露出した拡散層（２）の面に炉の管
からの２次汚染が起り得るが、この発明によればアニー
ル用の管が低温に保たれているために汚染が極めて少（
なる。アニール雰囲気として通常水素が用いられるが、
酸素を使用した場合には、不純物の再分布を生じさせな
いで８１基体中の結晶欠陥をアニールすることができ、
しかも短時間アニールで基体表面に形成された薄い５ｉ
０２膜により極表面の汚染除去と不純物の外部拡散の防
止にオＵ用することができる。

またアニール雰囲気を真壁にした場合には、極表面の汚
染が気化して除去され、同時に基体の内部もアニールさ
れる。しかし、具全中でアニールする場合、基体自身の
高温によるエツチング現象、不純物の外部拡散や気化に
よる抜けが生じないように充分注意する必要がある。

第２図は本発明の処理方法を用いたときのシリコン基体
の結晶欠陥の回復度をヘリウム（Ｈりによるラザフオー
ド・パックｅスキャタリング（ＲＢ　Ｓ　）法で測定し
た結果である。試料は四面で比抵抗８〜１２Ω偏のＰ形
シリコン基体を用いた。このシリコン基体に反応性イオ
ンエツチング（ＣＦ４　＋　Ｈ２ｒ５Ｐａ　、　３００
　Ｗ　）により１０分間全面エツチングをして基体の表
面に汚染と放射損傷を与えた後、バレル型エツチング装
置を使用して酸素プラズマで３０分間洗浄し、次に、Ｈ
２ＳＯ４とＨＮＯ３の混合溶液中で煮沸した後、緩衝Ｈ
Ｆ溶液でライトエッチした。このシリコン基体に対して
、酸素雰囲気中（これはＡｓが拡散された基体だからで
あり、その他の場合は真仝にする）、ヒータ電ｆｉ９７
Ａの条件で照射時間を変えて、タングステン・７１０ゲ
ンランプによるアニールを行った。曲ｆｉｔ　（Ａ）　
、　（Ｂ）　。

（Ｃ）及びＣＤ）は、照射時間を夫々３秒、４秒、５秒
及び６秒とした場合の測定結果である。また、曲線（Ｅ
）は（１１１）面のシリコン基体を使用して、ドライエ
ツチングも上記アニールもしなかった場合の測定結果、
曲線（Ｆ）は（１１１）面のＰ形シリコン基体を使用し
て上記条件と同じ反応性イオンエツチングを行った後、
上記アニールをしなかった場合の測定結果である。第２
図において、横軸は値が小さい程基体の奥の方を示し、
縦軸は１ぽが大きい程結晶欠陥が多いことを示す。但し
、（１１１）面と四面との結晶面の相違による）ＬＢ’
Ｓの分析差はほとんどないことが確かめられた。この測
定結果から、シリコン基体に本アニールを６秒間行った
場合（曲線（Ｄ））に結晶欠陥が腋も良く回復している
ことがわかる。

ナオ、短時間アニール技術としてレーザ・アニールが知
られているが、コヒーレント光を使用するレーザ・アニ
ールの場合にば５ｉ０２膜の干渉効果のため、コンタク
ト用窓孔（４）の端部でアニール族が不連縫になる。し
かし、本発明のタングステン書ハロゲイランプによるア
ニールでは、インコヒーレント光（λ−０，４〜４０μ
ｍ）を使用するので、レーザ・アニールのような現象は
避けられる。

尚、本発明の処理方法では、ドライエツチングとして例
えばスパッタ、ミリング、反応性イオンエツチング、反
応性イオンミリング等を使用した場合には物理的な損傷
が除去され、プラスマエッチングを使用した場合にはエ
ツチング付加−物が昇華除去される。

発明の効果 本発明によれば、短時間で半導体を処理することができ
るために、既に形成された不純物の分布に影４ｖを与え
ないで、ドライエツチングで生じた放ＪＡＪ損鎖、汚染
を除去することができる。また、ドライエツチング後の
アニールではインコヒーレント光を利用するので、レー
ザ・アニールの場合のよづな窓孔の店Ｍ部でアニール族
が不連続になる睨奴が避けられる。

図面の↑１１５単な簡明 第１図Ａ及びＢは本発明の処理方法の１実施例の説明に
供する断面図、第２図は、ドライエツチングした後タン
グステン中ハロゲンランプによるアニールを行った半導
体基体をラザフオード・バック・スキャタリング法で測
定した＋’ｔ　（９＋図である。

第１図 第２図 ナヤン辛ル軟 手続補正書 １．事件の表示 昭和５８年特許願第　７５７０９　　号２、発明ノ名称
　　半導体基体の処理方法３、補正をする者 事件との関係　　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称（２］
８１　　ソニー株式会社 代表取締役　大　賀　典　雄 ５、補正命令の日付　　　昭和　　年　　月　　日６、
補正により増加する発明の数

Claims (1)

【特許請求の範囲】
1. 半導体基体の一生面をドライエツチングする工程と、該
   主面にランプ光線を照射する工程とを有する半導体基体
   の処理方法。