JPS59201426A - 半導体基体の処理方法 - Google Patents
半導体基体の処理方法Info
- Publication number
- JPS59201426A JPS59201426A JP7570983A JP7570983A JPS59201426A JP S59201426 A JPS59201426 A JP S59201426A JP 7570983 A JP7570983 A JP 7570983A JP 7570983 A JP7570983 A JP 7570983A JP S59201426 A JPS59201426 A JP S59201426A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- etching
- diffused layer
- contamination
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 20
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 24
- 238000011109 contamination Methods 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 10
- 238000001020 plasma etching Methods 0.000 abstract description 9
- 229910052736 halogen Inorganic materials 0.000 abstract description 5
- 229910052721 tungsten Inorganic materials 0.000 abstract description 5
- 239000010937 tungsten Substances 0.000 abstract description 5
- -1 tungsten halogen Chemical class 0.000 abstract description 3
- 150000002367 halogens Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 241000218645 Cedrus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 210000001099 axilla Anatomy 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基体の処理方法特にドライエツチング
の除虫じた基体の損傷、汚染の回復及び除去方法に関す
る。
の除虫じた基体の損傷、汚染の回復及び除去方法に関す
る。
背景技術とその問題点
LSI (大規模集積回路)等の半導体装置を製造する
際のエツチング処理の1つとしてドライエツチングがあ
る。一般にこのドライエツチングにおいては、エツチン
グガス成分やエツチング容器の構成物質によってエツチ
ングされる#!−導体導体基体跡面染されたり、物に反
応性イオンミリング(RIM)又は反応性イオンエツチ
ング(I’tIE)ヲ使用した場合には、入射イオンや
電子の加速エネルギーが大きいために半導体基体に結晶
欠陥等の放射損傷が生じることがよく知られている。こ
のため、従来法のような方法を使用してこのような問題
の解決を図っている。即ち、例えば(1)汚染、損傷が
少(なるような条件を選んでドライエラチングラ行う方
法、(2)エツチングの途中でドライエツチングを中止
し、その後汚染、損傷のより少ない例えばウェットエツ
チングを使用してエツチングを続行し、電気的に活性な
領域への汚染、損傷を防ぐ方法、(3)ドライエツチン
グを最後まで行った後、汚染、損傷のより少ない他の手
段によって電気的に活性な領域に生じた汚染、損傷を除
去する方法である。これらの方法の中、(1)及び(2
)は比較的容易に実施することができるが、加工寸法の
細小化と高密度化に伴い、精度の高い微細な加工条件が
要求されるLSI等の半導体装置の製造においては応用
性に欠けるため、実際の利用範囲は非常に狭くなるとい
う欠点がある。これに対して(31の方法は(Ll及び
(21の方法と較べて非常に汎用性のある方法である。
際のエツチング処理の1つとしてドライエツチングがあ
る。一般にこのドライエツチングにおいては、エツチン
グガス成分やエツチング容器の構成物質によってエツチ
ングされる#!−導体導体基体跡面染されたり、物に反
応性イオンミリング(RIM)又は反応性イオンエツチ
ング(I’tIE)ヲ使用した場合には、入射イオンや
電子の加速エネルギーが大きいために半導体基体に結晶
欠陥等の放射損傷が生じることがよく知られている。こ
のため、従来法のような方法を使用してこのような問題
の解決を図っている。即ち、例えば(1)汚染、損傷が
少(なるような条件を選んでドライエラチングラ行う方
法、(2)エツチングの途中でドライエツチングを中止
し、その後汚染、損傷のより少ない例えばウェットエツ
チングを使用してエツチングを続行し、電気的に活性な
領域への汚染、損傷を防ぐ方法、(3)ドライエツチン
グを最後まで行った後、汚染、損傷のより少ない他の手
段によって電気的に活性な領域に生じた汚染、損傷を除
去する方法である。これらの方法の中、(1)及び(2
)は比較的容易に実施することができるが、加工寸法の
細小化と高密度化に伴い、精度の高い微細な加工条件が
要求されるLSI等の半導体装置の製造においては応用
性に欠けるため、実際の利用範囲は非常に狭くなるとい
う欠点がある。これに対して(31の方法は(Ll及び
(21の方法と較べて非常に汎用性のある方法である。
発明の目的
本発明は、上述の点に鑑み、上記(3)の方法の1つと
して#r規な短時間アニールを用いてドライエツチング
侯の半導体基体に生じた汚染、放射+1偽を眩去、回偵
できるようにした半導体基体の処理方法を提供するもの
である。
して#r規な短時間アニールを用いてドライエツチング
侯の半導体基体に生じた汚染、放射+1偽を眩去、回偵
できるようにした半導体基体の処理方法を提供するもの
である。
発明の概要
本発明は、半導体基体の一生面をドライエツチングする
工程と、この主口にランプ九銖ン照射する工程とを有す
る半導体基体の処理方法である。
工程と、この主口にランプ九銖ン照射する工程とを有す
る半導体基体の処理方法である。
このような処理方法を法用することにより、ドライエツ
チングによって半導体基体に生シた汚染、放射損傷が短
時間で除去される。
チングによって半導体基体に生シた汚染、放射損傷が短
時間で除去される。
実施例
本来hl!1例は、化1凶A及びBに示すように第1尋
′屯形のシリコン半導体基体(Itの一生面に第2醇i
Hj杉の拡散層(2)が形成され、この拡散層(2)上
の”02rg ta+に例えは反応性イオンエツチング
(RIE)によって拡散層(2)が臨むコンタクト用窓
孔(4)を形成した場合である。本発明に3いては、こ
のように反応性イオンエツチングによってコンタクト用
窓孔(4)を形成した後、タングステン・ハロゲンラン
プにより0.4〜4.0μmの波長のランプ光線をコン
タクト用窓孔(4)に臨む拡散層(2)の面に照射して
短時間のアニールを施す。ここで、拡散層(2)がAs
の拡散層の場合には酸素雰囲気中で上記のアニールを施
し、As以外の不純物の拡散層の場合には真空中で上記
のアニールを施すを可とする。
′屯形のシリコン半導体基体(Itの一生面に第2醇i
Hj杉の拡散層(2)が形成され、この拡散層(2)上
の”02rg ta+に例えは反応性イオンエツチング
(RIE)によって拡散層(2)が臨むコンタクト用窓
孔(4)を形成した場合である。本発明に3いては、こ
のように反応性イオンエツチングによってコンタクト用
窓孔(4)を形成した後、タングステン・ハロゲンラン
プにより0.4〜4.0μmの波長のランプ光線をコン
タクト用窓孔(4)に臨む拡散層(2)の面に照射して
短時間のアニールを施す。ここで、拡散層(2)がAs
の拡散層の場合には酸素雰囲気中で上記のアニールを施
し、As以外の不純物の拡散層の場合には真空中で上記
のアニールを施すを可とする。
この様な処理方法によれば、アニール時間が数秒から士
数秒と短いため、既に形成された拡散層(2)の不純物
の分布(表面濃度、接合深さ等)に影響を与えずに、ド
ライエツチングで生じた損傷を除去することができる。
数秒と短いため、既に形成された拡散層(2)の不純物
の分布(表面濃度、接合深さ等)に影響を与えずに、ド
ライエツチングで生じた損傷を除去することができる。
また、通常の炉を使用したアニールでは、5I02膜(
3)に窓開けされて露出した拡散層(2)の面に炉の管
からの2次汚染が起り得るが、この発明によればアニー
ル用の管が低温に保たれているために汚染が極めて少(
なる。アニール雰囲気として通常水素が用いられるが、
酸素を使用した場合には、不純物の再分布を生じさせな
いで81基体中の結晶欠陥をアニールすることができ、
しかも短時間アニールで基体表面に形成された薄い5i
02膜により極表面の汚染除去と不純物の外部拡散の防
止にオU用することができる。
3)に窓開けされて露出した拡散層(2)の面に炉の管
からの2次汚染が起り得るが、この発明によればアニー
ル用の管が低温に保たれているために汚染が極めて少(
なる。アニール雰囲気として通常水素が用いられるが、
酸素を使用した場合には、不純物の再分布を生じさせな
いで81基体中の結晶欠陥をアニールすることができ、
しかも短時間アニールで基体表面に形成された薄い5i
02膜により極表面の汚染除去と不純物の外部拡散の防
止にオU用することができる。
またアニール雰囲気を真壁にした場合には、極表面の汚
染が気化して除去され、同時に基体の内部もアニールさ
れる。しかし、具全中でアニールする場合、基体自身の
高温によるエツチング現象、不純物の外部拡散や気化に
よる抜けが生じないように充分注意する必要がある。
染が気化して除去され、同時に基体の内部もアニールさ
れる。しかし、具全中でアニールする場合、基体自身の
高温によるエツチング現象、不純物の外部拡散や気化に
よる抜けが生じないように充分注意する必要がある。
第2図は本発明の処理方法を用いたときのシリコン基体
の結晶欠陥の回復度をヘリウム(Hりによるラザフオー
ド・パックeスキャタリング(RB S )法で測定し
た結果である。試料は四面で比抵抗8〜12Ω偏のP形
シリコン基体を用いた。このシリコン基体に反応性イオ
ンエツチング(CF4 + H2r5Pa 、 300
W )により10分間全面エツチングをして基体の表
面に汚染と放射損傷を与えた後、バレル型エツチング装
置を使用して酸素プラズマで30分間洗浄し、次に、H
2SO4とHNO3の混合溶液中で煮沸した後、緩衝H
F溶液でライトエッチした。このシリコン基体に対して
、酸素雰囲気中(これはAsが拡散された基体だからで
あり、その他の場合は真仝にする)、ヒータ電fi97
Aの条件で照射時間を変えて、タングステン・710ゲ
ンランプによるアニールを行った。曲fit (A)
、 (B) 。
の結晶欠陥の回復度をヘリウム(Hりによるラザフオー
ド・パックeスキャタリング(RB S )法で測定し
た結果である。試料は四面で比抵抗8〜12Ω偏のP形
シリコン基体を用いた。このシリコン基体に反応性イオ
ンエツチング(CF4 + H2r5Pa 、 300
W )により10分間全面エツチングをして基体の表
面に汚染と放射損傷を与えた後、バレル型エツチング装
置を使用して酸素プラズマで30分間洗浄し、次に、H
2SO4とHNO3の混合溶液中で煮沸した後、緩衝H
F溶液でライトエッチした。このシリコン基体に対して
、酸素雰囲気中(これはAsが拡散された基体だからで
あり、その他の場合は真仝にする)、ヒータ電fi97
Aの条件で照射時間を変えて、タングステン・710ゲ
ンランプによるアニールを行った。曲fit (A)
、 (B) 。
(C)及びCD)は、照射時間を夫々3秒、4秒、5秒
及び6秒とした場合の測定結果である。また、曲線(E
)は(111)面のシリコン基体を使用して、ドライエ
ツチングも上記アニールもしなかった場合の測定結果、
曲線(F)は(111)面のP形シリコン基体を使用し
て上記条件と同じ反応性イオンエツチングを行った後、
上記アニールをしなかった場合の測定結果である。第2
図において、横軸は値が小さい程基体の奥の方を示し、
縦軸は1ぽが大きい程結晶欠陥が多いことを示す。但し
、(111)面と四面との結晶面の相違による)LB’
Sの分析差はほとんどないことが確かめられた。この測
定結果から、シリコン基体に本アニールを6秒間行った
場合(曲線(D))に結晶欠陥が腋も良く回復している
ことがわかる。
及び6秒とした場合の測定結果である。また、曲線(E
)は(111)面のシリコン基体を使用して、ドライエ
ツチングも上記アニールもしなかった場合の測定結果、
曲線(F)は(111)面のP形シリコン基体を使用し
て上記条件と同じ反応性イオンエツチングを行った後、
上記アニールをしなかった場合の測定結果である。第2
図において、横軸は値が小さい程基体の奥の方を示し、
縦軸は1ぽが大きい程結晶欠陥が多いことを示す。但し
、(111)面と四面との結晶面の相違による)LB’
Sの分析差はほとんどないことが確かめられた。この測
定結果から、シリコン基体に本アニールを6秒間行った
場合(曲線(D))に結晶欠陥が腋も良く回復している
ことがわかる。
ナオ、短時間アニール技術としてレーザ・アニールが知
られているが、コヒーレント光を使用するレーザ・アニ
ールの場合にば5i02膜の干渉効果のため、コンタク
ト用窓孔(4)の端部でアニール族が不連縫になる。し
かし、本発明のタングステン書ハロゲイランプによるア
ニールでは、インコヒーレント光(λ−0,4〜40μ
m)を使用するので、レーザ・アニールのような現象は
避けられる。
られているが、コヒーレント光を使用するレーザ・アニ
ールの場合にば5i02膜の干渉効果のため、コンタク
ト用窓孔(4)の端部でアニール族が不連縫になる。し
かし、本発明のタングステン書ハロゲイランプによるア
ニールでは、インコヒーレント光(λ−0,4〜40μ
m)を使用するので、レーザ・アニールのような現象は
避けられる。
尚、本発明の処理方法では、ドライエツチングとして例
えばスパッタ、ミリング、反応性イオンエツチング、反
応性イオンミリング等を使用した場合には物理的な損傷
が除去され、プラスマエッチングを使用した場合にはエ
ツチング付加−物が昇華除去される。
えばスパッタ、ミリング、反応性イオンエツチング、反
応性イオンミリング等を使用した場合には物理的な損傷
が除去され、プラスマエッチングを使用した場合にはエ
ツチング付加−物が昇華除去される。
発明の効果
本発明によれば、短時間で半導体を処理することができ
るために、既に形成された不純物の分布に影4vを与え
ないで、ドライエツチングで生じた放JAJ損鎖、汚染
を除去することができる。また、ドライエツチング後の
アニールではインコヒーレント光を利用するので、レー
ザ・アニールの場合のよづな窓孔の店M部でアニール族
が不連続になる睨奴が避けられる。
るために、既に形成された不純物の分布に影4vを与え
ないで、ドライエツチングで生じた放JAJ損鎖、汚染
を除去することができる。また、ドライエツチング後の
アニールではインコヒーレント光を利用するので、レー
ザ・アニールの場合のよづな窓孔の店M部でアニール族
が不連続になる睨奴が避けられる。
図面の↑115単な簡明
第1図A及びBは本発明の処理方法の1実施例の説明に
供する断面図、第2図は、ドライエツチングした後タン
グステン中ハロゲンランプによるアニールを行った半導
体基体をラザフオード・バック・スキャタリング法で測
定した+’t (9+図である。
供する断面図、第2図は、ドライエツチングした後タン
グステン中ハロゲンランプによるアニールを行った半導
体基体をラザフオード・バック・スキャタリング法で測
定した+’t (9+図である。
第1図
第2図
ナヤン辛ル軟
手続補正書
1.事件の表示
昭和58年特許願第 75709 号2、発明ノ名称
半導体基体の処理方法3、補正をする者 事件との関係 特許出願人 住所 東京部品用区北品用6丁目7番35号名称(2]
81 ソニー株式会社 代表取締役 大 賀 典 雄 5、補正命令の日付 昭和 年 月 日6、
補正により増加する発明の数
半導体基体の処理方法3、補正をする者 事件との関係 特許出願人 住所 東京部品用区北品用6丁目7番35号名称(2]
81 ソニー株式会社 代表取締役 大 賀 典 雄 5、補正命令の日付 昭和 年 月 日6、
補正により増加する発明の数
Claims (1)
- 半導体基体の一生面をドライエツチングする工程と、該
主面にランプ光線を照射する工程とを有する半導体基体
の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58075709A JPH0656846B2 (ja) | 1983-04-29 | 1983-04-29 | 半導体基体の処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58075709A JPH0656846B2 (ja) | 1983-04-29 | 1983-04-29 | 半導体基体の処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59201426A true JPS59201426A (ja) | 1984-11-15 |
JPH0656846B2 JPH0656846B2 (ja) | 1994-07-27 |
Family
ID=13584021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58075709A Expired - Lifetime JPH0656846B2 (ja) | 1983-04-29 | 1983-04-29 | 半導体基体の処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0656846B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6333829A (ja) * | 1986-07-03 | 1988-02-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体ウエ−ハを修復する方法 |
US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
JPH01206620A (ja) * | 1988-02-15 | 1989-08-18 | Toshiba Corp | 半導体装置の製造方法 |
US5024955A (en) * | 1989-01-19 | 1991-06-18 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5651580A (en) * | 1979-10-01 | 1981-05-09 | Toshiba Corp | Plasma etching method |
JPS5776846A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Surface treating method for semiconductor |
-
1983
- 1983-04-29 JP JP58075709A patent/JPH0656846B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5651580A (en) * | 1979-10-01 | 1981-05-09 | Toshiba Corp | Plasma etching method |
JPS5776846A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Surface treating method for semiconductor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
JPS6333829A (ja) * | 1986-07-03 | 1988-02-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体ウエ−ハを修復する方法 |
JPH01206620A (ja) * | 1988-02-15 | 1989-08-18 | Toshiba Corp | 半導体装置の製造方法 |
US5024955A (en) * | 1989-01-19 | 1991-06-18 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
Also Published As
Publication number | Publication date |
---|---|
JPH0656846B2 (ja) | 1994-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5574586B2 (ja) | 基板構造及びその形成方法 | |
US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
US3535775A (en) | Formation of small semiconductor structures | |
JP3275043B2 (ja) | エッチングの後処理方法 | |
JPH05507390A (ja) | 基板の薄化エッチングのための方法 | |
Loper et al. | UV laser‐generated fluorine atom etching of polycrystalline Si, Mo, and Ti | |
JPS58170037A (ja) | 配線の切断方法及び切断装置 | |
JPS59201426A (ja) | 半導体基体の処理方法 | |
JP2560251B2 (ja) | シリコン単結晶自己支持薄膜の製造法 | |
Kellock et al. | Thin film adhesion improvement under photon irradiation | |
JPS58134430A (ja) | 半導体装置の製造方法 | |
JP2558765B2 (ja) | 半導体装置の製造方法 | |
JPS5890776A (ja) | 半導体装置及びその製造方法 | |
JPS5898933A (ja) | 半導体装置の製造方法 | |
JPH0618187B2 (ja) | 半導体基板の加工方法 | |
JPH03131024A (ja) | 半導体のエッチング方法 | |
JPS60216555A (ja) | 半導体装置の製造方法 | |
JPH0469421B2 (ja) | ||
JP2681112B2 (ja) | 半導体デバイス用シリコン基板の製造方法 | |
JPS6132433A (ja) | 半導体装置の製造方法 | |
JPS61191037A (ja) | エツチング方法 | |
JP2009188247A (ja) | ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法 | |
JPS59108322A (ja) | 半導体ウエハ− | |
JPH0693475A (ja) | 表面平滑性に優れたスパッタエッチング方法 | |
JPS5946094B2 (ja) | スパツタ−エツチング方法 |