JPS5946094B2 - スパツタ−エツチング方法 - Google Patents
スパツタ−エツチング方法Info
- Publication number
- JPS5946094B2 JPS5946094B2 JP4461376A JP4461376A JPS5946094B2 JP S5946094 B2 JPS5946094 B2 JP S5946094B2 JP 4461376 A JP4461376 A JP 4461376A JP 4461376 A JP4461376 A JP 4461376A JP S5946094 B2 JPS5946094 B2 JP S5946094B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon
- sputter etching
- gas
- sputter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はスパッターエッチング方法に関し、特に半導体
基板上の絶縁皮膜等を、弗素を含むガスのグロー放電に
よるスパッターエッチングによりエッチングする方法に
関する。
基板上の絶縁皮膜等を、弗素を含むガスのグロー放電に
よるスパッターエッチングによりエッチングする方法に
関する。
従来活性ガスを用いたスパッターエッチングは不活性ガ
スを用いたスパッターエッチングに比較して大きなエッ
チング速度が得られることが知られている。
スを用いたスパッターエッチングに比較して大きなエッ
チング速度が得られることが知られている。
例えば4弗化炭素(CF4)ガスを用いるとアルゴン(
Ar)ガスを用いた場合に比較してエッチング速度が1
0倍程速くなる。
Ar)ガスを用いた場合に比較してエッチング速度が1
0倍程速くなる。
一方、4弗化炭素を用いたスパッターエッチングにおい
ては例えばシリコン(Si)のエッチング速度Rsど二
酸化シリコン(SiO2)のエッチング速度RIとの比
RレIsが小さく、シリコン基板上の二酸化シリコンを
エッチング際には、該二酸化シリコンの膜厚が一様でな
かつたわ、エッチング速度が不均一だつた場合、シリコ
ン基板を過度にエッチングする恐れがある。
ては例えばシリコン(Si)のエッチング速度Rsど二
酸化シリコン(SiO2)のエッチング速度RIとの比
RレIsが小さく、シリコン基板上の二酸化シリコンを
エッチング際には、該二酸化シリコンの膜厚が一様でな
かつたわ、エッチング速度が不均一だつた場合、シリコ
ン基板を過度にエッチングする恐れがある。
この様なことをなくすためにはRI」sの比が大きいこ
とが望ましい。本発明はエッチング速度の比RIAls
を大きくする方法を提供する。
とが望ましい。本発明はエッチング速度の比RIAls
を大きくする方法を提供する。
一般にスパッターエッチングの際、真空容器内へ導入さ
れたエッチング用ガスは高周波電力によりグロー放電を
生じ、この結果電離したガスイオンが被エッチング物を
衝撃することによつて、ガスイオン等が該エッチング物
に作用してスパッターエッチングする。
れたエッチング用ガスは高周波電力によりグロー放電を
生じ、この結果電離したガスイオンが被エッチング物を
衝撃することによつて、ガスイオン等が該エッチング物
に作用してスパッターエッチングする。
この時エッチング用ガスが4弗化炭素であれば該エッチ
ング物に作用する物質として、3弗化炭素(CF3)及
びそのイオン、又は単体弗素(F)及びそのイオン等が
考えられる。
ング物に作用する物質として、3弗化炭素(CF3)及
びそのイオン、又は単体弗素(F)及びそのイオン等が
考えられる。
文献(501id5tateE1ectr0nics1
975、V0118、pp1146〜1147)等から
推察すれば前記4弗化炭素(CF4)のグロー放電によ
り、3弗化炭素(CF3)と単体弗素が生成され該3弗
化炭素はほとんど二酸化シリコンのエッチングに作用し
、単体弗素はシリコン並びに二酸化シリコン両者のエッ
チングに作用する。
975、V0118、pp1146〜1147)等から
推察すれば前記4弗化炭素(CF4)のグロー放電によ
り、3弗化炭素(CF3)と単体弗素が生成され該3弗
化炭素はほとんど二酸化シリコンのエッチングに作用し
、単体弗素はシリコン並びに二酸化シリコン両者のエッ
チングに作用する。
従つて何らかの手段により単体弗素のみを吸収し、シリ
コンに至いらしめなければ、シリコンの被工ツチング速
度を低下せしめることが可能であると考えられる。本発
明はシリコン基板の近傍に、前記単体弗素を吸収し得る
物質としてモリブデン(MO)、タングステン4シリコ
ン(Si)等を配置することを基本とする。
コンに至いらしめなければ、シリコンの被工ツチング速
度を低下せしめることが可能であると考えられる。本発
明はシリコン基板の近傍に、前記単体弗素を吸収し得る
物質としてモリブデン(MO)、タングステン4シリコ
ン(Si)等を配置することを基本とする。
該モリブデン、タングステン、シリコン等は高周波電極
上のイオンシース内又はその近傍に配置され前記単体弗
素と化合し弗化モリブデン、弗化タングステン、弗化シ
リコンを形成する。
上のイオンシース内又はその近傍に配置され前記単体弗
素と化合し弗化モリブデン、弗化タングステン、弗化シ
リコンを形成する。
この様にしてシリコン基板に到達する単体弗素の量を減
少せしめることができる。本発明によれば真空容器内に
弗素を含むエツチング用ガスを導入し、該エツチング用
ガスを高周波電力によりグロー放電させてシリコン基板
上に形成された酸化シリコン膜のエツチング処理を行な
うスパツターエツチングにおいて、前記シリコン基板の
近傍にモリブデン、タングステン、又はシリコンからな
る物質を配置してエツチング処理を行なうことを特徴と
するスパツターエツチング方法が提供される。
少せしめることができる。本発明によれば真空容器内に
弗素を含むエツチング用ガスを導入し、該エツチング用
ガスを高周波電力によりグロー放電させてシリコン基板
上に形成された酸化シリコン膜のエツチング処理を行な
うスパツターエツチングにおいて、前記シリコン基板の
近傍にモリブデン、タングステン、又はシリコンからな
る物質を配置してエツチング処理を行なうことを特徴と
するスパツターエツチング方法が提供される。
ここで弗素を含むエツチング用ガスは一般にフレオン(
4)UpOnt社商品名)と称される弗化炭素、弗化塩
化炭化水素、弗化塩化炭素を指すものである。
4)UpOnt社商品名)と称される弗化炭素、弗化塩
化炭化水素、弗化塩化炭素を指すものである。
また前記物質として前記モリブデン、タングステン、シ
リコンが用いられこれ等は網状、板状として用いること
ができる。次に本発明を図面をもつて詳細に説明する。
リコンが用いられこれ等は網状、板状として用いること
ができる。次に本発明を図面をもつて詳細に説明する。
第1図は本発明に係る製造方法を実施するためのスパツ
ターエツチング装置の構造を示す断面図である。同図に
}いて1はペルシャー型真空容器、2は被エツチング物
を支持する電極、3はシールド、4は該シールドと前記
電極2との間を絶縁する絶縁物、5は前記真空容器1内
を排気するための排気口、6は真空容器1内へエツチン
グガスを導入するための導入口、7は高周波電源である
。
ターエツチング装置の構造を示す断面図である。同図に
}いて1はペルシャー型真空容器、2は被エツチング物
を支持する電極、3はシールド、4は該シールドと前記
電極2との間を絶縁する絶縁物、5は前記真空容器1内
を排気するための排気口、6は真空容器1内へエツチン
グガスを導入するための導入口、7は高周波電源である
。
本発明によれば前記電極2上に設置される試料、例えば
表面に二酸化シリコン(SiO2)皮膜が選択的に形成
されたシリコン(Si)基板8土を隔離して覆つてモリ
ブデン(MO)製の網9が配置される。ここで10は該
網9を支持する絶縁体で例えば石英からなる支持体であ
る。この様な構成を有する装置において、真空容器1内
を排気口5から排気し、10→〔TOrr〕にする。
表面に二酸化シリコン(SiO2)皮膜が選択的に形成
されたシリコン(Si)基板8土を隔離して覆つてモリ
ブデン(MO)製の網9が配置される。ここで10は該
網9を支持する絶縁体で例えば石英からなる支持体であ
る。この様な構成を有する装置において、真空容器1内
を排気口5から排気し、10→〔TOrr〕にする。
しかる後ガス導入口6より4弗化炭素(CF4)を10
−2〔TOrr〕程に導入し電極2と大地間に周波数1
3.56〔M′Hz〕電力150(6)の高周波電圧を
印加し、グロー放電によるスパツターエツチング処理を
行つた。この結果前記試料8において表出されているシ
リコン基板部分は80〔人/Min〕のエツチング速度
でエツチングされ、該シリコン基板上の二酸化シリコン
は400〔人/Fnin〕のエツチング速度でエツチン
グされた。
−2〔TOrr〕程に導入し電極2と大地間に周波数1
3.56〔M′Hz〕電力150(6)の高周波電圧を
印加し、グロー放電によるスパツターエツチング処理を
行つた。この結果前記試料8において表出されているシ
リコン基板部分は80〔人/Min〕のエツチング速度
でエツチングされ、該シリコン基板上の二酸化シリコン
は400〔人/Fnin〕のエツチング速度でエツチン
グされた。
一方、前記従来のスパツターエツチング法として第1図
に示す装置において網9をとり除いた状態で前記スパツ
ターエツチング条件をもつてスパツターエツチング処理
を行つた。
に示す装置において網9をとり除いた状態で前記スパツ
ターエツチング条件をもつてスパツターエツチング処理
を行つた。
この結果試料8においてシリコン基板は200〔λ/F
nin〕のエツチング速度でエツチングされ、該シリコ
ン基板上の二酸化シリコンは300〔人廓1n〕のエツ
チング速度でエツチングされた。これ等の結果から明ら
かな如く、従来の方法ではエツチング速度の比RI』s
〜1.5であつたものが本発明に卦いてはRI』s〜5
と大幅に改善される。
nin〕のエツチング速度でエツチングされ、該シリコ
ン基板上の二酸化シリコンは300〔人廓1n〕のエツ
チング速度でエツチングされた。これ等の結果から明ら
かな如く、従来の方法ではエツチング速度の比RI』s
〜1.5であつたものが本発明に卦いてはRI』s〜5
と大幅に改善される。
さらに本発明の他の実施例として、図面の電極2の表面
にタングステン(5)又はシリコン(Si)よりなる板
状の電極カバーをシリコングリースを用いて張り付けて
エツチングを行なつた場合について説明する。
にタングステン(5)又はシリコン(Si)よりなる板
状の電極カバーをシリコングリースを用いて張り付けて
エツチングを行なつた場合について説明する。
本実施例では、活性ガスとして4弗化炭素(CF4)を
20CC/分0.02〔TOrr〕程導入し電極と大地
間に周波数13.56〔MHz〕、電力250(Wlの
高周波を印加して行つた。
20CC/分0.02〔TOrr〕程導入し電極と大地
間に周波数13.56〔MHz〕、電力250(Wlの
高周波を印加して行つた。
被エツチング材料としてシリコン(Si)、酸化シリコ
ン(SiO2)に対するそれぞれのエツチング速度は次
のようになつた。な訃従来例としては、電極2を石英板
でカバーした場合で行なつた。な卦上記実施例のモリブ
デン網9やカバー平板等はそれらの形状に限るわけでな
く他の適宜な形状を選択できる。
ン(SiO2)に対するそれぞれのエツチング速度は次
のようになつた。な訃従来例としては、電極2を石英板
でカバーした場合で行なつた。な卦上記実施例のモリブ
デン網9やカバー平板等はそれらの形状に限るわけでな
く他の適宜な形状を選択できる。
図面は本発明の実施例に係るスパツターエッチグ装置の
構造を示す断面図である。 図におい′(1・・・・・・ペルシャー型真空容器、2
・・・・・・電極、3・・・・・・シールド、4・・・
・・・絶縁物、5・・・・・・排気口、6・・・・・・
ガス導入口、7・・・・・・高周波電極、8・・・・・
・試料、9・・・・・・網、10・・・・・・絶縁物。
構造を示す断面図である。 図におい′(1・・・・・・ペルシャー型真空容器、2
・・・・・・電極、3・・・・・・シールド、4・・・
・・・絶縁物、5・・・・・・排気口、6・・・・・・
ガス導入口、7・・・・・・高周波電極、8・・・・・
・試料、9・・・・・・網、10・・・・・・絶縁物。
Claims (1)
- 1 真空容器内に弗素を含むエッチング用ガスを導入し
、該エッチング用ガスを高周波電力によりグロー放電さ
せてシリコン基板上に形成された酸化シリコン膜のエッ
チング処理を行なうスパッターエッチングにおいて、前
記シリコン基板の近傍にモリブデン、タングステン、又
はシリコンからなる物質を配置してエッチング処理を行
なうことを特徴とするスパッターエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4461376A JPS5946094B2 (ja) | 1976-04-19 | 1976-04-19 | スパツタ−エツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4461376A JPS5946094B2 (ja) | 1976-04-19 | 1976-04-19 | スパツタ−エツチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52127768A JPS52127768A (en) | 1977-10-26 |
JPS5946094B2 true JPS5946094B2 (ja) | 1984-11-10 |
Family
ID=12696283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4461376A Expired JPS5946094B2 (ja) | 1976-04-19 | 1976-04-19 | スパツタ−エツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5946094B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01113497U (ja) * | 1988-01-26 | 1989-07-31 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111617744B (zh) * | 2020-06-09 | 2021-09-21 | 威海世一电子有限公司 | 一种基于Fe-MOFs的磁性多孔碳吸附材料及其制法 |
-
1976
- 1976-04-19 JP JP4461376A patent/JPS5946094B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01113497U (ja) * | 1988-01-26 | 1989-07-31 |
Also Published As
Publication number | Publication date |
---|---|
JPS52127768A (en) | 1977-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09260356A (ja) | ドライエッチング方法 | |
JPH03114226A (ja) | 微細構造デバイスにおけるSiエッチング残留物除去方法 | |
JPH0750419A (ja) | ダイヤモンド電界効果トランジスタ | |
JPH0336300B2 (ja) | ||
JPS61136229A (ja) | ドライエツチング装置 | |
JPS5814507B2 (ja) | シリコンを選択的にイオン食刻する方法 | |
JPS5946094B2 (ja) | スパツタ−エツチング方法 | |
JPS63220525A (ja) | ダイヤモンド半導体のエツチング方法 | |
JPS6065533A (ja) | ドライエッチング方法 | |
JPS6113634A (ja) | プラズマ処理装置 | |
JPH0722149B2 (ja) | 平行平板形ドライエッチング装置 | |
JPS6030098B2 (ja) | スパツタエツチング方法 | |
JPH0760815B2 (ja) | ドライエッチング方法 | |
JPH05259124A (ja) | 半導体装置の製造法 | |
JP3002033B2 (ja) | ドライエッチング方法 | |
JPH04242933A (ja) | 酸化膜形成方法 | |
JP3227812B2 (ja) | ドライエッチング方法 | |
JP3373466B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP3732079B2 (ja) | 試料の表面加工方法 | |
JPH0487329A (ja) | ドライエッチング方法 | |
JPS63124420A (ja) | ドライエツチング方法 | |
JPH0656846B2 (ja) | 半導体基体の処理方法 | |
JPH03131024A (ja) | 半導体のエッチング方法 | |
JPS6231071B2 (ja) | ||
JPH0661198A (ja) | 薄膜素子の製造方法 |