JPS5919468Y2 - Receiving machine - Google Patents
Receiving machineInfo
- Publication number
- JPS5919468Y2 JPS5919468Y2 JP6789479U JP6789479U JPS5919468Y2 JP S5919468 Y2 JPS5919468 Y2 JP S5919468Y2 JP 6789479 U JP6789479 U JP 6789479U JP 6789479 U JP6789479 U JP 6789479U JP S5919468 Y2 JPS5919468 Y2 JP S5919468Y2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- key
- receiver
- operating
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
本考案は記憶装置を具備し受信局を電子的にプノセット
することが出来る受信機に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a receiver equipped with a storage device and capable of electronically setting a receiving station.
このように電子的にプリセットを行なう受信機として、
最近第1図に示すようなシンセサイザー受信機が多用さ
れている。As a receiver that performs electronic presetting in this way,
Recently, synthesizer receivers as shown in FIG. 1 have been widely used.
即ち受信機の局部発振回路1をPLL2で構成し、PL
L2を構成するプログラマブル分周器3の分周比Nを、
並列に接続された分周比設定手段4により変更し、電圧
制御発振器5から所定の局部発振周波数fOを発生させ
同調を行なうもので、分周比設定手段4が掃引パルス発
生回路6よりの掃引パルスを計数するカウンターで構成
され、掃引パルス発生回路6のパルス発生を掃引開始キ
ー7、掃引停止キー8及び受信検出信号Sで制御するこ
とにより自動掃引を行なうことができる。That is, the local oscillation circuit 1 of the receiver is configured with a PLL 2, and the PL
The frequency division ratio N of the programmable frequency divider 3 that constitutes L2 is
The voltage controlled oscillator 5 generates and tunes a predetermined local oscillation frequency fO, which is changed by the frequency division ratio setting means 4 connected in parallel. It is composed of a counter that counts pulses, and automatic sweeping can be performed by controlling the pulse generation of the sweep pulse generation circuit 6 using a sweep start key 7, a sweep stop key 8, and a reception detection signal S.
又RAM(ランダム・アクセス・メモリー)等の記憶装
置9を設け、メモリーキーM及びプリセットキーP1〜
P5によりRAM9の番地指定を行ない、指定した番地
に分周比設定手段4のデ゛−夕を書込むことにより、プ
リセット選局できるよう構成されている。Furthermore, a storage device 9 such as a RAM (random access memory) is provided, and a memory key M and preset keys P1 to
By specifying an address in the RAM 9 using P5 and writing the data of the frequency division ratio setting means 4 to the specified address, preset tuning can be performed.
ところで、このようなシンセサイザー受信機を車載用と
して構成する場合、取付はスペースが限定されている為
前述のように多くの制御キーを設けることが困難となり
、改善が要望されていた。By the way, when configuring such a synthesizer receiver to be mounted on a vehicle, it is difficult to install as many control keys as described above due to the limited mounting space, and improvements have been desired.
従って本考案はこの点に鑑みなされたもので、掃引パル
ス発生回路6を制御する掃引停止キー8が、受信状態に
於いては何等作用しない点に着目し、掃引停止キー8を
メモリーキーとして兼用したことを特徴とする受信機を
提供するものである。Therefore, the present invention was devised in view of this point, and focused on the fact that the sweep stop key 8 that controls the sweep pulse generation circuit 6 has no effect in the receiving state, and the sweep stop key 8 is also used as a memory key. The present invention provides a receiver characterized by the following features.
以下本考案の実施例を第2図と共に説明する。An embodiment of the present invention will be described below with reference to FIG.
尚、第1図と同一構成要素は同一図番で示す。Note that the same components as in FIG. 1 are indicated by the same figure numbers.
掃引パルス発生回路6が、パルス発振器10と、受信検
出信号Sの発生で動作するワンショットマルチバイブレ
ーク−11と、その出力を反転するインバーター12と
、掃引開始キー7がセット端子に接続され、掃引停止キ
ー8がリセット端子に接続されたフリップフロップ13
と、前記パルス発振器10インバーター12及び゛フリ
ップフロップ
入力とし出力が分周比設定手段4に接続されたANDゲ
ート14で構成されている。A sweep pulse generation circuit 6 is connected to a pulse oscillator 10, a one-shot multi-by-break-11 that operates upon the generation of a reception detection signal S, an inverter 12 that inverts its output, and a sweep start key 7 connected to a set terminal to perform a sweep operation. Flip-flop 13 with stop key 8 connected to reset terminal
, the pulse oscillator 10, an inverter 12, and an AND gate 14 whose input is a flip-flop and whose output is connected to the frequency division ratio setting means 4.
又掃引停止キー8のキー信号は、記憶装置9の書込み信
号端子W1〜W5に加えられている。Further, the key signal of the sweep stop key 8 is applied to the write signal terminals W1 to W5 of the storage device 9.
したがって斯る構成よりなる本案の受信機に於いて、掃
引開始キー7が操作されると、フリップフロップ13が
セットされることにより、ANDゲート14が開かれ、
パルス発振器10よりの発振パルスが、分周比設定手段
4に入力されて、分周比設定手段4で計数されると同時
にプログラム分周器3の分周比Nが変更されて掃引が開
始される。Therefore, in the receiver of the present invention having such a configuration, when the sweep start key 7 is operated, the flip-flop 13 is set and the AND gate 14 is opened.
The oscillation pulses from the pulse oscillator 10 are input to the frequency division ratio setting means 4 and are counted by the frequency division ratio setting means 4. At the same time, the frequency division ratio N of the program frequency divider 3 is changed and the sweep is started. Ru.
そして掃引中に放送が受信されると、受信検出信号Sの
発生でワンショットマルチバイブレータ−11が作動さ
れ所定期間出力を発生すると、インバーター12により
その間ANDゲート14を閉じる。When a broadcast is received during sweeping, the one-shot multivibrator 11 is activated by the generation of the reception detection signal S to generate an output for a predetermined period of time, and the inverter 12 closes the AND gate 14 during that period.
したがってその間受信した局を聴取することができる。Therefore, it is possible to listen to stations received during that time.
しかしワンショットマルチバイブレータ−11で決定さ
れる所定期間経過すると、再びANDゲート14が開か
れることにより、分周比設定手段4にパルスが入力され
て再び掃引が開始される。However, after a predetermined period determined by the one-shot multivibrator 11 has elapsed, the AND gate 14 is opened again, and a pulse is input to the frequency division ratio setting means 4 to start sweeping again.
これが所謂自動掃引に於ける一時停止機能で、一時停止
中に受信中の局を継続して受信したい場合には、掃引停
止キー8を操作すると、フリップフロップ13がリセッ
トされてANDゲート14が閉じられ分周比設定手段4
へのパルス入力が遮断されることにより、継続して受信
することが出来る。This is the so-called pause function in automatic sweep. If you want to continue receiving the station you are currently receiving during pause, operate the sweep stop key 8 to reset the flip-flop 13 and close the AND gate 14. Frequency division ratio setting means 4
By cutting off the pulse input to the receiver, continuous reception is possible.
次に前述のようにして受信している局を、記憶装置9に
記憶するプリセット動作は、先ず掃引停止キー8を操作
し書込み信号W1〜W5を発生し、記憶装置9を書込み
可能状態に設定後、プリセットキーP1〜P5の内所望
のキー操作すれば、操作されたブリケットキーで選択さ
れた番地に分周比設定手段4の値が記憶される。Next, in the preset operation of storing the station being received in the storage device 9 as described above, first operate the sweep stop key 8 to generate write signals W1 to W5, and set the storage device 9 to a writable state. Thereafter, by operating a desired key among the preset keys P1 to P5, the value of the frequency division ratio setting means 4 is stored at the address selected by the operated briquette key.
したがって例えばプリセットキーP1が操作されると、
アドレス信号AD1の発生でA番地が選択され、分周比
設定手段4の値即ち現在受信中の局がA番地に記憶され
る。Therefore, for example, when preset key P1 is operated,
The A address is selected by the generation of the address signal AD1, and the value of the frequency division ratio setting means 4, ie, the station currently being received, is stored at the A address.
このようにして掃引動作とプリセット動作を繰り返すこ
とにより、図示の場合5局迄受信局を記憶することが出
来る。By repeating the sweep operation and preset operation in this way, up to five receiving stations can be stored in the case shown.
尚、掃引停止キー8が操作されると、フリップフロップ
13をリセットする信号と記憶装置9の書込み信号W1
〜W5が同時に発生されるが、掃引中に操作された場合
には、その時プリセツトキーP1〜P5が同時に操作さ
れることはない為フリップフロップ13のリセット信号
として作用し記憶装置9には何等影響しない。Note that when the sweep stop key 8 is operated, a signal for resetting the flip-flop 13 and a write signal W1 for the storage device 9 are generated.
~W5 are generated at the same time, but if they are operated during the sweep, since the preset keys P1 to P5 are not operated at the same time, they act as a reset signal for the flip-flop 13 and have no effect on the storage device 9. .
一方受信中に操作された場合には既にフリップフロップ
13はリセットされている為、書込み信号W1〜W5と
して作用しフリップフロップ13には何等影響を与えな
い。On the other hand, when operated during reception, since the flip-flop 13 has already been reset, it acts as write signals W1 to W5 and has no effect on the flip-flop 13.
このようにして記憶された局を呼び出す場合は所望のプ
リセットキーを操作することにより、プリセットイネー
ブル信号PEの発生で、記憶装置9の選択された番地の
デ゛−夕が分周比設定手段4に読み出され、記憶してい
た局の受信を行なう。When calling up a station stored in this manner, by operating a desired preset key, the data at the selected address in the storage device 9 is set by the frequency division ratio setting means 4 upon generation of the preset enable signal PE. The station that was read out and stored is received.
尚、前述の説明では、記憶装置9に書込む場合掃引停止
キー8とプリセットキーP1〜P5を同時に操作する必
要があるが、掃引停止キー8の操作で作動されるワンシ
ョットマルチバイブレータ−を設け、この出力を書込み
信号W1〜W5とすれば、同時操作は必要なくなり、操
作が簡単化される。In the above explanation, when writing to the storage device 9, it is necessary to operate the sweep stop key 8 and the preset keys P1 to P5 at the same time. , if these outputs are used as write signals W1 to W5, simultaneous operations are not required and the operation is simplified.
上述の如く、本考案の受信機は、受信中は何等作用しな
い掃引停止キーを、メモリーキーとして兼用したもので
、取付スペースが限定されている車載用受信機に好適な
るものである。As mentioned above, in the receiver of the present invention, the sweep stop key, which does not function during reception, doubles as a memory key, and is suitable for vehicle-mounted receivers where installation space is limited.
第1図はシンセサイザー受信機の従来例を示す図、第2
図は本考案の受信機の構成を示す図である。
士・・・・・局部発振回路、2・・・・・・PLL、4
・・・・・・分周比設定手段、6・・・・・・掃引パル
ス発生回路、9・・・・・・記憶装置。Figure 1 shows a conventional example of a synthesizer receiver, Figure 2 shows a conventional example of a synthesizer receiver.
The figure shows the configuration of a receiver according to the present invention.・・・Local oscillation circuit, 2・・・・PLL, 4
. . . Frequency division ratio setting means, 6 . . . Sweep pulse generation circuit, 9 . . . Storage device.
Claims (1)
作で掃引を停止する掃引機能を具備すると共に、プリセ
ットキーの操作で受信局を記憶する記憶装置から所定の
アドレスに対応した記憶内容である受信局を呼び出す記
憶機能を具備した受信機に於いて、前記掃引停止キーの
操作で前記記憶装置を書き込み可能状態とする手段を具
備したことを特徴とする受信機。It has a sweep function that starts the sweep by operating the sweep start key and stops the sweep by operating the sweep stop key.It also has a sweep function that starts sweeping by operating the sweep start key and stops the sweep by operating the sweep stop key. 1. A receiver equipped with a memory function for calling up a certain receiving station, characterized in that the receiver is equipped with means for making the memory device into a writable state by operating the sweep stop key.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6789479U JPS5919468Y2 (en) | 1979-05-21 | 1979-05-21 | Receiving machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6789479U JPS5919468Y2 (en) | 1979-05-21 | 1979-05-21 | Receiving machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55168254U JPS55168254U (en) | 1980-12-03 |
JPS5919468Y2 true JPS5919468Y2 (en) | 1984-06-05 |
Family
ID=29301782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6789479U Expired JPS5919468Y2 (en) | 1979-05-21 | 1979-05-21 | Receiving machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5919468Y2 (en) |
-
1979
- 1979-05-21 JP JP6789479U patent/JPS5919468Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55168254U (en) | 1980-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4081752A (en) | Digital frequency synthesizer receiver | |
CA1199434A (en) | Radio receiver of electronic tuning system | |
JPS636165B2 (en) | ||
US4085372A (en) | Channel selecting apparatus for a television receiver with an electronic tuner | |
US4403344A (en) | Receiver having program reserving function | |
JPS5919468Y2 (en) | Receiving machine | |
JPS601974B2 (en) | preset receiver | |
US4267603A (en) | Memory control circuit | |
US4207531A (en) | Tuning control system of radio receiver | |
JPH0362048B2 (en) | ||
JPS5938750Y2 (en) | synthesizer receiver | |
JPS6016115Y2 (en) | preset receiver | |
JPS6234178B2 (en) | ||
JPS6010118Y2 (en) | preset receiver | |
US4119915A (en) | Electronic tuning system for radio receivers, with digital memorization of the signal frequency | |
JPS6058606B2 (en) | multi band receiver | |
JPS5446415A (en) | Automatic channel selector | |
JPH0611650Y2 (en) | Preset receiver | |
JPS587721Y2 (en) | synthesizer receiver | |
JPH0741214Y2 (en) | Radio receiver | |
JPS61203714A (en) | Automatic storage device for electronic channel selection | |
JPS6086907A (en) | Radio receiver having search tuning circuit | |
JPS6230345Y2 (en) | ||
JPH0328597Y2 (en) | ||
JPS6012368Y2 (en) | multi band receiver |