JPS6230345Y2 - - Google Patents
Info
- Publication number
- JPS6230345Y2 JPS6230345Y2 JP10268180U JP10268180U JPS6230345Y2 JP S6230345 Y2 JPS6230345 Y2 JP S6230345Y2 JP 10268180 U JP10268180 U JP 10268180U JP 10268180 U JP10268180 U JP 10268180U JP S6230345 Y2 JPS6230345 Y2 JP S6230345Y2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- lsi
- frequency
- terminal
- sweep speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010408 sweeping Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
この考案は、自動掃引選局機能付きのPLL周波
数シンセサイザ方式のラジオ受信機において、
PLL周波数シンセサイザ用LSIの掃引スピード設
定用端子と掃引操作信号入力端子との間に、ダイ
オードと抵抗との直列回路を設けるのみの簡単な
構成により、自動掃引の掃引スピードを２段階に
可変できるようにしたラジオ受信機に関する。[Detailed description of the invention] This invention is a PLL frequency synthesizer type radio receiver with an automatic sweep tuning function.
The sweep speed of automatic sweep can be varied in two stages by simply installing a series circuit of a diode and a resistor between the sweep speed setting terminal of the PLL frequency synthesizer LSI and the sweep operation signal input terminal. Regarding radio receivers.
一般に、掃引選局機能付きのこのPLL周波数シ
ンセサイザ方式のラジオ受信機は、PLL周波数シ
ンセサイザ用LSI、たとえば型番TC9131PのLSI
を用いて形成され、該LSIの掃引操作信号入力端
子とアースとの間に設けられた掃引キースイツチ
をオン操作し、LSIの掃引操作信号入力端子に一
定時間以上ローレベル信号を印加すると、自動掃
引による受信選局が開始され、放送周波数に同調
した時に掃引動作を停止し、自動選局を行なえる
ようになつている。 In general, this PLL frequency synthesizer type radio receiver with a sweep tuning function uses a PLL frequency synthesizer LSI, for example, an LSI with model number TC9131P.
When the sweep key switch, which is formed using a When the receiver tunes in and tunes to the broadcast frequency, the sweep operation is stopped and automatic tuning can be performed.
ところで掃引スピードは、LSIの掃引スピード
設定用端子とアースとの間に設けられた回路の時
定数にもとづき、所定の一定スピードに固定され
ている。 Incidentally, the sweep speed is fixed at a predetermined constant speed based on the time constant of a circuit provided between the sweep speed setting terminal of the LSI and the ground.
したがつて、常に一定スピードの掃引動作の受
信選局のみが行なわれ、たとえば使用者の好みな
どによつて受信選局のスピードを可変することが
できない問題点がある。 Therefore, only a station is selected by sweeping at a constant speed, and the speed of the station cannot be varied according to the user's preference, for example.
この考案は、前記従来の問題点に留意してなさ
れたものであり、簡単な構成により自動掃引の掃
引スピードを２段階に可変し、使用性の向上を図
るものである。 This invention was made in consideration of the above-mentioned conventional problems, and aims to improve usability by varying the automatic sweep speed in two stages with a simple configuration.
つぎにこの考案を、その１実施例を示した図面
とともに詳細に説明する。 Next, this invention will be explained in detail with reference to drawings showing one embodiment thereof.
図において、破線で囲つた部分はPLL周波数シ
ンセサイザ用LSI（Ｌ）であり、たとえば型番
TC9131PのLSIからなる。ANT、RF、MIX、
IF、DETはアンテナ、高周波増幅回路、混合回
路、中間周波増幅回路および復調回路、PMC、
PCC、OSC1、LPF、VCOはLSI（Ｌ）に設けら
れたプログラマブルカウンタ、位相比較回路、基
準信号発生器、ローパスフイルタおよび電圧制御
発振器であり、周知のPLL回路を形成し、電圧制
御発振器VCOから出力される局部発振周波数信
号が混合回路MIXに入力されて同調がとられる。 In the figure, the part surrounded by a broken line is the PLL frequency synthesizer LSI (L), for example, the model number
Consists of TC9131P LSI. ANT, RF, MIX,
IF, DET are antennas, high frequency amplification circuits, mixing circuits, intermediate frequency amplification circuits and demodulation circuits, PMC,
PCC, OSC 1 , LPF, and VCO are a programmable counter, a phase comparison circuit, a reference signal generator, a low-pass filter, and a voltage-controlled oscillator provided in the LSI (L), and form a well-known PLL circuit, and the voltage-controlled oscillator VCO The local oscillation frequency signal output from the oscillator is input to the mixing circuit MIX and tuned.
OSC2はLSI（Ｌ）に設けられた掃引パルス発
生器であり、入力端子がLSI（Ｌ）２番ピンから
なる掃引スピード設定用端子２に設続されてい
る。FFはLSI（Ｌ）に設けられた掃引制御回路
であり、フリツプフロツプからなりセツト端子Ｓ
がLSI（Ｌ）の３番ピンからなる掃引操作信号入
力端子３に接続されるとともに、リセツト端子Ｒ
がLSI（Ｌ）の４番ピンからなる自動停止用端子
４を介して中間周波増幅回路IFに接続されてい
る。ＡはLSI（Ｌ）に設けられたアンドゲートで
あり、両入力端子が掃引パルス発生器OSC2の出
力端子および掃引制御回路FFの出力端子Ｑに接
続されている。UPCはLSI（Ｌ）に設けられたア
ツプカウンタであり、入力端子がアンドゲートＡ
の出力端子に接続されるとともに出力端子がプロ
グラマブルカウンタPMCに接続され、カウンタ
PMCの分周比を設定する。 OSC 2 is a sweep pulse generator provided in the LSI (L), and its input terminal is connected to the sweep speed setting terminal 2 consisting of the second pin of the LSI (L). FF is a sweep control circuit provided in the LSI (L), which consists of a flip-flop and has a set terminal S.
is connected to the sweep operation signal input terminal 3 consisting of pin 3 of the LSI (L), and the reset terminal R
is connected to the intermediate frequency amplification circuit IF via an automatic stop terminal 4 consisting of pin 4 of the LSI (L). A is an AND gate provided in the LSI (L), and both input terminals are connected to the output terminal of the sweep pulse generator OSC 2 and the output terminal Q of the sweep control circuit FF. UPC is an up counter provided in LSI (L), and the input terminal is AND gate A.
is connected to the output terminal of the programmable counter PMC, and the output terminal is connected to the programmable counter PMC.
Set the PMC frequency division ratio.
ＭはLSI（Ｌ）に設けられた分周比記憶用のメ
モリであり、RAMなどからなり、信号入力端子
SIがプログラマブルカウンタPMCに接続され、
かつ信号出力端子SOがアツプカウンタUPCに接
続されている。 M is a memory for storing the frequency division ratio provided in the LSI (L), consisting of RAM, etc., and a signal input terminal.
SI is connected to programmable counter PMC,
And the signal output terminal SO is connected to the up counter UPC.
S1はメモリＭの書き込み用端子Ｗとアースとの
間に設けられたメモリスイツチ、S1〜S5はメモリ
Ｍの第１ないし第４アドレス指定端子AD1〜AD4
とアースとの間にそれぞれ設けられた第１ないし
第４プリセツトスイツチである。 S1 is a memory switch provided between the write terminal W of the memory M and the ground, and S1 to S5 are the first to fourth address designation terminals of the memory M, AD1 to AD4.
and the ground, respectively.
SWは掃引操作信号入力端子３とアースとの間
に設けられた掃引キースイツチ、Ｃ，R1は掃引
スピード設定用端子とアースとの間に並列に設け
られた掃引スピードの設定用のコンデンサ、第１
抵抗、Ｄ，R2は掃引スピード設定用端子２と掃
引操作信号入力端子３との間に直列に設けられた
逆流防止用のダイオード、掃引スピードの可変用
の第２抵抗であり、端子２にダイオードＤのカソ
ードが接続されている。 SW is a sweep key switch provided between the sweep operation signal input terminal 3 and ground; C, R 1 are capacitors for setting the sweep speed provided in parallel between the sweep speed setting terminal and ground; 1
Resistors D and R2 are a diode for preventing backflow, which is connected in series between the sweep speed setting terminal 2 and the sweep operation signal input terminal 3, and a second resistor for varying the sweep speed. The cathode of diode D is connected.
なお、ダイオードＤ、第２抵抗R2の直列回路
が従来のラジオ受信機にあらたに付加された回路
である。 Note that the series circuit of diode D and second resistor R2 is a new circuit added to the conventional radio receiver.
つぎに、前記実施例の動作について説明する。 Next, the operation of the above embodiment will be explained.
いま、掃引キースイツチSWをオン操作し、自
動掃引動作させるに必要な所定の短時間だけ押圧
すると、掃引制御回路FFの出力信号がハイレベ
ルに保持され、アンドゲートＡが開かれる。な
お、所定の短時間は自動掃引による受信選局期間
より十分短い期間である。 Now, when the sweep key switch SW is turned on and pressed for a predetermined short period of time necessary for an automatic sweep operation, the output signal of the sweep control circuit FF is held at a high level, and the AND gate A is opened. Note that the predetermined short time is a period sufficiently shorter than the reception channel selection period by automatic sweep.
一方、掃引パルス発生器OSC2は、掃引スピー
ド設定用端子２とアースとの間の素子の時定数に
よつて設定される周波数の掃引パルスを出力す
る。 On the other hand, the sweep pulse generator OSC 2 outputs a sweep pulse of a frequency set by the time constant of the element between the sweep speed setting terminal 2 and the ground.
ところで前述の所定の短時間が短いため、掃引
動作の間の掃引スピード設定用端子２とアースと
の間の素子にもとづく時定数が、操作キースイツ
チSWのオン操作後の時定数、すなわちコンデン
サＣと第１抵抗R1の時定数になり、掃引パルス
発生器OSC2からアツプカウンタUPCに、コンデ
ンサＣと第１抵抗R1とによつて定まる一定周波
数、すなわち従来と同様の一定周波数の掃引パル
スが出力される。 By the way, since the above-mentioned predetermined time is short, the time constant based on the element between the sweep speed setting terminal 2 and the ground during the sweep operation is the time constant after the operation key switch SW is turned on, that is, the capacitor C. The time constant of the first resistor R1 is the same as that of the conventional one, and a sweep pulse with a constant frequency determined by the capacitor C and the first resistor R1 is sent from the sweep pulse generator OSC2 to the up counter UPC. Output.
そしてアツプカウンタUPCが、掃引パルス発
生器OSC2から出力された掃引パルスをアツプカ
ウントし、カウンタUPCの出力信号により、ア
ツプカウントする毎に、プログラマブルカウンタ
PMCの分周比が順次変更され、電圧制御発振器
VCOから出力される局部発振周波数が順次に可
変され、受信周波数がたとえば9KHz間隔で高い
周波数にシフトするように自動掃引制御され、
PLL周波数シンセサイザ方式の自動掃引の受信選
局が行なわれる。 Then, the up counter UPC counts up the sweep pulses output from the sweep pulse generator OSC 2 , and each time it counts up, the programmable counter
The frequency division ratio of PMC is changed sequentially, and the voltage controlled oscillator
The local oscillation frequency output from the VCO is sequentially varied, and automatic sweep control is performed so that the reception frequency is shifted to a higher frequency at intervals of, for example, 9KHz.
Automatic sweep reception selection using a PLL frequency synthesizer method is performed.
なお、プログラマブルカウンタPMCが可変分
周器として動作し、電圧制御発振器VCOの局部
発振周波数が、プログラマブルカウンタPMCの
変更された分周比に基づいて順次に可変分周さ
れ、この局部発振周波数の分周出力が、位相比較
回路PCCにおいて基準信号発生器OSC1から出力
される基準信号の基準周波数と比較され、この比
較による位相差に応じた信号電圧が、ローパスフ
イルタLPFを通じて電圧制御発振器VCOへ帰還
され、電圧制御発振器VCOから混合回路MIXに
対し出力される局部発振周波数がPLL制御され
る。 Note that the programmable counter PMC operates as a variable frequency divider, and the local oscillation frequency of the voltage controlled oscillator VCO is variably divided sequentially based on the changed division ratio of the programmable counter PMC. The frequency output is compared with the reference frequency of the reference signal output from the reference signal generator OSC 1 in the phase comparison circuit PCC, and the signal voltage according to the phase difference resulting from this comparison is fed back to the voltage controlled oscillator VCO through the low-pass filter LPF. The local oscillation frequency output from the voltage controlled oscillator VCO to the mixing circuit MIX is controlled by the PLL.
そして掃引中に放送が受信されると、中間周波
増幅回路IFからハイレベルの放送受信検出信号
が出力され、かつ掃引制御回路FFのリセツト端
子Ｒに入力され、掃引制御回路FFがリセツト状
態となつてアンドゲートＡが閉じられ、受信選局
が終了するとともに、プログラマブルカウンタ
PMCの分周比が固定され、受信周波数が放送の
受信周波数にPLLロツクされる。 When a broadcast is received during sweeping, a high-level broadcast reception detection signal is output from the intermediate frequency amplifier circuit IF and input to the reset terminal R of the sweep control circuit FF, so that the sweep control circuit FF enters the reset state. AND gate A is closed, reception tuning is completed, and the programmable counter
The PMC frequency division ratio is fixed, and the receiving frequency is PLL-locked to the broadcasting receiving frequency.
すなわち、掃引キースイツチSWを瞬時オン操
作するのみによつて受信選局を行なう場合は、コ
ンデンサＣと第１抵抗R1により決定される掃引
パルスの周波数にもとづき、自動掃引スピードが
決定され、従来と同様の一定スピードに固定さ
れ、該一定スピードの自動掃引で受信選局が行な
われる。 In other words, when selecting a reception station by turning on the sweep key switch SW momentarily, the automatic sweep speed is determined based on the frequency of the sweep pulse determined by the capacitor C and the first resistor R1 , The speed is fixed at a similar constant speed, and reception selection is performed by automatic sweeping at the constant speed.
なお、掃引パルスの発振周波数をとすれば、
前記一定スピードは／2step／secの式で表わさ
れ、また、掃引キースイツチSWをオン操作する
前記短時間は、20／ secの式で表わされる。 Furthermore, if the oscillation frequency of the sweep pulse is
The constant speed is expressed by the formula /2step/sec, and the short time during which the sweep key switch SW is turned on is expressed by the formula 20/sec.
つぎに、掃引キースイツチSWのオン操作時を
長くし、自動掃引動作が開始されたのちもさらに
スイツチSWを押圧しオンし続けて受信選局を行
なうか、または前記一定スピードの受信選局途中
に掃引キースイツチSWを再びオン操作して前記
短時間より長い時間オンした場合は、掃引キース
イツチSWがオンする間に、掃引スピード設定用
端子２とアースとの間にコンデンサＣ、第１抵抗
R1とともに第２抵抗R2が並列接続され、掃引パ
ルスの周波数が、コンデンサＣおよび第１、第
２抵抗R1，R2により決定され、この場合、両抵
抗R1，R2の合成抵抗値が小さくなり、掃引スピ
ード設定用端子２とアースとの間の時定数が第２
抵抗R2のないとき、すなわち前述の一定スピー
ドのときより小さくなり、掃引パルスの周波数
が高くなつて掃引スピードが前記一定スピードよ
り高速に可変される。 Next, the sweep key switch SW is turned on for a longer period of time, and even after the automatic sweep operation has started, the switch SW is further pressed and turned on to perform reception tuning, or during reception tuning at the above-mentioned constant speed. If the sweep key switch SW is turned on again and kept on for a longer time than the short time mentioned above, connect the capacitor C and the first resistor between the sweep speed setting terminal 2 and the ground while the sweep key switch SW is turned on.
A second resistor R 2 is connected in parallel with R 1 , and the frequency of the sweep pulse is determined by the capacitor C and the first and second resistors R 1 and R 2. In this case, the combined resistance of both resistors R 1 and R 2 The value becomes smaller, and the time constant between sweep speed setting terminal 2 and ground becomes the second
It is smaller than when the resistor R 2 is not provided, that is, when the speed is constant as described above, and the frequency of the sweep pulse is increased, so that the sweep speed is varied to be higher than the constant speed.
なお、実測によると、１μＦのコンデンサＣと
70KΩの第１抵抗R1とによつて設定される場合
は、掃引パルスの周波数が20Hzになつて掃引ス
ピードが10step／secになり、また、掃引キース
イツチSWをオン操作する前記短時間が1secにな
る。 According to actual measurements, a capacitor C of 1 μF and
When set by the first resistor R1 of 70KΩ, the frequency of the sweep pulse becomes 20Hz, the sweep speed becomes 10 steps/sec, and the short time for turning on the sweep key switch SW becomes 1 second. Become.
一方、コンデンサＣと合成抵抗値30KΩの第１
および第２抵抗R1，R2とによつて設定される場
合は、周波数が50Hzになつて掃引スピードが
25step／secに可変され、このとき掃引キースイ
ツチSWをオン操作する時間は0.4sec以上にな
る。 On the other hand, the first capacitor C and the combined resistance value 30KΩ
and second resistors R 1 and R 2 , the frequency becomes 50Hz and the sweep speed increases.
It is varied at 25 steps/sec, and at this time, the time to turn on the sweep key switch SW is 0.4 seconds or more.
すなわち、掃引キースイツチSWがオンする間
には、掃引パルスの周波数がオフする間より高
くなり、掃引スピードが高速に可変される。 That is, while the sweep key switch SW is on, the frequency of the sweep pulse is higher than when it is off, and the sweep speed is varied at high speed.
したがつて、掃引キースイツチSWをオンに保
持して受信選局を行なう場合には、掃引キースイ
ツチSWを瞬時オン操作して受信選局を行なう場
合より掃引スピードが高速になり、高速の自動掃
引による受信選局が行なわれる。 Therefore, if you tune in by keeping the sweep key switch SW on, the sweep speed will be faster than if you tune in by turning the sweep key switch SW on momentarily, and Reception channel selection is performed.
また、掃引キースイツチSWを瞬時オン操作し
て前記一定スピードの自動掃引動作を行なつてい
る間に、掃引キースイツチSWを再びオン操作す
ると、このときにも掃引スピードが高速になり受
信選局中に掃引スピードが可変されて高速の自動
掃引の受信選局が行なわれる。 Furthermore, if the sweep key switch SW is turned on again while the sweep key switch SW is turned on instantaneously to perform the automatic sweep operation at the constant speed, the sweep speed becomes high at this time as well. The sweep speed is varied to perform high-speed automatic sweep reception selection.
ところで実施例の受信機は、自動掃引による受
信選局の機能とともに、プリセツト選局による受
信選局の機能を有し、受信している局をメモリＭ
に記憶するプリセツト動作は、つぎに説明するよ
うにして行われる。 By the way, the receiver of the embodiment has a reception tuning function by automatic sweep as well as reception tuning function by preset tuning, and stores the receiving station in the memory M.
The preset operation for storing data is performed as described below.
すなわち、メモリスイツチS1をオンしてメモリ
Ｍの書き込み用端子Ｗをアースすることにより、
メモリＭを書き込み可能状態に設定し、その後、
所望のプリセツトスイツチS2〜S5を操作すれば、
プリセツトスイツチS2〜S5により選択されたメモ
リＭの番地にプログラマブルカウンタPMCの受
信中の局の値が記憶され、プリセツト動作が行な
われる。 That is, by turning on the memory switch S1 and grounding the write terminal W of the memory M,
Set memory M to writable state, and then
By operating the desired preset switches S 2 to S 5 ,
The value of the receiving station of the programmable counter PMC is stored in the address of the memory M selected by the preset switches S2 to S5 , and a preset operation is performed.
なお、実施例の場合は、掃引動作とプリセツト
動作を繰り返すことにより、５局まで受信局がプ
リセツト記憶される。 In the case of the embodiment, up to five receiving stations are preset stored by repeating the sweep operation and the preset operation.
一方、メモリＭに記憶された局を読み出してプ
リセツト受信選局する場合は、所望のプリセツト
スイツチS2〜S5を押圧することにより、プリセツ
トイネーブル信号の発生でメモリＭの選択された
番地のデータが、アツプカウンタUPCに読み出
され、記憶していた局の受信が行なわれる。 On the other hand, when reading a station stored in memory M and selecting a preset reception station, by pressing the desired preset switch S2 to S5 , the preset enable signal is generated and the selected address in memory M is selected. The data is read out to the up counter UPC, and reception of the stored station is performed.
したがつて、LSI（Ｌ）の掃引スピード設定用
端子２と掃引操作信号入力端子３との間に、ダイ
オードＤと第２抵抗R2との直列回路を付加する
のみにより、掃引キースイツチSWを用いて自動
掃引の掃引スピードを２段階に可変することがで
き、使用性が著しく向上する。 Therefore, by simply adding a series circuit of a diode D and a second resistor R2 between the sweep speed setting terminal 2 and the sweep operation signal input terminal 3 of the LSI (L), it is possible to use the sweep key switch SW. The automatic sweep speed can be varied in two stages, significantly improving usability.
以上のように、この考案のラジオ受信機による
と、PLL周波数シンセサイザ用SLIの掃引操作信
号入力端子とアースとの間に設けられた掃引キー
スイツチのオン操作により、前記LSIの掃引にス
ピード設定用端子とアースとの間に設けられた掃
引スピードの設定用のコンデンサと第１抵抗との
並列回路によつて設定された掃引スピードの自動
掃引で受信選局を行なう自動掃引機能付きのラジ
オ受信機において、前記掃引スピード設定用端子
と前記掃引操作信号入力端子との間に、逆流防止
用のダイオードと前記掃引スピードの可変用の第
２抵抗と直列回路を設けたことにより、極めて簡
単な構成で自動掃引の掃引スピードを、掃引キー
スイツチの操作のみで２段階に可変でき、使用性
を著しく向上できるものである。 As described above, according to the radio receiver of this invention, by turning on the sweep key switch provided between the sweep operation signal input terminal of the SLI for the PLL frequency synthesizer and the ground, the speed setting terminal is applied to the sweep of the LSI. In a radio receiver with an automatic sweep function that performs reception selection by automatic sweeping at a sweep speed set by a parallel circuit of a sweep speed setting capacitor and a first resistor provided between the ground and the ground. , by providing a series circuit with a diode for preventing backflow and a second resistor for varying the sweep speed between the sweep speed setting terminal and the sweep operation signal input terminal, automatic operation can be performed with an extremely simple configuration. The sweep speed of the sweep can be varied in two stages simply by operating the sweep key switch, and usability can be significantly improved.
図面はこの考案のラジオ受信機の１実施例のブ
ロツク図である。
Ｌ……PLL周波数シンセサイザ用LSI、SW…
…掃引キースイツチ、２……掃引スピード設定用
端子、３……掃引操作信号入力端子、R1，R2…
…第１、第２抵抗、Ｄ……ダイオード、Ｃ……コ
ンデンサ。
The drawing is a block diagram of one embodiment of the radio receiver of this invention. L...PLL frequency synthesizer LSI, SW...
...Sweep key switch, 2...Sweep speed setting terminal, 3...Sweep operation signal input terminal, R 1 , R 2 ...
...first and second resistors, D...diode, C...capacitor.
Claims (1)
入力端子とアースとの間に設けられた掃引キース
イツチのオン操作により、前記LSIの掃引スピー
ド設定用端子とアースとの間に設けられた掃引ス
ピードの設定用のコンデンサと第１抵抗との並列
回路によつて設定された掃引スピードの自動掃引
で受信選局を行なう自動掃引機能付きのラジオ受
信機において、前記掃引スピード設定用端子と前
記掃引操作信号入力端子との間に、逆流防止用の
ダイオードと前記掃引スピードの可変用の第２抵
抗との直列回路を設けたラジオ受信機。 When the sweep key switch provided between the sweep operation signal input terminal of the PLL frequency synthesizer LSI and ground is turned on, the sweep speed setting terminal provided between the sweep speed setting terminal of the LSI and ground is turned on. In a radio receiver with an automatic sweep function that performs reception selection by automatic sweeping at a sweep speed set by a parallel circuit of a capacitor and a first resistor, the sweep speed setting terminal and the sweep operation signal input terminal A radio receiver, in which a series circuit including a diode for preventing backflow and a second resistor for varying the sweep speed is provided between the radio receivers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10268180U JPS6230345Y2 (en) | 1980-07-19 | 1980-07-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10268180U JPS6230345Y2 (en) | 1980-07-19 | 1980-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5726129U JPS5726129U (en) | 1982-02-10 |
| JPS6230345Y2 true JPS6230345Y2 (en) | 1987-08-04 |
Family
ID=29464101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10268180U Expired JPS6230345Y2 (en) | 1980-07-19 | 1980-07-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230345Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114632U (en) * | 1983-01-20 | 1984-08-02 | 三洋電機株式会社 | Receiving machine |
-
1980
- 1980-07-19 JP JP10268180U patent/JPS6230345Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5726129U (en) | 1982-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4088959A (en) | Multiple-band digital frequency synthesizer receiver | |
| JP3345114B2 (en) | High frequency signal receiver | |
| US4490688A (en) | Digital and analog phase detector for a frequency synthesizer | |
| CN101088222A (en) | Apparatus and method of oscillating wideband frequency | |
| US4142158A (en) | Frequency selection receiver with variable time constant control loop | |
| US4403344A (en) | Receiver having program reserving function | |
| US4061980A (en) | Radio receiver with plural converters and frequency control | |
| JPS6230345Y2 (en) | ||
| JPS601974B2 (en) | preset receiver | |
| NL7906247A (en) | TUNING CONTROLLER. | |
| US4201945A (en) | Phase comparing apparatus | |
| JPS6123697B2 (en) | ||
| JPH0362048B2 (en) | ||
| JPS5925526B2 (en) | Channel selection device | |
| JP2755842B2 (en) | Superheterodyne receiver and its adjusting device | |
| JPS5938750Y2 (en) | synthesizer receiver | |
| JPS6110368Y2 (en) | ||
| JPS593616Y2 (en) | Sweep type tuning device | |
| JPS6236361Y2 (en) | ||
| JPS5818354Y2 (en) | synthesizer receiver | |
| JP2578951B2 (en) | Antenna tuning control circuit | |
| JPS6234177B2 (en) | ||
| JPS6214136B2 (en) | ||
| JPS6132852B2 (en) | ||
| JPS6035302Y2 (en) | automatic tuning circuit |