JPH0328597Y2 - - Google Patents
Info
- Publication number
- JPH0328597Y2 JPH0328597Y2 JP3770986U JP3770986U JPH0328597Y2 JP H0328597 Y2 JPH0328597 Y2 JP H0328597Y2 JP 3770986 U JP3770986 U JP 3770986U JP 3770986 U JP3770986 U JP 3770986U JP H0328597 Y2 JPH0328597 Y2 JP H0328597Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- frequency
- shift
- channel selection
- operated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 28
- 238000001514 detection method Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、所定の周波数データを分周器に設定
することにより受信周波数を作成するシンセサイ
ザ方式のラジオ受信機に関し、特に予め放送局の
周波数に選局スイツチをセツトしておき、該選局
スイツチを操作することにより即座に所望の放送
が受信出来るプリセツト選局機能付のラジオ受信
機に関する。[Detailed description of the invention] (a) Field of industrial application The present invention relates to a synthesizer-type radio receiver that creates a reception frequency by setting predetermined frequency data in a frequency divider, and particularly relates to a synthesizer-type radio receiver that creates a reception frequency by setting predetermined frequency data in a frequency divider. The present invention relates to a radio receiver with a preset tuning function that allows a user to immediately receive a desired broadcast by setting a tuning switch to a frequency and operating the tuning switch.
(ロ) 従来の技術
ラジオ受信機としては、例えば特公昭60−
57775号公報に記載される如く、局部発振器を電
圧制御発振器で構成し、該局部発振器からの局部
発振周波数を分周器により分周した後、位相比較
器により該分周された局部発振周波数と基準周波
数とを位相比較し、その位相差に応じて発生され
る電圧を制御電圧として前記局部発振器に印加す
ることにより局部発振周波数を所定の周波数にし
て受信周波数を作成するシンセサイザ方式のもの
が公知である。前記シンセサイザ方式のラジオ受
信機は、前記分周器に受信周波数の周波数データ
となる分周比を与えることにより受信周波数が得
られるので、所定の周波数データを予めメモリー
に記憶させておき、この周波数データを適宜読み
出して前記分周器にセツトすれば、所望の受信周
波数を得ることが出来る。その為、前記シンセサ
イザ方式のラジオ受信機は、通常プリセツト選局
と言われる選局機能を有し、予め放送局の周波数
(放送周波数)に対応した周波数データをメモリ
ーに記憶させておき、所定の選局スイツチを操作
することにより即座に所望の放送が受信出来る様
に成されている。ここで、周波数データのメモリ
ーへの書き込みは、一般に周波数データを書き込
む為に設けられたメモリースイツチをオンしなが
ら、前記選局スイツチの中の任意のスイツチを操
作することにより行われ、周波数データのメモリ
ーからの読み出しは、該選局スイツチの中の任意
のスイツチを操作することにより行われる。その
場合、周波数データの書き込み時に操作された選
局スイツチと同一のスイツチの操作により該選局
スイツチの操作で書き込まれた周波数データが読
み出される。(b) Conventional technology As a radio receiver, for example, the
As described in Publication No. 57775, the local oscillator is configured with a voltage controlled oscillator, the local oscillation frequency from the local oscillator is divided by a frequency divider, and then the divided local oscillation frequency and the divided local oscillation frequency are divided by a phase comparator. There is a known synthesizer system that compares the phase with a reference frequency and applies a voltage generated according to the phase difference to the local oscillator as a control voltage, thereby changing the local oscillation frequency to a predetermined frequency and creating a reception frequency. It is. In the synthesizer type radio receiver, the reception frequency is obtained by giving the frequency divider a division ratio that becomes the frequency data of the reception frequency. By appropriately reading data and setting it in the frequency divider, a desired receiving frequency can be obtained. Therefore, the synthesizer type radio receiver has a tuning function called preset tuning, in which frequency data corresponding to the frequency of a broadcasting station (broadcasting frequency) is stored in memory in advance, and a predetermined tuning function is used. By operating a channel selection switch, a desired broadcast can be immediately received. Here, frequency data is generally written into the memory by turning on a memory switch provided for writing frequency data and operating any switch among the channel selection switches. Reading from the memory is performed by operating any switch among the channel selection switches. In that case, the frequency data written by operating the same channel selection switch as the one operated at the time of writing the frequency data is read out by operating the same switch.
ところで、現在日本国内で市販されているシン
セサイザ方式のラジオ受信機は、放送局の数、選
局スイツチの大きさ、操作パネルの大きさ、及び
美観等の点から選局スイツチの数が8個前後設け
られたものが多い。その為、プリセツト選局出来
る放送局も8局前後のラジオ受信機が多いが、米
国の様に放送局の数が多い国では、選局スイツチ
の数の不足が問題となる。そこで、ラジオ受信機
の中には、シフトスイツチなるスイツチを選局ス
イツチの他に1個設け、該選局スイツチが前記シ
フトスイツチと共に操作されたときにメモリース
イツチの操作の他に前記選局スイツチだけの操作
で書き込みまたは読み出しが行われる周波数デー
タと異なる周波数データの書き込みまたは読み出
しが行われる様にして前記選局スイツチが設けら
れた数より大きい局数のプリセツト選局が出来る
様にしたものがある。この様なラジオ受信機は、
1個のシフトスイツチの追加で設けられた選局ス
イツチの数の2倍の局数のプリセツト選局が出来
るので、選局数を増やすのに好適である。 By the way, synthesizer-type radio receivers currently on the market in Japan have only 8 channel selection switches due to the number of broadcast stations, the size of the channel selection switch, the size of the operation panel, and aesthetics. Many have front and back. For this reason, many radio receivers allow preset selection of about eight stations, but in countries like the United States where there are many stations, the lack of selection switches becomes a problem. Therefore, in the radio receiver, a switch called a shift switch is provided in addition to the channel selection switch, and when the channel selection switch is operated together with the shift switch, the channel selection switch is operated in addition to the memory switch operation. In this device, frequency data different from the frequency data to be written or read can be written or read by a single operation, thereby making it possible to select a preset number of stations greater than the number of stations provided with the tuning switch. be. This kind of radio receiver is
By adding one shift switch, it is possible to preset tune twice as many stations as the number of tune switches provided, which is suitable for increasing the number of tunes to select.
(ハ) 考案が解決しようとする問題点
しかしながら、従来のシフトスイツチを備える
プリセツト選局機能付ラジオ受信機は、該シフト
スイツチとして保持機構が無いモーメンタリ型の
スイツチを使用すると共に前記シフトスイツチが
操作されているときだけ同一の選局スイツチによ
り異なる周波数データの書き込みまたは読み出し
を行わせるシフト状態になる様に成されていた
か、あるいは前記シフトスイツチとして保持機構
を有するメカニカルロツク型のスイツチを使用し
て、またはモーメンタリ型のスイツチを使用して
も回路的に再びシフトスイツチが操作されるまで
シフト状態を保持する様に成されていた。その
為、前者のラジオ受信機においては、シフトスイ
ツチの操作の必要時にシフトスイツチ及び選局ス
イツチを同時に操作しなければならなかつたの
で、操作性が悪かつたし、また、後者のラジオ受
信機においては、先にシフトスイツチを使用し、
その後にメモリースイツチの操作の他に選局スイ
ツチだけの操作で書き込まれた周波数データを読
み出す場合、再びシフトスイツチを操作してシフ
ト状態を解除しなければならなかつたので、やは
り操作性が悪かつた。特に遠隔操作を行う為のリ
モートコントロール装置を備える場合、前記後者
のラジオ受信機では、該リモートコントロール装
置により遠方から操作するにもかかわらず、シフ
ト状態になつているか否かを受信機本体の操作パ
ネルに設けられた表示器またはシフトスイツチの
操作子の位置を確認しなければならないという不
具合が生じた。(c) Problems to be solved by the invention However, conventional radio receivers with a preset channel selection function equipped with a shift switch use a momentary type switch without a holding mechanism as the shift switch, and the shift switch is not easily operated. The shift state is such that the same tuning switch is used to write or read data at a different frequency only when Or, even if a momentary type switch is used, the circuit is designed to maintain the shifted state until the shift switch is operated again. Therefore, in the former radio receiver, the shift switch and the tuning switch had to be operated at the same time when the shift switch needed to be operated, resulting in poor operability; In this case, use the shift switch first,
If you subsequently read out the frequency data that was written by operating only the channel selection switch in addition to operating the memory switch, you had to operate the shift switch again to cancel the shift state, which resulted in poor operability. Ta. In particular, when equipped with a remote control device for remote control, in the latter radio receiver, even though the remote control device is operated from a distance, it is possible to check whether or not the shift state is set by operating the receiver body. A problem arose in that the position of the display on the panel or the shift switch operator had to be checked.
(ニ) 問題点を解決するための手段
本考案は上述の点に鑑み成されたシンセサイザ
方式のラジオ受信機で、所望の周波数データを記
憶するメモリーと、該メモリーに予め記憶された
周波数データの中から受信する放送周波数に対応
した周波数データを読み出すときに操作する選局
スイツチと、該選局スイツチと共に操作され、同
一の選局スイツチにより他の放送周波数を選局す
るときに操作するシフトスイツチと、該シフトス
イツチの操作に応じてシフト信号の発生を開始す
るシフト信号発生回路と、前記シフトスイツチの
操作により始動するタイマー手段を有し、該タイ
マー手段により設定された所定時間後に前記シフ
ト信号発生回路からのシフト信号の発生を停止さ
せるシフト信号停止回路と、前記選局スイツチの
操作及び前記シフト信号発生回路から発生される
シフト信号に応じて前記メモリーに記憶された周
波数データの読み出しを制御する制御回路とを備
えたものである。(d) Means for solving the problems The present invention is a synthesizer-type radio receiver made in view of the above points, and includes a memory for storing desired frequency data and a frequency data stored in the memory in advance. A tuning switch that is operated when reading frequency data corresponding to the broadcasting frequency received from the inside, and a shift switch that is operated together with the tuning switch and is operated when selecting another broadcasting frequency using the same tuning switch. , a shift signal generation circuit that starts generating a shift signal in response to the operation of the shift switch, and a timer means that starts generation of the shift signal in response to the operation of the shift switch, and a shift signal generating circuit that starts generating the shift signal in response to the operation of the shift switch, and a timer means that starts generation of the shift signal in response to the operation of the shift switch, and a shift signal generation circuit that starts generating the shift signal in response to the operation of the shift switch; a shift signal stop circuit that stops generation of the shift signal from the generation circuit, and controls readout of the frequency data stored in the memory in accordance with the operation of the tuning switch and the shift signal generated from the shift signal generation circuit. It is equipped with a control circuit to
(ホ) 作 用
本考案は、シフトスイツチの操作によりシフト
信号発生回路からシフト信号を発生させ、シフト
信号停止回路によりタイマー手段で設定された所
定時間後に前記シフト信号の発生を停止させて前
記シフトスイツチを操作してから所定時間以内に
選局スイツチを操作することにより同一の選局ス
イツチの操作で複数の放送周波数が選局出来る様
にしたものである。(e) Function The present invention generates a shift signal from a shift signal generation circuit by operating a shift switch, and stops generation of the shift signal by a shift signal stop circuit after a predetermined time set by a timer means, thereby controlling the shift signal. By operating the channel selection switch within a predetermined time after operating the switch, it is possible to select a plurality of broadcast frequencies by operating the same channel selection switch.
(ヘ) 実施例
第2図は本考案に使用されるシンセサイザ方式
のラジオ受信機を示すブロツク図で、1はラジオ
放送を受信する受信機能部分となるチユーナ部、
2は受信する放送局を選択する為の入力手段とな
るマトリクスキースイツチ、3は該キースイツチ
2で選択された放送局に応じて周波数データを発
生する周波数データ発生回路、4は基準周波数を
発生する基準カウンタ5、前記チユーナ部1の局
部発振器1aからの局部発振周波数を分周する分
周器となるプログラマブルカウンタ6、位相比較
器7及びローパスフイルタ8から構成されるフエ
ーズロツクドループ回路(PLL回路)である。
前記周波数データ発生回路3は、マトリクスキー
スイツチ2の操作を検出し、その操作に応じて周
波数データの発生を制御するマイクロコンピユー
タを備え、所定のキースイツチ2の操作によりま
たは最初から該マイクロコンピユータ内に有する
メモリーに予め放送局の受信周波数に対した種々
のデータが記憶されている。(F) Embodiment FIG. 2 is a block diagram showing a synthesizer type radio receiver used in the present invention, in which 1 indicates a tuner section which is a receiving function section for receiving radio broadcasts;
2 is a matrix key switch that serves as an input means for selecting a broadcast station to receive; 3 is a frequency data generation circuit that generates frequency data according to the broadcast station selected by the key switch 2; 4 is a frequency data generating circuit that generates a reference frequency. A phase-locked loop circuit (PLL circuit) consisting of a reference counter 5, a programmable counter 6 serving as a frequency divider that divides the local oscillation frequency from the local oscillator 1a of the tuner section 1, a phase comparator 7, and a low-pass filter 8. ).
The frequency data generation circuit 3 includes a microcomputer that detects the operation of the matrix key switch 2 and controls the generation of frequency data according to the operation. Various data regarding reception frequencies of broadcasting stations are stored in advance in the memory.
今、マトリクスキースイツチ2を操作すると、
それに応じて周波数データ発生回路3から所定の
周波数データが出力される。すると、プログラマ
ブルカウンタ6は前記周波数データに応じて分周
比が設定される。その為、チユーナ部1の局部発
振器1aの発振周波数は、前記プログラマブルカ
ウンタ6を介して分周された後、位相比較器7で
基準カウンタ5から発生される基準周波数と位相
比較される。前記位相比較器7は位相差に応じて
出力電圧を発生し、該出力電圧はローパスフイル
タ8で平滑された後、前記局部発振器1aに供給
され、該局部発振器1aに有する可変容量ダイオ
ードの容量を変化させるので、局部発振周波数が
変化する。そして、前記プログラマブルカウンタ
6を介した前記局部発振周波数が基準周波数と一
致したとき、すなわち該局部発振周波数が所定の
周波数(受信周波数より中間周波数だけ高いまた
は低い周波数)になつたとき、前記位相比較器7
からの出力電圧が一定となり、PLL回路4はロ
ツクされる。したがつて、チユーナ部1により所
定のラジオ放送が受信出来る。 Now, when you operate matrix key switch 2,
In response, the frequency data generation circuit 3 outputs predetermined frequency data. Then, the frequency division ratio of the programmable counter 6 is set according to the frequency data. Therefore, the oscillation frequency of the local oscillator 1a of the tuner section 1 is divided by the programmable counter 6, and then compared in phase with the reference frequency generated from the reference counter 5 by the phase comparator 7. The phase comparator 7 generates an output voltage according to the phase difference, and after the output voltage is smoothed by a low-pass filter 8, it is supplied to the local oscillator 1a, and the capacitance of the variable capacitance diode included in the local oscillator 1a is Since the local oscillation frequency is changed, the local oscillation frequency changes. Then, when the local oscillation frequency passed through the programmable counter 6 matches the reference frequency, that is, when the local oscillation frequency reaches a predetermined frequency (a frequency higher or lower than the reception frequency by an intermediate frequency), the phase comparison is performed. Vessel 7
The output voltage from the PLL circuit 4 becomes constant and the PLL circuit 4 is locked. Therefore, the tuner section 1 can receive a predetermined radio broadcast.
第1図は本考案の一実施例を示す回路図で、第
2図の周波数データ発生回路3及びマトリクスキ
ースイツチ2の詳細を示している。第1図におい
て、9は所望の周波数データが書き込まれる
RAM、10は該RAM9に周波数データを書き
込む為のメモリースイツチ、11乃至13は前記
RAM9に書き込まれた周波数データを読み出し
て受信する放送局を選択する為及び前記RAM9
への周波数データの書き込み位置を指定する為の
選局スイツチ、14は該選局スイツチ11乃至1
3と共に操作され、同一の選局スイツチにより他
の周波数データの読み出し及び書き込みを行う為
のシフトスイツチ、15乃至17はそれぞれ前記
メモリースイツチ10、前記選局スイツチ11及
び13の操作に応じて制御されるトランジスタ、
18は前記シフトスイツチ14の操作に応じて制
御されるエミツタ接地型の第1トランジスタ、1
9は該第1トランジスタ18のコレクタに発生す
る信号がD(デイレイ)入力に入力されるR−S
(リセツト・セツト)入力付きD−FF(D−フリ
ツプ・フロツプ)、20は該D−FF19のQ出力
に応じて制御される第2トランジスタ、21は前
記D−FF19の出力によりLED22を駆動す
る駆動トランジスタ、23は前記シフトスイツチ
14の操作に応じて制御されるコレクタ接地型の
第3トランジスタ、24はコンデンサ25及び抵
抗26から構成され、該第3トランジスタ23の
エミツタに接続される時定数回路、27は該時定
数回路24のコンデンサ25の端子電圧に応じて
制御される第4トランジスタ、28はR(リセツ
ト)入力端子が該第4トランジスタ27のコレク
タに接続され、S(セツト)入力端子がダイオー
ド29を介して前記シフトスイツチ14の一端に
接続されるR−S−FF(R−S−フリツプ・フロ
ツプ)、30は抵抗31及びコンデンサ32から
構成され、該R−S−FF28のQ出力を微分す
る微分回路、33は2入力ナンドゲートの入力を
短絡して構成されると共に該微分回路30の微分
出力を反転及び波形整形し、前記D−FF19の
リセツト信号を作成する第1インバータ、34は
電源投入時に前記D−FF19から所定の出力を
発生させる為のイニシヤライズ用の第1コンデン
サ、35は前記時定数回路24のコンデンサ25
の両端を短絡し、該コンデンサ25を急速に放電
させる為の第5トランジスタ、36は選局スイツ
チ11乃至13の操作後の充電電流により該第5
トランジスタ35の制御を行う為の第2コンデン
サ、37は2入力ナンドゲートの入力を短絡して
構成されると共に該第2コンデンサ36の充電電
流により発生された電圧を反転及び波形整形し、
前記第5トランジスタ35を制御する信号を作成
する第2インバータ、38はそれぞれ異なる所定
周期のパルスを発生する出力端子39a乃至39
cと該出力端子39a乃至39cの所定の出力端
子から出力されたパルスが入力される入力端子4
0a乃至40dとを有し、該入力端子40a乃至
40dに入力されるパルス及びパルスが入力され
る入力端子に応じて操作された選局スイツチ11
乃至13またはシフトスイツチ14を検出するス
イツチ検出手段41と前記RAM9を備えると共
に該スイツチ検出手段41により検出されたスイ
ツチの操作状態に応じてプログラマブルカウンタ
42に受信周波数の周波数データを設定する制御
手段43とを備えるマイクロコンピユータ、44
は遠隔操作を行う為のリモートコントロール装置
(リモコン装置)、45及び46はそれぞれ該リモ
コン装置44に設けられていると共にそれぞれ前
記選局スイツチ11乃至13、前記シフトスイツ
チ14に相当し、受信する放送局を選択する為の
選局用リモコン釦、47は前記リモコン装置44
から送信されるリモコン信号を受信し、該選局用
リモコン釦45及び46の操作された釦に応じて
出力端子47a乃至47dから「L」レベルの信
号を発生するリモコン受信回路である。尚、前記
第1トランジスタ18及びD−FF19はシフト
信号発生回路を構成し、前記第3トランジスタ2
3、時定数回路24、第4トランジスタ27、R
−S−FF28、微分回路30、第1インバータ
33、第5トランジスタ35、第2コンデンサ3
6、及び第2インバータ37はシフト信号停止回
路を構成する。また、前記メモリースイツチ1
0、選局スイツチ11乃至13、及びシフトスイ
ツチ14はそれぞれ第2図のマトリクスキースイ
ツチ2の1個のキースイツチである。 FIG. 1 is a circuit diagram showing an embodiment of the present invention, showing details of the frequency data generating circuit 3 and matrix key switch 2 shown in FIG. In Figure 1, desired frequency data is written at 9.
RAM, 10 is a memory switch for writing frequency data into the RAM 9, 11 to 13 are the aforementioned
To read the frequency data written in the RAM 9 and select the broadcasting station to receive, and the RAM 9
A tuning switch 14 designates the writing position of frequency data to the tuning switch 11 to 1.
Shift switches 15 to 17, which are operated together with 3 and used to read and write other frequency data using the same tuning switch, are controlled in accordance with the operations of the memory switch 10 and the tuning switches 11 and 13, respectively. transistor,
18 is a first transistor of a grounded emitter type which is controlled in accordance with the operation of the shift switch 14;
Reference numeral 9 denotes R-S where the signal generated at the collector of the first transistor 18 is input to the D (delay) input.
D-FF (D-flip-flop) with (reset/set) input, 20 is a second transistor controlled according to the Q output of the D-FF 19, 21 drives the LED 22 by the output of the D-FF 19 A driving transistor 23 is a third transistor with a common collector that is controlled according to the operation of the shift switch 14; 24 is a time constant circuit that is composed of a capacitor 25 and a resistor 26 and is connected to the emitter of the third transistor 23; , 27 is a fourth transistor controlled according to the terminal voltage of the capacitor 25 of the time constant circuit 24 , 28 has an R (reset) input terminal connected to the collector of the fourth transistor 27, and an S (set) input terminal. An R-S-FF (RS-flip-flop) 30 is connected to one end of the shift switch 14 via a diode 29, and is composed of a resistor 31 and a capacitor 32, and the Q of the R-S-FF 28 is A first inverter which inverts and waveforms the differential output of the differential circuit 30 and creates a reset signal for the D-FF 19; 34 is a first capacitor for initializing to generate a predetermined output from the D-FF 19 when the power is turned on; 35 is a capacitor 25 of the time constant circuit 24;
A fifth transistor 36 short-circuits both ends of the capacitor 25 to quickly discharge the capacitor 25.
A second capacitor 37 for controlling the transistor 35 is configured by shorting the inputs of a two-input NAND gate, and inverts and waveforms the voltage generated by the charging current of the second capacitor 36.
A second inverter 38 that generates a signal to control the fifth transistor 35 has output terminals 39a to 39 that generate pulses with different predetermined periods, respectively.
c and an input terminal 4 into which pulses output from predetermined output terminals of the output terminals 39a to 39c are input.
0a to 40d, and is operated according to the pulse input to the input terminals 40a to 40d and the input terminal to which the pulse is input.
13 or 13, a control means 43 comprising a switch detection means 41 for detecting the shift switch 14 and the RAM 9, and setting frequency data of the reception frequency in the programmable counter 42 according to the operating state of the switch detected by the switch detection means 41; A microcomputer comprising: 44
is a remote control device (remote control device) for performing remote control; 45 and 46 are provided on the remote control device 44, and correspond to the channel selection switches 11 to 13 and the shift switch 14, respectively, and control the broadcasts to be received. A remote control button 47 for selecting a station is the remote control device 44
This is a remote control receiving circuit that receives a remote control signal transmitted from the remote controller and generates an "L" level signal from the output terminals 47a to 47d in accordance with the operated channel selection remote control buttons 45 and 46. Note that the first transistor 18 and the D-FF 19 constitute a shift signal generation circuit, and the third transistor 2
3. Time constant circuit 24 , fourth transistor 27, R
-S-FF28, differentiation circuit 30 , first inverter 33, fifth transistor 35, second capacitor 3
6 and the second inverter 37 constitute a shift signal stop circuit. In addition, the memory switch 1
0, the channel selection switches 11 to 13, and the shift switch 14 are each one key switch of the matrix key switch 2 shown in FIG.
次に動作に付き説明する。 Next, the operation will be explained.
電源が投入されると、電源遮断時に放電された
第1及び第2コンデンサ34及び36への充電電
流、特に該第1コンデンサ34への充電電流によ
り一端がアースされた抵抗48の他端のレベルが
少しの間「H」となる。その為、D−FF19は
リセツトされ、所定の信号、この場合はQ及び
出力端子からそれぞれ「H」及び「L」レベルの
信号を発生する。したがつて、第2トランジスタ
20はオフ状態のままであるので、マイクロコン
ピユータ38は何ら作動せず、また、駆動トラン
ジスタ21もオフ状態のままであるので、LED
22は消灯したままである。尚、このとき、シフ
トスイツチ14の開放の為に第1トランジスタ1
8は電源投入後、直ちにオンするので、前記D−
FF19のD入力端子には「L」レベルの信号が
印加されている。 When the power is turned on, the charging current to the first and second capacitors 34 and 36 that was discharged when the power was cut off, especially the charging current to the first capacitor 34, causes the level at the other end of the resistor 48 whose one end is grounded. becomes "H" for a while. Therefore, the D-FF 19 is reset and generates predetermined signals, in this case, "H" and "L" level signals from the Q and output terminals, respectively. Therefore, since the second transistor 20 remains off, the microcomputer 38 does not operate at all, and the drive transistor 21 also remains off, so the LED
22 remains off. At this time, in order to open the shift switch 14, the first transistor 1
8 is turned on immediately after the power is turned on, so the above D-
An "L" level signal is applied to the D input terminal of the FF19.
一方、前記第1及び第2コンデンサ34及び3
6への充電電流により抵抗48の他端に発生する
「H」レベルは、第2インバータ37を介して
「L」レベルに変換された後、第5トランジスタ
35のベースに印加され、該第5トランジスタ3
5をオンさせるので、時定数回路24のコンデン
サ25の放電が行われる。また、このとき、シフ
トスイツチ14が開放されている為に第3トラン
ジスタ23のベースには、電源電圧(+Vc.c.)が
印加され、該第3トランジスタ23はオフ状態の
ままである。その為、前記コンデンサ25の充電
は行われず、第4トランジスタ27にベース電流
は流れない。したがつて、前記第4トランジスタ
27はオフ状態のままであり、該第4トランジス
タ27のコレクタは「L」レベルのままであるの
で、R−S−FF28のR入力端子には「L」レ
ベルの信号が印加される。一方、前記R−S−
FF28のS入力端子には抵抗49を介して電源
電圧(+Vc.c.)が印加されているので、該R−S
−FF28のQ出力は「L」レベルになつている。 On the other hand, the first and second capacitors 34 and 3
The "H" level generated at the other end of the resistor 48 by the charging current to the transistor 6 is converted to the "L" level via the second inverter 37, and then applied to the base of the fifth transistor 35. transistor 3
5 is turned on, the capacitor 25 of the time constant circuit 24 is discharged. Further, at this time, since the shift switch 14 is open, the power supply voltage (+Vc.c.) is applied to the base of the third transistor 23, and the third transistor 23 remains in the off state. Therefore, the capacitor 25 is not charged, and no base current flows through the fourth transistor 27. Therefore, the fourth transistor 27 remains off, and the collector of the fourth transistor 27 remains at the "L" level, so the R input terminal of the R-S-FF 28 receives the "L" level. signal is applied. On the other hand, the R-S-
Since the power supply voltage (+Vc.c.) is applied to the S input terminal of the FF28 via the resistor 49, the R-S
-The Q output of FF28 is at "L" level.
以上が電源が投入され、スイツチが何ら操作さ
れていない初期状態である。 The above is the initial state in which the power is turned on and no switch is operated.
上述の装置において、プリセツト選局を行う場
合、所望の選局スイツチを操作して閉成する。操
作された選局スイツチが例えば選局スイツチ11
とすれば、トランジスタ16がオンするので、マ
イクロコンピユータ38の出力端子39aから出
力される所定周期のパルスが該マイクロコンピユ
ータ38の入力端子40bに入力される。その
為、スイツチ検出手段41は前記選局スイツチ1
1が操作されたことを検出し、その検出に応じた
検出信号を制御手段43に与えるので、該制御手
段43はRAM9の前記選局スイツチ11に応じ
た番地に予め書き込まれた周波数データを読み出
し、プログラマブルカウンタ42に設定する。し
たがつて、チユーナ部1(第2図に示す)により
選局スイツチで選択された放送周波数が受信され
る。 In the above-mentioned apparatus, when performing preset tuning, the desired tuning switch is operated and closed. The operated channel selection switch is, for example, channel selection switch 11.
Then, since the transistor 16 is turned on, a pulse of a predetermined period outputted from the output terminal 39a of the microcomputer 38 is inputted to the input terminal 40b of the microcomputer 38. Therefore, the switch detection means 41 detects the channel selection switch 1.
1 is operated, and a detection signal corresponding to the detection is given to the control means 43, so that the control means 43 reads the frequency data written in advance in the address corresponding to the channel selection switch 11 in the RAM 9. , is set in the programmable counter 42. Therefore, the tuner unit 1 (shown in FIG. 2) receives the broadcast frequency selected by the channel selection switch.
また、RAM9に書き込まれた周波数データが
選局スイツチの数に達した後に該RAM9に書き
込まれた周波数データを読み出す場合、先ず、シ
フトスイツチ14を操作して閉成し、その後、所
望の選局スイツチ11,12または13を操作す
る。前記シフトスイツチ14の閉成により、第1
トランジスタ18がオフするので、D−FF19
のD入力端子に電源電圧(+Vc.c.)、すなわち
「H」レベルの信号が印加される。その為、前記
D−FF19のQ出力は、「H」から「L」レベル
に変わるので、第2トランジスタ20がオンす
る。この状態において、所望の選局スイツチ、例
えば選局スイツチ11を操作し、トランジスタ1
6をオンさせれば、マイクロコンピユータ38の
出力端子39a及び39cから出力されるそれぞ
れ異なる所定周期のパルスが該マイクロコンピユ
ータ38の入力端子40b及び40dにそれぞれ
入力される。その為、スイツチ検出手段41はシ
フトスイツチ14及び選局スイツチ11が操作さ
れたことを検出し、その検出に応じた検出信号を
制御手段43に与えるので、該制御手段43は前
記選局スイツチ11のみが操作されたときに読み
出される番地と異なり、かつ該選局スイツチ11
に応じた番地に書き込まれた周波数データを
RAM9から読み出してプログラマブルカウンタ
42に設定する。したがつて、チユーナ部1によ
り前記選局スイツチ11のみで選択される放送周
波数と異なる放送周波数が受信出来る。 In addition, when reading the frequency data written in the RAM 9 after the frequency data written in the RAM 9 reaches the number of tuning switches, first operate the shift switch 14 to close it, and then select the desired tuning switch. Operate switch 11, 12 or 13. By closing the shift switch 14, the first
Since transistor 18 is turned off, D-FF19
A power supply voltage (+Vc.c.), that is, an "H" level signal is applied to the D input terminal of. Therefore, the Q output of the D-FF 19 changes from "H" to "L" level, and the second transistor 20 is turned on. In this state, operate a desired channel selection switch, for example, channel selection switch 11, and select transistor 1.
6, pulses of different predetermined cycles output from the output terminals 39a and 39c of the microcomputer 38 are inputted to the input terminals 40b and 40d of the microcomputer 38, respectively. Therefore, the switch detection means 41 detects that the shift switch 14 and the channel selection switch 11 have been operated, and provides a detection signal corresponding to the detection to the control means 43. This is different from the address that is read when only the channel selection switch 11 is operated.
The frequency data written to the address corresponding to
It is read from the RAM 9 and set in the programmable counter 42. Therefore, the tuner section 1 can receive a broadcast frequency different from the broadcast frequency selected only by the channel selection switch 11.
ところで、シフトスイツチ14の操作により第
1トランジスタ18がオフすると共に第3トラン
ジスタ23がオンする。前記第3トランジスタ2
3がオンすると、時定数回路24のコンデンサ2
5の一端がアースされるので、第4トランジスタ
27はベース電流が流れる。その為、前記第4ト
ランジスタ27がオンし、該第4トランジスタ2
7のコレクタに電圧が発生してR−S−FF28
のR入力端子に「H」レベルの信号が印加される
ので、該R−S−FF28のQ出力が「L」から
「H」レベルになる。このとき、微分回路30か
らの微分出力は発生しない。ここで、シフトスイ
ツチ14はモーメンタリ型スイツチであるので、
操作後すぐに開放される。その為、第3トランジ
スタ23は前記シフトスイツチ14の操作後、直
ちにオフするので、時定数回路24のコンデンサ
25はその時点から充電が開始される。前記コン
デンサ25の充電は、第4トランジスタ27のエ
ミツタ・ベース間及び該時定数回路24の抵抗2
6を介して行われるので、前記コンデンサ25の
充電時間は、該コンデンサ25及び抵抗26によ
り決定される。そして、前記第4トランジスタ2
7は前記コンデンサ25の充電が完了し、ベース
電流が流れなくなるまでオン状態が保持される。
前記コンデンサ25の充電が完了し、前記第4ト
ランジスタ27がオフすると、R−S−FF28
のR入力端子には、再び「L」レベルの信号が印
加することになるので、該R−S−FF28のQ
出力が「H」から「L」レベルになる。その為、
前記R−S−FF28のQ出力の「H」から「L」
レベルの変換時に微分回路30からは「L」レベ
ルの微分出力が発生する。前記微分出力は第1イ
ンバータ33で反転され、波形整形され、「H」
レベルのパルスとしてD−FF19のR入力端子
に印加されるので、該D−FF19のQ出力は再
び「H」レベルとなる。したがつて、前記D−
FF19のQ出力は、シフトスイツチ14が操作
されてから時定数回路24のコンデンサ25の充
電が完了するまでの間、「L」レベルであるので、
その間に選局スイツチ11,12または13を操
作すれば、該選局スイツチのみが操作されたとき
に読み出される番地と異なる番地に書き込まれた
周波数データがRAM9から読み出されてプログ
ラマブルカウンタ42に設定される。ここで、前
記D−FF19のQ出力が「L」レベルであると
き、該D−FF19の出力は当然のことながら
「H」レベルであるので、駆動トランジスタ21
はオンしており、LED22が点灯している。し
たがつて、選局スイツチのみが操作されたときに
読み出される番地と異なる番地に書き込まれた周
波数データがRAM9から読み出されてプログラ
マブルカウンタ42に設定される状態、すなわち
シフト状態は、前記LED22の点灯により確認
することが出来る。 By the way, when the shift switch 14 is operated, the first transistor 18 is turned off and the third transistor 23 is turned on. the third transistor 2
3 turns on, the capacitor 2 of the time constant circuit 24
Since one end of the transistor 5 is grounded, a base current flows through the fourth transistor 27. Therefore, the fourth transistor 27 is turned on, and the fourth transistor 27 is turned on.
Voltage is generated at the collector of 7 and R-S-FF28
Since an "H" level signal is applied to the R input terminal of the R-S-FF 28, the Q output of the R-S-FF 28 changes from "L" to "H" level. At this time, no differential output is generated from the differentiating circuit 30 . Here, since the shift switch 14 is a momentary type switch,
It will be released immediately after operation. Therefore, since the third transistor 23 is turned off immediately after the shift switch 14 is operated, charging of the capacitor 25 of the time constant circuit 24 starts from that point. The capacitor 25 is charged between the emitter and the base of the fourth transistor 27 and the resistor 2 of the time constant circuit 24 .
6, the charging time of the capacitor 25 is determined by the capacitor 25 and the resistor 26. and the fourth transistor 2
7 remains on until the capacitor 25 is completely charged and no base current flows.
When charging of the capacitor 25 is completed and the fourth transistor 27 is turned off, the R-S-FF 28
Since the "L" level signal will be applied again to the R input terminal of the R-S-FF28, the Q of the R-S-FF28 will be
The output changes from "H" to "L" level. For that reason,
From “H” to “L” of the Q output of the RS-FF28
At the time of level conversion, the differential circuit 30 generates a differential output of "L" level. The differential output is inverted and waveform-shaped by the first inverter 33, and becomes "H".
Since it is applied as a level pulse to the R input terminal of the D-FF 19, the Q output of the D-FF 19 becomes "H" level again. Therefore, the above D-
Since the Q output of the FF 19 is at the "L" level from the time the shift switch 14 is operated until the charging of the capacitor 25 of the time constant circuit 24 is completed,
If the channel selection switch 11, 12, or 13 is operated during this time, the frequency data written to an address different from the address read when only the channel selection switch is operated is read from the RAM 9 and set in the programmable counter 42. be done. Here, when the Q output of the D-FF 19 is at the "L" level, the output of the D-FF 19 is naturally at the "H" level, so the drive transistor 21
is on and LED22 is lit. Therefore, the state in which the frequency data written in an address different from the address read out when only the channel selection switch is operated is read out from the RAM 9 and set in the programmable counter 42, that is, the shift state is the state in which the LED 22 is This can be confirmed by turning on the light.
ところで、シフト状態のときに選局スイツチ1
1,12または13が操作されると、それぞれダ
イオード50,51または52を介して第2コン
デンサ36は急速に放電されるので、該選局スイ
ツチ11,12または13が操作後に開放される
と、前記第2コンデンサ36に充電電流が流れ、
一瞬、一端がアースされた抵抗48の他端に電圧
が発生する。その為、第2インバータ37に
「H」レベルの信号が印加されるので、該第2イ
ンバータ37は「L」レベルのパルスを発生し、
第5トランジスタ35はオンする。前記第5トラ
ンジスタ35がオンすると、時定数回路24のコ
ンデンサ25の両端電圧は瞬時に同電位になるの
で、第4トランジスタ27はオフする。したがつ
て、R−S−FF28のQ出力は「H」から「L」
レベルになり、微分回路30及び第1インバータ
33で「H」レベルのパルスとしてD−FF19
のR入力端子に印加されるので、該D−FF19
はリセツトが行われ、シフト状態が完了する。 By the way, when the channel selection switch 1 is in the shift state,
1, 12 or 13 is operated, the second capacitor 36 is rapidly discharged via the diode 50, 51 or 52, respectively, so that when the channel selection switch 11, 12 or 13 is opened after operation, A charging current flows through the second capacitor 36,
For a moment, a voltage is generated at the other end of the resistor 48, one end of which is grounded. Therefore, since the "H" level signal is applied to the second inverter 37, the second inverter 37 generates "L" level pulses,
The fifth transistor 35 is turned on. When the fifth transistor 35 is turned on, the voltages across the capacitor 25 of the time constant circuit 24 instantly become the same potential, so the fourth transistor 27 is turned off. Therefore, the Q output of R-S-FF28 changes from "H" to "L".
level, and the differential circuit 30 and the first inverter 33 output the D-FF19 as an "H" level pulse.
Since it is applied to the R input terminal of the D-FF19
is reset and the shift state is completed.
また、誤つてシフトスイツチ14が操作された
場合は、再び該シフトスイツチ14を操作すれば
良い。すなわち、前記シフトスイツチ14の1度
目の操作によりD−FF19のQ出力は「H」か
ら「L」レベルに変化し、シフト状態となるが、
該シフトスイツチ14の2度目の操作により該D
−FF19のQ出力は「L」から「H」レベルに
なり、初期状態に戻る。 Further, if the shift switch 14 is operated by mistake, the shift switch 14 can be operated again. That is, when the shift switch 14 is operated for the first time, the Q output of the D-FF 19 changes from "H" to "L" level and enters the shift state.
By operating the shift switch 14 for the second time, the D
-The Q output of FF19 goes from "L" to "H" level and returns to the initial state.
次に、リモコン装置44を用いてプリセツト選
局を行う場合、該リモコン装置44に設けられた
選局用リモコン釦45及び46をラジオ受信機本
体で操作したときと同様に操作して行う。すなわ
ち、RAM9に書き込まれた周波数データの選局
スイツチの数に達するまでの周波数データを読み
出す場合は、ラジオ受信機本体の選局スイツチに
相当する選局用リモコン釦45の所望のスイツチ
のみを操作すれば良く、前記RAM9に書き込ま
れた周波数データの前記選局スイツチの数に達し
た後の周波数データを読み出す場合は、ラジオ受
信機本体のシフトスイツチ14に相当する選局用
リモコン釦46の操作を行つた後、所定時間(時
定数回路24のコンデンサ25の充電時間)内に
前記選局スイツチに相当する選局用リモコン釦4
5を操作すれば良い。前記選局用リモコン釦45
及び46が操作されるとリモコン装置44から該
選局用リモコン釦45及び46のそれぞれの操作
に応じたリモコン信号が送信され、該リモコン信
号はラジオ受信機本体に有するリモコン受信回路
47で受信される。前記リモコン受信回路47に
より前記リモコン信号が受信されると、該リモコ
ン信号が選局用リモコン釦45の操作により発生
されたものであれば、該リモコン受信回路47の
出力端子47a乃至47cの所定の端子が「L」
レベルとなり、前記リモコン信号が選局用リモコ
ン釦46の操作により発生されたものであれば、
前記リモコン受信回路47の出力端子47dが
「L」レベルとなる。その為、リモコン装置44
の選局用リモコン釦45及び46の操作は、それ
ぞれ選局スイツチ11乃至13、及びシフトスイ
ツチ14の操作と同等である。したがつて、上述
した選局用リモコン釦45及び46の操作により
リモコン装置を用いてプリセツト選局することが
出来る。 Next, when performing preset tuning using the remote control device 44, the user operates the remote control buttons 45 and 46 for tuning provided on the remote control device 44 in the same manner as when operating the radio receiver body. That is, when reading out frequency data up to the number of tuning switches of the frequency data written in the RAM 9, only the desired switch of the tuning remote control button 45 corresponding to the tuning switch of the radio receiver body is operated. If you want to read out the frequency data written in the RAM 9 after reaching the number of the channel selection switches, operate the channel selection remote control button 46 corresponding to the shift switch 14 on the radio receiver body. After performing this, the channel selection remote control button 4 corresponding to the channel selection switch is pressed within a predetermined time (charging time of the capacitor 25 of the time constant circuit 24 ).
All you have to do is operate 5. Said remote control button 45 for channel selection
and 46 are operated, the remote control device 44 transmits a remote control signal corresponding to the operation of each of the channel selection remote control buttons 45 and 46, and the remote control signal is received by a remote control receiving circuit 47 included in the radio receiver body. Ru. When the remote control signal is received by the remote control receiving circuit 47, if the remote control signal is generated by operating the channel selection remote control button 45, a predetermined signal of the output terminals 47a to 47c of the remote control receiving circuit 47 is output. The terminal is "L"
level, and if the remote control signal is generated by operating the channel selection remote control button 46,
The output terminal 47d of the remote control receiving circuit 47 becomes "L" level. Therefore, the remote control device 44
The operations of the channel selection remote control buttons 45 and 46 are equivalent to the operations of the channel selection switches 11 to 13 and the shift switch 14, respectively. Therefore, by operating the above-mentioned remote control buttons 45 and 46, preset tuning can be performed using the remote control device.
ところで、所望の放送局の周波数データを記憶
させる場合、受信周波数をアツプまたはダウンさ
せるアツプダウンスイツチ(図示せず)を操作し
て所望の周波数に合わせる。その後、メモリース
イツチ10を操作して閉成すると共に所望の選局
スイツチを操作して閉成する。操作された選局ス
イツチが例えば選局スイツチ13とすれば、トラ
ンジスタ15の他にトランジスタ17がオンす
る。前記トランジスタ15及び17のオンにより
マイクロコンピユータ38の出力端子39a及び
39bから出力される所定周期のパルスは、それ
ぞれ入力端子40a及び40cに入力される。そ
の為、スイツチ検出手段41は前記メモリースイ
ツチ10及び選局スイツチ13が操作されたこと
を検出し、その検出に応じた検出信号を制御手段
43に与えるので、該制御手段43はRAM9の
選局スイツチ13に応じた番地に前記周波数に対
応した周波数データを書き込む。したがつて、選
局スイツチ11,12または13が操作されたと
きにメモリースイツチ10が操作されていれば、
操作された選局スイツチに応じてRAM9の所定
番地にその時点での受信周波数に対応した周波数
データが書き込まれることになる。そして、
RAM9に書き込まれた周波数データが選局スイ
ツチの数に達した後の周波数データの書き込み
は、シフトスイツチ14を操作しておいて、メモ
リースイツチ10を操作すると共に所望の選局ス
イツチを操作すれば良い。そうすれば、前記メモ
リースイツチ10の他に選局スイツチ11,12
または13のみが操作されたときに書き込まれる
番地と異なると共に該選局スイツチ11,12ま
たは13に応じたRAM9の所定番地に現時点で
の受信周波数に対応した周波数データが書き込ま
れる。 By the way, when frequency data of a desired broadcasting station is to be stored, an up/down switch (not shown) for raising or lowering the reception frequency is operated to adjust to the desired frequency. Thereafter, the memory switch 10 is operated to close it, and the desired channel selection switch is also operated to close it. If the operated channel selection switch is, for example, channel selection switch 13, transistor 17 in addition to transistor 15 is turned on. When the transistors 15 and 17 are turned on, pulses of a predetermined period are outputted from the output terminals 39a and 39b of the microcomputer 38, and are inputted to the input terminals 40a and 40c, respectively. Therefore, the switch detection means 41 detects that the memory switch 10 and the channel selection switch 13 have been operated, and provides a detection signal corresponding to the detection to the control means 43. Frequency data corresponding to the frequency is written to the address corresponding to the switch 13. Therefore, if the memory switch 10 is operated when the channel selection switch 11, 12 or 13 is operated,
According to the operated channel selection switch, frequency data corresponding to the reception frequency at that time is written to a predetermined location in the RAM 9. and,
To write the frequency data after the frequency data written in the RAM 9 reaches the number of channel selection switches, operate the shift switch 14, then operate the memory switch 10 and the desired channel selection switch. good. Then, in addition to the memory switch 10, there will be channel selection switches 11 and 12.
Alternatively, frequency data corresponding to the current reception frequency is written to a predetermined address of the RAM 9 that is different from the address written when only the channel selection switch 11, 12, or 13 is operated.
(ト) 考案の効果
以上述べた如く、本考案に依れば、シフトスイ
ツチを操作してから所定時間以内に選局スイツチ
を操作することにより同一の選局スイツチの操作
で複数の放送周波数が選局出来る様にしているの
で、操作性が良く、かつリモコン装置を備える機
器に好適なプリセツト選局機能を有するラジオ受
信機が提供出来る。(g) Effects of the invention As described above, according to the invention, by operating the channel selection switch within a predetermined time after operating the shift switch, multiple broadcast frequencies can be tuned by operating the same channel selection switch. Since it is possible to select a channel, it is possible to provide a radio receiver that is easy to operate and has a preset channel selection function suitable for equipment equipped with a remote control device.
第1図は本考案の一実施例を示す回路図、第2
図はシンセサイザ方式のラジオ受信機を示すブロ
ツク図である。
主な図番の説明、9……RAM、10……メモ
リースイツチ、11,12,13……選局スイツ
チ、14……シフトスイツチ、18……第1トラ
ンジスタ、19……D−FF、23……第3トラ
ンジスタ、24……時定数回路、27……第4ト
ランジスタ、28……R−S−FF、30……微
分回路、35……第5トランジスタ、36……第
2コンデンサ、38……マイクロコンピユータ、
41……スイツチ検出手段、43……制御手段、
44……リモコン装置、47……リモコン受信回
路。
Figure 1 is a circuit diagram showing one embodiment of the present invention;
The figure is a block diagram showing a synthesizer type radio receiver. Explanation of main drawing numbers, 9...RAM, 10...Memory switch, 11, 12, 13...Tuition selection switch, 14...Shift switch, 18...First transistor, 19...D-FF, 23 ...Third transistor, 24 ...Time constant circuit, 27...Fourth transistor, 28...R-S-FF, 30 ...Differentiating circuit, 35...Fifth transistor, 36...Second capacitor, 38 ...microcomputer,
41... Switch detection means, 43... Control means,
44... Remote control device, 47... Remote control receiving circuit.
Claims (1)
器に設定すると共に局部発振器からの局部発振周
波数を該分周器により分周して基準周波数と位相
比較し、その位相差に応じて該局部発振周波数を
制御して受信周波数を作成するシンセサイザ方式
のラジオ受信機において、所望の周波数データを
記憶するメモリーと、該メモリーに予め記憶され
た周波数データの中から受信する放送周波数に対
応した周波数データを読み出すときに操作する選
局スイツチと、該選局スイツチと共に操作され、
同一の選局スイツチにより他の放送周波数を選局
するときに操作するシフトスイツチと、該シフト
スイツチの操作に応じてシフト信号の発生を開始
するシフト信号発生回路と、前記シフトスイツチ
の操作により始動するタイマー手段を有し、該タ
イマー手段により設定された所定時間後に前記シ
フト信号発生回路からのシフト信号の発生を停止
させるシフト信号停止回路と、前記選局スイツチ
の操作及び前記シフト信号発生回路から発生され
るシフト信号に応じて前記メモリーに記憶された
周波数データの読み出しを制御する制御回路とを
備え、前記シフトスイツチを操作してから所定時
間以内に選局スイツチを操作することにより同一
の選局スイツチの操作で複数の放送周波数が選局
出来る様にしたことを特徴とするラジオ受信機。 The frequency division ratio that becomes the frequency data of the received frequency is set in the frequency divider, and the local oscillation frequency from the local oscillator is divided by the frequency divider and the phase is compared with the reference frequency. In a synthesizer-type radio receiver that creates a reception frequency by controlling the oscillation frequency, there is a memory that stores desired frequency data, and frequency data that corresponds to the broadcast frequency to be received from among the frequency data stored in the memory in advance. A tuning switch that is operated when reading out the tuning switch, and a tuning switch that is operated together with the tuning switch,
a shift switch that is operated when selecting another broadcast frequency using the same channel selection switch; a shift signal generation circuit that starts generating a shift signal in response to the operation of the shift switch; a shift signal stop circuit for stopping the generation of the shift signal from the shift signal generation circuit after a predetermined time set by the timer means; and a control circuit that controls reading of frequency data stored in the memory according to a generated shift signal, and by operating a channel selection switch within a predetermined time after operating the shift switch, the same selection can be performed. A radio receiver characterized in that multiple broadcast frequencies can be selected by operating a station switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3770986U JPH0328597Y2 (en) | 1986-03-14 | 1986-03-14 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3770986U JPH0328597Y2 (en) | 1986-03-14 | 1986-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62151228U JPS62151228U (en) | 1987-09-25 |
JPH0328597Y2 true JPH0328597Y2 (en) | 1991-06-19 |
Family
ID=30849280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3770986U Expired JPH0328597Y2 (en) | 1986-03-14 | 1986-03-14 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0328597Y2 (en) |
-
1986
- 1986-03-14 JP JP3770986U patent/JPH0328597Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62151228U (en) | 1987-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4081752A (en) | Digital frequency synthesizer receiver | |
US3845394A (en) | Broadcast receiver | |
US4085371A (en) | Automatically tuned memory television channel selecting apparatus | |
US4085372A (en) | Channel selecting apparatus for a television receiver with an electronic tuner | |
US4403344A (en) | Receiver having program reserving function | |
JPS5866412A (en) | Radio receiver applying electronic tuning system | |
US4291414A (en) | Radio receiver operable in station search mode or station select mode | |
JPS624898B2 (en) | ||
GB2038579A (en) | Tuning apparatus | |
JPS5811789B2 (en) | TV program | |
JPH0328597Y2 (en) | ||
US4267603A (en) | Memory control circuit | |
US4127821A (en) | Channel selecting apparatus with automatic rewriting of channel identifying codes in a memory | |
US4306309A (en) | Memory control circuit for a television receiver | |
US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
US4207531A (en) | Tuning control system of radio receiver | |
JPS60132426A (en) | Tuning system of electronic tuning type car radio | |
JPS60816B2 (en) | Radio receiver digital value setting device | |
EP0032878A2 (en) | Radio receiver | |
US4119915A (en) | Electronic tuning system for radio receivers, with digital memorization of the signal frequency | |
JPH0132423Y2 (en) | ||
JPS598967B2 (en) | Tuning data storage device | |
JPS5936449B2 (en) | Radio receiver digital value setting device | |
JPS587090B2 (en) | receiving device | |
JPS632366B2 (en) |