JPS59193644A - Output circuit of stereo demodulator - Google Patents
Output circuit of stereo demodulatorInfo
- Publication number
- JPS59193644A JPS59193644A JP6750383A JP6750383A JPS59193644A JP S59193644 A JPS59193644 A JP S59193644A JP 6750383 A JP6750383 A JP 6750383A JP 6750383 A JP6750383 A JP 6750383A JP S59193644 A JPS59193644 A JP S59193644A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- output
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はステレオ復調器の出力回路に係り、特に、電
流反転回路で構成される出力回路のスイッチング特性の
改善に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an output circuit of a stereo demodulator, and more particularly to improving the switching characteristics of an output circuit comprised of a current inversion circuit.
第１図及び第２図は従来のステレオ復８１１．１器の出
力回路を示している。ステレオ復調器２の入力端子４Ａ
にはステレオ複合信号が与えられるとともに、他方の入
力端子４Ｂにはステレオ複合信号から位相同期ループ等
を介して得られた３ ８ Ｋ ＩＩＺのスイッチング信
号が与えられる。ステレオ復姓周器２はこれらの入力信
号を合成して左右のステレオ信号を分Ｘｔするものであ
り、左右のステレオ信号を取出すため一対の出力回路が
設置されるが、説明の都合上、一方の出力回路６のみを
示してし）る。1 and 2 show the output circuit of a conventional stereo demodulator 811.1. Input terminal 4A of stereo demodulator 2
A stereo composite signal is applied to the input terminal 4B, and a 3 8 K IIZ switching signal obtained from the stereo composite signal via a phase-locked loop or the like is applied to the other input terminal 4B. The stereo frequency repeater 2 synthesizes these input signals and separates the left and right stereo signals Xt, and a pair of output circuits are installed to extract the left and right stereo signals. Only the output circuit 6 is shown).
即ち、ステレオ復調器２の内部に設置された出力側の増
幅素子と、電源端子８から駆動電圧Ｖｃｃが与えられる
電源ラインとの間には、ベース・コレクタを共通に接続
しダイオードとして構成されたトランジスタ１０がエミ
・ツタを電源ライン側にして接続されている。このトラ
ンジスタ１０のベース・コレクタにはトランジスタ１２
のベースが共通に接続され、トランジスタ１２のエミ・
ツタは前記電源ラインに接続されている。そして、］−
トランジスタ２のコレクタには出力端子１４が形成され
、この出力端子１４と基準電位点との間にはディエンフ
ァシス回路を構成する抵抗１６及びコンデンサ１８が接
続されている。That is, between the output-side amplification element installed inside the stereo demodulator 2 and the power supply line to which the drive voltage Vcc is applied from the power supply terminal 8, the base collector is connected in common and configured as a diode. A transistor 10 is connected with its emitter and ivy facing toward the power supply line. A transistor 12 is connected to the base and collector of this transistor 10.
The bases of the transistors 12 and 12 are connected in common, and the emitters of the transistors 12 and
The ivy is connected to the power line. And ]−
An output terminal 14 is formed at the collector of the transistor 2, and a resistor 16 and a capacitor 18 constituting a de-emphasis circuit are connected between the output terminal 14 and a reference potential point.
このような構成によれば、ステレオ復調器２で得られた
ステレオ信号電流はトランジスタ１ｏを介してトランジ
スタ１２に反転電流を生じさせ、その出力端子１４から
ディエンファシス特性を付与されたステレオ信号が取り
出されることになる。According to such a configuration, the stereo signal current obtained by the stereo demodulator 2 causes an inversion current to be generated in the transistor 12 via the transistor 1o, and a stereo signal imparted with de-emphasis characteristics is extracted from the output terminal 14. It will be.
また、第２図に示す従来のステレオ復調器の出力回路６
では、前記トランジスタ１ｏのベース・コレクタ間をト
ランジスタ２ｏのベース・エミッタ間で短絡し、トラン
ジスタ２ｏのコレクタを基！４！！電位点に接続したも
のである。このような回路、によっても、第１図に示す
前記の出力回路６と同様に出力端子１４からステレオ信
号を取出すことができる。Furthermore, the output circuit 6 of the conventional stereo demodulator shown in FIG.
Now, short-circuit the base and collector of the transistor 1o with the base and emitter of the transistor 2o, and connect the collector of the transistor 2o to the base! 4! ! It is connected to a potential point. Even with such a circuit, a stereo signal can be extracted from the output terminal 14 in the same way as the above-mentioned output circuit 6 shown in FIG.
しかしながら、各出力回路６のトランジスタ１゜のコレ
クタに第３図へに示すスイッチング信号を付与した場合
、トランジスタ１ｏ、１２の・＼−ス・エミッタ間にン
字遊容ｆｆ１ｃが存在しているため、第３図Ｂに示すよ
うに、各スイッチング信号の立上りが緩慢になり、破り
１毛で示す包絡線に達しない波形を生じる等波形歪を生
じる。即ち、このようなステレオ復調器をモノラル信号
の取出しに用いる場合には、その歪率は小さく良好な信
号を得ることができるが、ステレオ複合信号中のメイン
信号（Ｒ＋Ｌ）及びサブ信号（Ｌ−Ｒ）の取出しについ
てステレオ歪率が低下する欠点がある。However, when the switching signal shown in FIG. 3 is applied to the collector of the transistor 1° of each output circuit 6, there is a square free capacitance ff1c between the source and emitters of the transistors 1o and 12. , as shown in FIG. 3B, the rise of each switching signal becomes slow, resulting in uniform waveform distortion that causes a waveform that does not reach the envelope shown by the broken line. That is, when such a stereo demodulator is used to extract a monaural signal, it is possible to obtain a good signal with a small distortion factor, but the main signal (R+L) and sub signal (L- There is a drawback in that the stereo distortion factor decreases when extracting R).
この発明は、スイッチングの立上り特性を改善し、波形
歪の発生を防止したステレオ復調器の出力回路の提供を
目的とする。An object of the present invention is to provide an output circuit for a stereo demodulator that improves switching rise characteristics and prevents waveform distortion.
この発明は、ステレオ復調器の出力電流を流す第１のト
ランジスタと、この第１のトランジスタとベースが共通
に接続され、前記出力電流の反転出力を取出す第２のト
ランジスタと、前記第１のトランジスタに流れる電流を
増幅して第１及び第２のトランジスタのベースに与える
増幅器と、前記第１及び第２のトランジスタのベースと
エミッタ間に挿入された電流吸収素子とから構成したこ
とを特徴とする。The present invention includes: a first transistor through which an output current of a stereo demodulator flows; a second transistor whose base is commonly connected to the first transistor and takes out an inverted output of the output current; and a current absorbing element inserted between the bases and emitters of the first and second transistors. .
以下、この発明を図面に示した実施例を参照して詳細に
説明する。Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
第４図はこの発明のステレオ復調器の出力回路の実施例
を示し、第１図及び第２図の回路と同一部分には同一符
号を付しである。図において、ステレオ復調器２の内部
の増幅素子と電源ラインとの間に第１のトランジスタ２
２がエミッタを電源ライン側にして接続され、この第１
のトランジスタ２２とベースを共通に接続された第２の
トランジスタ２４が設置されている。トランジスタ２４
のエミッタはトランジスタ２２と同様にエミッタを電源
ラインに接続され、このトランジスタ２４のコレクタに
形成された出力端子１４と基準電位点との間にはディエ
ンファシス回路を構成する抵抗１６及びコンデンサ１８
が接続されている。FIG. 4 shows an embodiment of the output circuit of the stereo demodulator of the present invention, and the same parts as the circuits of FIGS. 1 and 2 are given the same reference numerals. In the figure, a first transistor 2 is connected between the amplifying element inside the stereo demodulator 2 and the power supply line.
2 is connected with the emitter on the power line side, and this first
A second transistor 24 whose base is commonly connected to the transistor 22 is installed. transistor 24
The emitter of the transistor 24 is connected to the power supply line in the same way as the transistor 22, and a resistor 16 and a capacitor 18 forming a de-emphasis circuit are connected between the output terminal 14 formed at the collector of the transistor 24 and the reference potential point.
is connected.
また、１〜ランジスク２２のコレクタ電流を検出して増
幅し、その出力をトランジスタ２２．２４０ベースに与
える増幅器２６が設置されている。Further, an amplifier 26 is installed that detects and amplifies the collector currents of the transistors 1 to 22 and provides its output to the base of the transistors 22 and 240.
即ち、トランジスタ２２のコレクタにはトランジスタ２
８のベースが接続され、このトランジスタ２８のエミッ
タは抵抗３０を介して電源ラインに接続され、そのコレ
クタと基準電位点との間にばベース・コレクタを共通に
しダイオードとしてのトランジスタ３２が接続されてい
る。このトランジスタ３２のベース・コレクタにはトラ
ンジスタ３４のベースが共通に接続され、このトランジ
スタ３４は前記トランジスタ２２．２４のベースと基準
電位点との間にエミッタを基準電位点側にして接続され
ている。That is, transistor 2 is connected to the collector of transistor 22.
The emitter of this transistor 28 is connected to the power supply line via a resistor 30, and a transistor 32 serving as a diode is connected between the collector and the reference potential point with the base and collector in common. There is. The bases of transistors 34 are commonly connected to the base and collector of this transistor 32, and this transistor 34 is connected between the bases of the transistors 22 and 24 and a reference potential point with their emitters on the reference potential point side. .
そして、第１及び第２のトランジスタ２２．２４のベー
スとエミッタとの間には、各トランジスタ２２．２４に
流れるベース電流を吸収するための電流吸収素子３６が
接続されている。この電流吸収素子３６は抵抗その他の
素子で構成することができる。A current absorbing element 36 for absorbing the base current flowing through each transistor 22.24 is connected between the base and emitter of the first and second transistors 22.24. This current absorbing element 36 can be composed of a resistor or other element.
以上の構成において、その動作を説明する。出力回路６
は第１及び第２のトランジスタ２２．２４と増幅器２６
及び電流吸収素子３６で構成され、第１のトランジスタ
２２に流れるステレオ復調器２の出力電流は増幅器２６
で増幅された後、各トランジスタ２２．２４のベースに
与えられ、トランジスタ２４のコレクタに形成された出
力端子１４からトランジスタ２２に流れる電流の反転出
力であるステレオ信号をティエンファシス特性を付与し
た後、取出すことができる。The operation of the above configuration will be explained. Output circuit 6
are the first and second transistors 22, 24 and the amplifier 26
The output current of the stereo demodulator 2 flowing through the first transistor 22 is outputted to the amplifier 26.
After being amplified by the stereo signal, which is the inverted output of the current that is applied to the base of each transistor 22 and 24 and flows from the output terminal 14 formed at the collector of the transistor 24 to the transistor 22, a stereo signal is given an emphasis characteristic. It can be taken out.
このような回路によれば、出力回路６の駆動電圧の低電
圧化を図ることができるとともに、各トランジスタ２２
．２４のベースとエミッタ間に接続された電流吸収素子
３６によって各トランジスタ２２．２４のベースに流れ
る電流が吸収されるため、ベース・エミッタ間に存在し
ている浮遊容量Ｃの充電による各トランジスタ２２．２
４のスイッチングの立上り特性の悪化を改善し、スイッ
チング波形の歪を抑制することができる。即ち、第５凹
入に示す３８ Ｋ Ｈ２のスイッチング波形を第１のト
ランジスタ２２のコレクタに与えた場合、各トランジス
タ２２．２４のベースには、第５図１３に示すように、
入力波形とほぼ同等のスイッチング波形を取出すことが
できる。According to such a circuit, the driving voltage of the output circuit 6 can be lowered, and each transistor 22
．． Since the current flowing to the base of each transistor 22.24 is absorbed by the current absorbing element 36 connected between the base and emitter of each transistor 22.24, the stray capacitance C existing between the base and emitter of each transistor 22.24 is charged. 2
It is possible to improve the deterioration of the switching rise characteristics described in No. 4 and to suppress the distortion of the switching waveform. That is, when the switching waveform of 38 K H2 shown in the fifth recess is applied to the collector of the first transistor 22, the base of each transistor 22, 24 has the following waveform as shown in FIG.
A switching waveform almost equivalent to the input waveform can be extracted.
また、第１図に示す出力回路６ではトランジスタ１０の
順方向降下電圧■「が駆動電圧の値に直接影響し、第２
図に示す出力回路６では１−ランジスク１０．２０の双
方の順方向降下電圧ｖＦか駆動電圧の値に直接影響を与
えるため、低電圧動作を困雑にしている。これに対し、
第４図に示す出力回路６では、トランジスタ２８の順方
向降下電圧ｖＦと抵抗３０の電圧降下分の電圧損失が与
えられるが、１−ランジスタ２８の順方向降下電圧ｖＦ
は電流増幅率βの逆数１／βで決定されるので、第１図
及び第２図に示す従来回路に比較して０．１Ｖ程度の電
圧損失を防止することができ、低重圧動作が可能になる
。In addition, in the output circuit 6 shown in FIG.
In the output circuit 6 shown in the figure, the forward drop voltage vF of both the 1-range disks 10 and 20 directly affects the value of the drive voltage, making low voltage operation difficult. On the other hand,
In the output circuit 6 shown in FIG. 4, a voltage loss equal to the forward voltage drop vF of the transistor 28 and the voltage drop of the resistor 30 is given.
Since is determined by the reciprocal 1/β of the current amplification factor β, it is possible to prevent a voltage loss of about 0.1V compared to the conventional circuit shown in Figures 1 and 2, and low pressure operation is possible. become.
第６図はこの発明のステレオ復調器の出力回路の他の実
施例を示し、トランジスタ２８のコレクタを前記実施例
のトランジスタ３２を介さないで直接１−ランジスタ３
４のベースに接続したものである。このような構成によ
っても、前記実施例と同様の９Ｊノ果を得ることができ
る。FIG. 6 shows another embodiment of the output circuit of the stereo demodulator of the present invention, in which the collector of the transistor 28 is connected directly to the transistors 1-3 without going through the transistor 32 of the previous embodiment.
It is connected to the base of 4. Even with such a configuration, the same 9J results as in the embodiment described above can be obtained.
以上説明したようにこの発明によれば、出力回路のスイ
ッチング特性を改善することができるため、スイッチン
グ信号のメイン信号及びザブ信号のステレオ歪率の改善
を行うことができる。As explained above, according to the present invention, it is possible to improve the switching characteristics of the output circuit, and therefore it is possible to improve the stereo distortion factor of the main signal and the sub signal of the switching signal.
第１図及び第２図は従来のステレオ復調器の出力回路を
示す回路図、第３図はそのスイッチング波形を示す説明
図、第４図はこの発明のステレオ復調器の出力回路の実
施例を示す回路図、第５図はその動作波形を示す説明図
、第６図はこの発明の他の実施例を示す回路図である。
６・・・出力回路、２２・・・第１のトランジスタ、２
４・・・第２のトランジスタ、２６・・・増幅器、３６
・・・電流吸収素子。
第１図
第２図
第３図
第４図
く の
＼ｒｖ1 and 2 are circuit diagrams showing the output circuit of a conventional stereo demodulator, FIG. 3 is an explanatory diagram showing its switching waveforms, and FIG. 4 shows an embodiment of the output circuit of the stereo demodulator of the present invention. FIG. 5 is an explanatory diagram showing its operating waveforms, and FIG. 6 is a circuit diagram showing another embodiment of the present invention. 6... Output circuit, 22... First transistor, 2
4... Second transistor, 26... Amplifier, 36
...Current absorption element. Figure 1 Figure 2 Figure 3 Figure 4
Claims (1)
と、この第１のトランジスタとベースが共通に接続され
前記出力電流の反転出力を取出す第２のトランジスタと
、前記第１のトランジスタに流れる電流を増幅して第１
及び第２のトランジスタのベースに与える増幅器と、前
記第１及び第２のトランジスタのベースとエミノク間に
挿入された電流吸収素子とから構成したことを特徴とす
るステレオ復調器の出力回路。a first transistor through which the output current of the stereo demodulator flows; a second transistor whose base is commonly connected to the first transistor and which takes out an inverted output of the output current; and a current flowing through the first transistor. amplify the first
An output circuit for a stereo demodulator, characterized in that the output circuit comprises: an amplifier feeding the base of the second transistor; and a current absorbing element inserted between the bases of the first and second transistors and the eminook.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6750383A JPS59193644A (en) | 1983-04-15 | 1983-04-15 | Output circuit of stereo demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6750383A JPS59193644A (en) | 1983-04-15 | 1983-04-15 | Output circuit of stereo demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193644A true JPS59193644A (en) | 1984-11-02 |
| JPS6253976B2 JPS6253976B2 (en) | 1987-11-12 |
Family
ID=13346852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6750383A Granted JPS59193644A (en) | 1983-04-15 | 1983-04-15 | Output circuit of stereo demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193644A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344662A (en) * | 1976-09-30 | 1978-04-21 | Fujishima Daishiro | Food composition rich in calcium |
| JPS54125950A (en) * | 1978-03-24 | 1979-09-29 | Victor Co Of Japan Ltd | Current mirror circuit |
| JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
| JPS5666913A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Current miller circuit |
-
1983
- 1983-04-15 JP JP6750383A patent/JPS59193644A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344662A (en) * | 1976-09-30 | 1978-04-21 | Fujishima Daishiro | Food composition rich in calcium |
| JPS54125950A (en) * | 1978-03-24 | 1979-09-29 | Victor Co Of Japan Ltd | Current mirror circuit |
| JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
| JPS5666913A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Current miller circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253976B2 (en) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (en) | ||
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| US4045744A (en) | Low-frequency power amplifier | |
| US3835409A (en) | Amplifier distortion circuit for electric guitars | |
| JPS6038043B2 (en) | switch circuit | |
| JPS59193644A (en) | Output circuit of stereo demodulator | |
| JPH0452649B2 (en) | ||
| JPS59193645A (en) | Output circuit of stereo demodulator | |
| US4517524A (en) | High frequency operational amplifier | |
| JPS5840370B2 (en) | Zoufuku Cairo | |
| JPH0319412A (en) | Unity-gain amplifier having high slew rate and high band width | |
| US4829265A (en) | Operational amplifier | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPS5620312A (en) | Reference voltage generating circuit | |
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| JPH0345567B2 (en) | ||
| JPS597244B2 (en) | Wind rattle comparator | |
| JPH0424909B2 (en) | ||
| JPH047129B2 (en) | ||
| SU1185569A1 (en) | Two-step power amplifier | |
| JPH0514577Y2 (en) | ||
| JPS61142809A (en) | Amplifier circuit | |
| SU1073879A1 (en) | Low-frequency power amplifier | |
| JP2558965B2 (en) | Wideband DC amplifier | |
| JPS6245723B2 (en) |