JPH0345567B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、電気信号の電力を増幅するシング
ルエンデツトプツシユプル（SEPP）形の電力増
幅器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a single ended push pull (SEPP) type power amplifier that amplifies the power of an electrical signal.

電気信号として、例えばオーデイオ信号を増幅
してスピーカ等に供給する場合に、電池を電源と
しているなどで若干の歪は許しても、特に高能率
を必要とする場合がある。そして高能率化の要件
としては次の２つがあげられる。 When amplifying an audio signal and supplying it to a speaker or the like as an electrical signal, for example, a battery is used as a power source, and even if some distortion is allowed, particularly high efficiency may be required. There are two requirements for high efficiency:

要件の１は無信号時の消費電流（以下アイドル
電流とする）が少ないことで、これは特に音声の
ように振幅の変動が大きく、また、多くの休止を
伴う信号の場合に重要な要件である。 The first requirement is that the current consumption when there is no signal (hereinafter referred to as idle current) is small, and this is an important requirement especially for signals such as audio that have large amplitude fluctuations and many pauses. be.

要件の２は電源利用率が高いことで、これは最
大振幅を出力しているとき出力トランジスタの電
圧降下が小さい（飽和電圧が小さい）ことで、特
に電源電圧が低い場合に重要な要件である。 The second requirement is a high power supply utilization rate, which means that the voltage drop of the output transistor is small (small saturation voltage) when the maximum amplitude is output, which is an important requirement especially when the power supply voltage is low. .

従来、SEPP形の電力増幅器の終段トランジス
タの接続方法には基本的には第３図、第４図、お
よび第５図に示すような回路が知られている。 Conventionally, circuits as shown in FIGS. 3, 4, and 5 are basically known as a method for connecting the final stage transistor of a SEPP type power amplifier.

第３図はコンプリメンタリ形の電力増幅器で、
T_iは入力信号端子、D_r1は駆動回路、TR₁および
TR₂はコレクタ接地されたコンプリメンタリ形の
出力トランジスタであり、T₀は出力信号端子で
ある。また、電源は−V_ccと＋V_ccによつて供給さ
れる。 Figure 3 shows a complementary type power amplifier.
T _i is the input signal terminal, D _r1 is the drive circuit, TR ₁ and
TR ₂ is a complementary output transistor whose collector is grounded, and T ₀ is an output signal terminal. Also, power is supplied by -V _cc and +V _cc .

この回路では出力トランジスタTR₁，TR₂は共
にそのコレクタが接地されているエミツタフオロ
アで動作している。そして、同一電源電圧が供給
されている駆動回路D_r1ではトランジスタTR₁，
TR₂のベース・コレクタ間は飽和電圧がほぼ0V
となる様に駆動するが、出力トランジスタのベー
ス・エミツタ間はトランジスタTR₁，TR₂を駆動
するためには約0.7V必要となる。したがつて、
出力トランジスタTR₁，TR₂のベース電圧をコレ
クタと同一の電源電圧で駆動させる本件のような
場合、コレクタ・エミツタ間は最小でも0.7×２
＝1.4Vの電圧降下が生じ電源電圧が低い場合
（5V程度）出力信号のダイナミツクレンジが小さ
くなり、前記要件の２を満たすことができないと
いう欠点がある。 In this circuit, both output transistors TR ₁ and TR ₂ operate as emitter followers whose collectors are grounded. In the drive circuit D _r1 to which the same power supply voltage is supplied, the transistors TR ₁ ,
The saturation voltage between the base and collector of TR ₂ is almost 0V.
However, approximately 0.7V is required between the base and emitter of the output transistor to drive the transistors TR ₁ and TR ₂ . Therefore,
In this case where the base voltage of the output transistors TR ₁ and TR ₂ is driven by the same power supply voltage as the collector, the minimum distance between the collector and emitter is 0.7×2.
When a voltage drop of 1.4 V occurs and the power supply voltage is low (approximately 5 V), the dynamic range of the output signal becomes small, and there is a drawback that requirement 2 above cannot be met.

第４図は第３図の欠点を改善しようとするもの
でトランジスタTR₃とTR₄には第３図と異なつて
同一の導電型式のトランジスタを使用している。 FIG. 4 is an attempt to improve the drawbacks of FIG. 3, and unlike FIG. 3, transistors of the same conductivity type are used for transistors TR ₃ and TR ₄ .

そして、トランジスタTR₄はエミツタ接地にす
ることによりトランジスタTR₄の飽和電圧を小さ
くしている。 The saturation voltage of the transistor TR ₄ is reduced by grounding the emitter of the transistor TR ₄ .

また、出力電圧の一部をコンデンサC₁によつ
て駆動回路D_r2側に帰還し、電源電圧以上の駆動
電圧を得ることにより、トランジスタTR₃を飽和
可能にさせたものである。 Further, a portion of the output voltage is fed back to the drive circuit D _r2 side through the capacitor C ₁ to obtain a drive voltage higher than the power supply voltage, thereby making it possible to saturate the transistor TR ₃ .

しかしながら、この回路でも出力電圧の一部を
駆動に使用しているため、十分な能率が得られ
ず、また、大容量のコンデンサC₁を必要とする
という欠点がある。 However, since this circuit also uses part of the output voltage for driving, it has the disadvantage that sufficient efficiency cannot be obtained and that a large capacitance capacitor _C1 is required.

第５図は高い電流増幅率を得ながら電圧降下を
なるべく小さくしようとするもので、トランジス
タTR₅とTR₆およびトランジスタTR₇と、TR₈を
夫々インバーテツド・ダーリントン回路にしてい
る。 In FIG. 5, an attempt is made to minimize the voltage drop while obtaining a high current amplification factor, and transistors TR ₅ and TR ₆ and transistors TR ₇ and TR ₈ are each formed into an inverted Darlington circuit.

しかしこの回路もトランジスタTR₅およびTR₆
のベース・エミツタ間電圧の夫々に約0.7Vが必
要である。 But this circuit also uses transistors TR ₅ and TR ₆
Approximately 0.7V is required between the base and emitter of each.

すなわち入力端子T_iに最大＋V_ccの入力信号が
入つたとしてもトランジスタTR₅のエミツタ電圧
は（V_cc−0.7V）であるから、出力電圧もこの電
圧以上になりえない。入力電圧がマイナス側にな
つたときも同様にトランジスタTR₆のベース・エ
ミツタ間電圧分の電圧降下が生じ、第３図の場合
と同様に電圧利用率が悪いという欠点があつた。 That is, even if an input signal of maximum +V _cc is input to the input terminal T _i , the emitter voltage of the transistor TR ₅ is (V _cc -0.7V), so the output voltage cannot exceed this voltage either. When the input voltage becomes negative, a voltage drop corresponding to the voltage between the base and emitter of transistor _TR6 similarly occurs, resulting in a disadvantage of poor voltage utilization as in the case of Fig. 3.

この発明は、かかる実情に鑑みてなされたもの
で、簡易な回路構成で高能率な電力増幅器を提供
するものである。 The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a highly efficient power amplifier with a simple circuit configuration.

以下この発明の電力増幅器の概要を図面によつ
て説明する。 The outline of the power amplifier of the present invention will be explained below with reference to the drawings.

第１図は、この発明の一実施例である電力増幅
回路を示したもので、T_iは入力信号端子、A₁，
A₂は増幅器で、A₁は正相の信号が、A₂は逆相の
信号が出力される。TR₁₁，TR₁₂は出力トランジ
スタで、両者はPNP、NPN型のトランジスタペ
アからなるコンプリメンタリ出力トランジスタで
形成されている。 FIG. 1 shows a power amplifier circuit which is an embodiment of the present invention, where T _i is an input signal terminal, A ₁ ,
_A2 is an amplifier, _A1 outputs a positive phase signal, and _A2 outputs a negative phase signal. TR ₁₁ and TR ₁₂ are output transistors, and both are formed from complementary output transistors consisting of a pair of PNP and NPN type transistors.

なお、Z₁，Z₂、はこの電力増幅回路の負帰還回
路を構成しているインピーダンス素子で、通常抵
抗、または抵抗とコンデンサの並列回路によつて
構成されている。また抵抗Ｒはオーバードライブ
防止用の制限抵抗であり、Z₃はトランジスタのス
イツチング時点で発生しやすいリンギングを防止
するためのインピーダンス素子で、通常は抵抗ま
たはコンデンサまたは抵抗とコンデンサの並列回
路によつて構成されるが、この発明では本質的に
はZ₃は省略することができる。 Note that Z ₁ and Z ₂ are impedance elements that constitute the negative feedback circuit of this power amplification circuit, and are usually constituted by a resistor or a parallel circuit of a resistor and a capacitor. Furthermore, the resistor R is a limiting resistor to prevent overdrive, and _Z3 is an impedance element to prevent ringing that tends to occur during transistor switching. However, Z ₃ can essentially be omitted in this invention.

以上の構成からなるこの発明の電力増幅器は、
入力端子T_iに信号が供給されると増幅器A₁，A₂
によつてａ点、ｂ点には同一レベルの逆相の電圧
が出力される。また、トランジスタTR₉〜TR₁₀
はａ点、ｂ点を逆相入力端子とするＢ級電力増幅
器であるから、全体として負帰還インピーダンス
素子Z₁，Z₂の値で決まる電圧利得を持つた電力増
幅器となる。 The power amplifier of the present invention having the above configuration has the following features:
When a signal is supplied to the input terminal T _i , the amplifiers A ₁ , A ₂
As a result, voltages of the same level and opposite phases are output at points a and b. Also, transistors TR ₉ ~ _{TR 10}
Since this is a class B power amplifier with point a and point b as negative phase input terminals, the power amplifier as a whole has a voltage gain determined by the values of negative feedback impedance elements Z ₁ and Z ₂ .

そして、今ａ点がプラスとなりｂ点がマイナス
となるような入力信号が供給されると、TR₉が導
通状態になり、TR₁₀は遮断状態になる。このと
きTR₉のエミツタ電流は増幅器A₁とA₂の差動出
力電圧とトランジスタTR₉のベース・エミツタ間
電圧および電流制限抵抗Ｒによつて決められる。 Now, when an input signal is supplied such that point a becomes positive and point b becomes negative, TR ₉ becomes conductive and TR ₁₀ becomes cut off. At this time, the emitter current of _TR9 is determined by the differential output voltage of amplifiers _A1 and _A2 , the base-emitter voltage of transistor _TR9 , and the current limiting resistor R.

また逆にａ点がマイナス電位になり、ｂ点がプ
ラス電位になると、トランジスタTR₁₀が導通状
態になり、TR₉が遮断状態になる。そして、この
時もTR₁₀のエミツタ電流は同様に決められる。 Conversely, when point a becomes a negative potential and point b becomes a positive potential, the transistor _TR10 becomes conductive and the transistor _TR9 becomes cut off. Also at this time, the emitter current of TR ₁₀ is determined in the same way.

ところで、トランジスタTR₉またはTR₁₀のコ
レクタ電流はそれぞれのエミツタ電流にほぼ等し
いからコンプリメンタリ接続されている出力トラ
ンジスタTR₁₁またはTR₁₂に必要なベース電流は
電流制限抵抗Ｒによつてその値を設定することが
可能になる。 By the way, since the collector current of the transistor TR ₉ or TR ₁₀ is approximately equal to the respective emitter current, the value of the base current required for the complementary connected output transistor TR ₁₁ or TR ₁₂ is set by the current limiting resistor R. becomes possible.

このように出力トランジスタTR₁₁及びTR₁₂は
制限抵抗Ｒによつて定めることができる電流まで
駆動されるので、そのコレクタ・エミツタ間の飽
和電圧である、例えば、0.2Vぐらいまで使用す
ることができる。 In this way, the output transistors _TR11 and _TR12 are driven to a current that can be determined by the limiting resistor R, so they can be used up to the saturation voltage between their collectors and emitters, for example, about 0.2V. .

また出力端子T₀の電位は駆動トランジスタ
TR₉またはTR₁₀のベース・エミツタ間電圧の影
響を受けることがないから、トランジスタTR₁₁
およびTR₁₂の飽和電圧が0.2Vであれば、電源電
圧（＋V_cc−0.2V）〜（−V_cc−0.2V）の範囲の
出力信号を得ることができるようになり、電源利
用率を極限まで高めることができ、前記した要件
の２を満たすことができる。 Also, the potential of the output terminal _T0 is the drive transistor
Transistor TR ₁₁ is not affected by the base-emitter voltage of TR ₉ or TR ₁₀ .
And if the saturation voltage of TR ₁₂ is 0.2V, it is possible to obtain an output signal in the range of the power supply voltage (+V _cc -0.2V) to (-V _cc -0.2V), which maximizes the power utilization rate. It is possible to increase the temperature to 100%, and satisfy requirement 2 described above.

また、入力信号端子T_iに信号が無いときは、ａ
点、ｂ点間の電位差が０となるので、トランジス
タTR₉〜TR₁₂のすべては遮断状態となり、アイ
ドリング電流だけとなつて前記高能率化の要件１
を満たすことになる。 Also, when there is no signal at input signal terminal T _i , a
Since the potential difference between point and point b becomes 0, all of the transistors TR ₉ to _{TR 12} are cut off, resulting in only idling current, which satisfies the requirement 1 for high efficiency.
will be fulfilled.

なお、前記したようにトランジスタTR₉〜
TR₁₂の動作曲線上には遮断状態が存在するため、
クロスオーバ歪を発生するが、十分な負帰還によ
つてほとんど問題がない程度に軽減させることが
できる。 Note that, as described above, the transistors TR ₉ to
Since there is a cut-off state on the operating curve of TR ₁₂ ,
Although crossover distortion occurs, it can be reduced to an almost non-problematic level by providing sufficient negative feedback.

第２図はこの発明の他の実施例を示したもの
で、第１図の増幅器A₁，A₂に変えて正相および
逆相の出力信号が同時に得られる増幅器A₃を使
用した例を示している。 FIG. 2 shows another embodiment of the present invention, in which an amplifier A ₃ is used in place of the amplifiers A ₁ and A ₂ in FIG. It shows.

この実施例の場合も、第１図の実施例と同一の
動作を行わせることができ、しかも１個の増幅器
A₃としているので、回路構成を更に簡易化する
ことができるという効果がある。 In the case of this embodiment as well, the same operation as in the embodiment of FIG.
Since A ₃ is used, there is an effect that the circuit configuration can be further simplified.

以上説明したように、この発明の電力増幅器
は、入力信号に対して正相および逆相の信号が出
力される増幅器を使用し、この２つの出力信号を
コンプリメンタリ接続された駆動トランジスタの
ベース・エミツタ間にそれぞれ共通に供給し、こ
の駆動トランジスタのコレクタ出力でエミツタ接
地型のコンプリメンタリ出力トランジスタをドラ
イブするようにしているから、電源利用率を極限
まで高めることが出来ると共に、アイドル電流を
大幅に減らす事ができるという効果がある。 As explained above, the power amplifier of the present invention uses an amplifier that outputs signals in positive phase and negative phase with respect to an input signal, and connects these two output signals to the base and emitter of drive transistors that are complementary connected. Since the collector output of this drive transistor is used to drive a grounded-emitter complementary output transistor, it is possible to maximize the power utilization rate and significantly reduce idle current. It has the effect of being able to

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示す電力増幅器の
回路図、第２図は本発明の他の実施例を示す電力
増幅器の回路図、第３図、第４図、第５図は従来
の電力増幅器の回路図を示す。 図中、D_r1，D_r2は駆動回路、A₁，A₂，A₃は増
幅器、TR₁₁，TR₁₂、は出力トランジスタ、
TR₉，TR₁₀は駆動トランジスタを示す。 FIG. 1 is a circuit diagram of a power amplifier showing one embodiment of the present invention, FIG. 2 is a circuit diagram of a power amplifier showing another embodiment of the present invention, and FIGS. 3, 4, and 5 are conventional circuit diagrams. The circuit diagram of the power amplifier is shown. In the figure, _Dr1 , _Dr2 are drive circuits, _A1 , _A2 , _A3 are amplifiers, _TR11 , _TR12 are output transistors,
TR ₉ and TR ₁₀ indicate drive transistors.

Claims (1)

【特許請求の範囲】[Claims] １ 入力信号を正相および逆相で増幅する増幅器
と、ベース電極およびエミツタ電極がそれぞれ相
互に接続され、前記増幅器の正相出力が前記エミ
ツタ電極に、前記増幅器の逆相出力が前記ベース
電極に入力されているコンプリメンタリ駆動トラ
ンジスタと、前記コンプリメンタリ駆動トランジ
スタの夫々のコレクタ電極がベース電極に接続さ
れ、コレクタ電極が相互に接続されて出力信号端
子とされているエミツタ接地型のコンプリメンタ
リ出力トランジスタにより形成されていることを
特徴とする電力増幅器。1 An amplifier that amplifies an input signal in positive phase and negative phase, and a base electrode and an emitter electrode are respectively connected to each other, and the positive phase output of the amplifier is connected to the emitter electrode, and the negative phase output of the amplifier is connected to the base electrode. The input complementary drive transistor is formed by an emitter-grounded complementary output transistor whose collector electrodes are connected to a base electrode, and whose collector electrodes are mutually connected to serve as an output signal terminal. A power amplifier characterized by: